JPH03274820A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03274820A JPH03274820A JP2073797A JP7379790A JPH03274820A JP H03274820 A JPH03274820 A JP H03274820A JP 2073797 A JP2073797 A JP 2073797A JP 7379790 A JP7379790 A JP 7379790A JP H03274820 A JPH03274820 A JP H03274820A
- Authority
- JP
- Japan
- Prior art keywords
- group
- mosfets
- transistors
- mosfet
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000020169 heat generation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Ignition Installations For Internal Combustion Engines (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、特にイグナイタの出力素子として利用する半
導体装置に関する。
導体装置に関する。
従来の技術
第４図（ａ）にＭＯＳＦＥＴを用いた場合の従来のイグ
ナイタ回路を示した。１はトランス、２はスイッチング
用ＭＯ５ＦＥＴ、３は制御用回路、４は点火点、５は電
源端子を示している。制御用回路３からの信号によりＭ
ＯＳＦＥＴ２を動作させるとトランス１を流れる電流は
、第４図（ｂ）に示すように時間とともに直線的に増加
し、時間ｔｏのとき最適電流ｉｏとなってＭＯＳＦＥＴ
２が遮断され点火点４に最適条件で点火される。なお、
トランス１に流れる電流の増加率は、電源電圧及びトラ
ンスのインダクタンスにほぼ比例している。
ナイタ回路を示した。１はトランス、２はスイッチング
用ＭＯ５ＦＥＴ、３は制御用回路、４は点火点、５は電
源端子を示している。制御用回路３からの信号によりＭ
ＯＳＦＥＴ２を動作させるとトランス１を流れる電流は
、第４図（ｂ）に示すように時間とともに直線的に増加
し、時間ｔｏのとき最適電流ｉｏとなってＭＯＳＦＥＴ
２が遮断され点火点４に最適条件で点火される。なお、
トランス１に流れる電流の増加率は、電源電圧及びトラ
ンスのインダクタンスにほぼ比例している。
発明が解決しようとする課題
上記の従来回路では、電源端子５に印加される電源電圧
（バッテリー電圧）が低下すると、第４図（ｂ）の時間
に対する電流の増加率が低下し、−点鎖線で示すように
最適電流１０に達しないうちにＭＯＳＦＥＴ２が遮断さ
れるため、二次側へ発生する電圧が低くなり、点火がし
にくくなるという課題があった。このような電源電圧の
低下は気温が低いときの起動におこりやすい。この課題
を改善するには、トランスのインダクタンスを小さくす
るとよいが、これによって、第４図（Ｃ）に示すように
エンジンの機械的に最適な点火のための時間ｔｏ と、
電気的なＭＯＳＦＥＴ２の動作の最適なタイミング時間
ｔ１がずれた場合、実際には時間ｔｏでＭＯＳＦＥＴが
遮断されるため、最適電流Ｉｏより多く流れ、トランス
１に電流が流れすぎるというおそれがある。本発明はこ
のような課題を解決するもので、イグナイタ回路におい
て点火を確実に行ない、またトランジスタのサイズの縮
小を可能とする半導体装置を提供することを目的とする
。
（バッテリー電圧）が低下すると、第４図（ｂ）の時間
に対する電流の増加率が低下し、−点鎖線で示すように
最適電流１０に達しないうちにＭＯＳＦＥＴ２が遮断さ
れるため、二次側へ発生する電圧が低くなり、点火がし
にくくなるという課題があった。このような電源電圧の
低下は気温が低いときの起動におこりやすい。この課題
を改善するには、トランスのインダクタンスを小さくす
るとよいが、これによって、第４図（Ｃ）に示すように
エンジンの機械的に最適な点火のための時間ｔｏ と、
電気的なＭＯＳＦＥＴ２の動作の最適なタイミング時間
ｔ１がずれた場合、実際には時間ｔｏでＭＯＳＦＥＴが
遮断されるため、最適電流Ｉｏより多く流れ、トランス
１に電流が流れすぎるというおそれがある。本発明はこ
のような課題を解決するもので、イグナイタ回路におい
て点火を確実に行ない、またトランジスタのサイズの縮
小を可能とする半導体装置を提供することを目的とする
。
課題を解決するための手段
上記の課題を解決するための手段として本発明の半導体
装置は複数個のトランジスタが形成されたグループを複
数個有し、前記各グループが半導体基板上に交互に配列
され、同一グループ内のトランジスタの制御用端子が共
通に接続されるとともに、すべての前記トランジスタが
電源間に並列に接続された半導体装置、又は大きさの異
なる複数種のトランジスタが半導体基板上に交互に配列
され、同一サイズのトランジスタの制御用端子が共通に
接続され、電源間にすべてのトランジスタが並列に接続
されたものである。
装置は複数個のトランジスタが形成されたグループを複
数個有し、前記各グループが半導体基板上に交互に配列
され、同一グループ内のトランジスタの制御用端子が共
通に接続されるとともに、すべての前記トランジスタが
電源間に並列に接続された半導体装置、又は大きさの異
なる複数種のトランジスタが半導体基板上に交互に配列
され、同一サイズのトランジスタの制御用端子が共通に
接続され、電源間にすべてのトランジスタが並列に接続
されたものである。
作用
本発明の半導体装置をイグナイタのスイッチング装置に
用い、制御端子に印加する信号により動作させるトラン
ジスタの数を変化させるとイグナイタのトランスに流れ
る電流を定電流制御できるようになり、低インダクタン
スのトランスを使用することができるようになる。
用い、制御端子に印加する信号により動作させるトラン
ジスタの数を変化させるとイグナイタのトランスに流れ
る電流を定電流制御できるようになり、低インダクタン
スのトランスを使用することができるようになる。
実施例
本発明の半導体装置の一実施例について、第１図（ａ）
を参照して説明する。この実施例ではトランジスタとし
てＭＯＳＦＥＴを用いた場合を示す。この構造は半導体
基板６の上に２組のＭＯＳＦＥＴのグループＡ７とグル
ープＢ８を交互に配置したものである。そして、グルー
プＡ７はＭＯＳＦＥＴ３傭、グループＢ８はＭＯＳＦＥ
Ｔ４１１備え、グループＡ７とグループＢ８とはそれぞ
れ３０組ずつ配置され、合計グループＡ７は９０１１．
グループＢ８は１２０１１のＭＯＳＦＥＴからなってい
る。グループＡ７に属するＭＯＳＦＥＴのゲートはそれ
ぞれ共通に第１のゲート端子９に接続され、またグルー
プＢ８に属するＭＯＳＦＥＴのゲートはそれぞれ共通に
第２のゲート端子１０に接続され、グループＡ群とグル
ープＢ群別々の２本のゲート端子９゜１０を有する構造
である。なお、第１図（ａ）では電源ラインと接地ライ
ンを省略している。
を参照して説明する。この実施例ではトランジスタとし
てＭＯＳＦＥＴを用いた場合を示す。この構造は半導体
基板６の上に２組のＭＯＳＦＥＴのグループＡ７とグル
ープＢ８を交互に配置したものである。そして、グルー
プＡ７はＭＯＳＦＥＴ３傭、グループＢ８はＭＯＳＦＥ
Ｔ４１１備え、グループＡ７とグループＢ８とはそれぞ
れ３０組ずつ配置され、合計グループＡ７は９０１１．
グループＢ８は１２０１１のＭＯＳＦＥＴからなってい
る。グループＡ７に属するＭＯＳＦＥＴのゲートはそれ
ぞれ共通に第１のゲート端子９に接続され、またグルー
プＢ８に属するＭＯＳＦＥＴのゲートはそれぞれ共通に
第２のゲート端子１０に接続され、グループＡ群とグル
ープＢ群別々の２本のゲート端子９゜１０を有する構造
である。なお、第１図（ａ）では電源ラインと接地ライ
ンを省略している。
次に、この実施例例の等価回路を第１図（ｂ）に示す。
グループＡ群１１にはＭＯＳＦＥＴが９０餡、グルー１
８群１２にはＭＯＳＦＥＴが１２０１１あり、グループ
Ａ群１１のＭＯＳＦＥＴの全てのゲートは第１のゲート
端子９に接続され、グルー１８群１２のＭ ＯＳ Ｆ
Ｅ Ｔの全てのゲートは第２のゲート端子１０に接続さ
れている。そして、全てのＭＯＳＦＥＴは電源端子１３
と接地端子１４間に並列に接続されている。
８群１２にはＭＯＳＦＥＴが１２０１１あり、グループ
Ａ群１１のＭＯＳＦＥＴの全てのゲートは第１のゲート
端子９に接続され、グルー１８群１２のＭ ＯＳ Ｆ
Ｅ Ｔの全てのゲートは第２のゲート端子１０に接続さ
れている。そして、全てのＭＯＳＦＥＴは電源端子１３
と接地端子１４間に並列に接続されている。
グループＡ群１１のＭＯＳＦＥＴとグルー１８群１２の
ＭＯＳＦＥＴ、さらに両方の全てのＭＯＳＦＥＴのドレ
イン電流とそれぞれのオン抵抗の関係を第２図に示す。
ＭＯＳＦＥＴ、さらに両方の全てのＭＯＳＦＥＴのドレ
イン電流とそれぞれのオン抵抗の関係を第２図に示す。
第２図において、ＣはグループＡ群のＭＯＳＦＥＴの特
性曲線、Ｄはグルー１８群のＭＯＳＦＥＴの特性曲線、
Ｅは両方のグループ群のＭＯＳＦＥＴの特性曲線である
。低インダクタンスのトランスを用いて、第１図のＭＯ
ＳＦＥＴを全て動作させると、第４図（Ｃ）で示したよ
うに、時間ｔｏではトランスのもつ抵抗成分とＭＯＳＦ
ＥＴのオン抵抗で決まる電流により最適電流１．より多
く流れてしまうおそれがある。したがって、最適電流１
．に達したとき電流値をこの値に固定する必要がある、
すなわち定電流制御をしなければならない。本発明では
、第１図に示したＭＯＳＦＥＴのグルー１８群のトラン
ジスタのオン抵抗が急激に立ち上がる電流値ＩＱがこの
定電流制御をかける電流値になるよう、ＭＯＳＦＥＴの
個数を決めている。なお、グループＡ群のトランジスタ
の数は面積をとらないためにグルー１８群のトランジス
タの数より少なくする方がよい。しかしあまり少なくす
るとオン抵抗の立ち上がり電流の差がなくなってくるの
で、差がはっきり生じるトランジスタの数にする。
性曲線、Ｄはグルー１８群のＭＯＳＦＥＴの特性曲線、
Ｅは両方のグループ群のＭＯＳＦＥＴの特性曲線である
。低インダクタンスのトランスを用いて、第１図のＭＯ
ＳＦＥＴを全て動作させると、第４図（Ｃ）で示したよ
うに、時間ｔｏではトランスのもつ抵抗成分とＭＯＳＦ
ＥＴのオン抵抗で決まる電流により最適電流１．より多
く流れてしまうおそれがある。したがって、最適電流１
．に達したとき電流値をこの値に固定する必要がある、
すなわち定電流制御をしなければならない。本発明では
、第１図に示したＭＯＳＦＥＴのグルー１８群のトラン
ジスタのオン抵抗が急激に立ち上がる電流値ＩＱがこの
定電流制御をかける電流値になるよう、ＭＯＳＦＥＴの
個数を決めている。なお、グループＡ群のトランジスタ
の数は面積をとらないためにグルー１８群のトランジス
タの数より少なくする方がよい。しかしあまり少なくす
るとオン抵抗の立ち上がり電流の差がなくなってくるの
で、差がはっきり生じるトランジスタの数にする。
次に、第３図を参照して動作を説明する。はじめはグル
ープＡ群とＢ群の両方のＭＯＳＦＥＴを動作させるが、
電流値が定電流制御をかける値（Ｉｏ）に達したとき（
ｔ２）、グループＡ群のＭＯＳＦＥＴを停止させ、グル
ー１８群のＭＯＳＦＥＴだけを動作させる。すると動作
しているグルー１８群のＭＯＳＦＥＴは、電流値１．よ
りも大きな電流が流れないため定電流が流れる。そして
時間ｔｏで全てのＭＯＳＦＥＴを停止させることにより
、トランスに最適電流でイグナイタを動作させるところ
でＭＯＳＦＥＴのグループＡ、Ｂをチップ内に交互に配
置しているのは、定電流制御をかける際に、ＭＯＳＦＥ
Ｔの動作領域が飽和領域となるので熱損失が大きくなる
ことから、チップ内の熱発生を均一化して極部的な熱発
生を防止するためである。なお、実施例ではＭＯＳＦＥ
Ｔについて述べたが、バイポーラトランジスタを利用し
てもよい。また、ランジスタのサイズの違いを利用して
オン抵抗の立ち上がり特性を利用してもよいことはあき
らかである。
ープＡ群とＢ群の両方のＭＯＳＦＥＴを動作させるが、
電流値が定電流制御をかける値（Ｉｏ）に達したとき（
ｔ２）、グループＡ群のＭＯＳＦＥＴを停止させ、グル
ー１８群のＭＯＳＦＥＴだけを動作させる。すると動作
しているグルー１８群のＭＯＳＦＥＴは、電流値１．よ
りも大きな電流が流れないため定電流が流れる。そして
時間ｔｏで全てのＭＯＳＦＥＴを停止させることにより
、トランスに最適電流でイグナイタを動作させるところ
でＭＯＳＦＥＴのグループＡ、Ｂをチップ内に交互に配
置しているのは、定電流制御をかける際に、ＭＯＳＦＥ
Ｔの動作領域が飽和領域となるので熱損失が大きくなる
ことから、チップ内の熱発生を均一化して極部的な熱発
生を防止するためである。なお、実施例ではＭＯＳＦＥ
Ｔについて述べたが、バイポーラトランジスタを利用し
てもよい。また、ランジスタのサイズの違いを利用して
オン抵抗の立ち上がり特性を利用してもよいことはあき
らかである。
発明の効果
本発明を用いることにより、イグナイタ回路において点
火を確実に行なえるようになり、またトランスのサイズ
の縮小が可能となる。
火を確実に行なえるようになり、またトランスのサイズ
の縮小が可能となる。
第１図（ａ）は本発明を用いた半導体装置の一実施例に
おける平面図、同図（ｂ）はその等価回路図、第２図は
同トランジスタ群のドレイン電流とオン抵抗の関係を示
した図、第３図は同イグナイタに利用したときの一次側
電流の時間変化を示した図、第４図（ａ）は従来のイグ
ナイタ回路を示す図、同図（ｂ） 、 （ｃ）はそれぞ
れ同図（ａ）に示した回路の一次側電流の時間変化を示
す図である。 ６・・・・・・半導体基板、７・・・・・・グループＡ
、８・・・・・・グループＢ、９・・・・・・第１のゲ
ート端子、１０・・・・・・第２のゲート端子、１１・
・・・・・グループＡ群、１２・・・・・・グルー１８
群、１３・・・・・・電源端子、１４・・・・・・接地
端子。
おける平面図、同図（ｂ）はその等価回路図、第２図は
同トランジスタ群のドレイン電流とオン抵抗の関係を示
した図、第３図は同イグナイタに利用したときの一次側
電流の時間変化を示した図、第４図（ａ）は従来のイグ
ナイタ回路を示す図、同図（ｂ） 、 （ｃ）はそれぞ
れ同図（ａ）に示した回路の一次側電流の時間変化を示
す図である。 ６・・・・・・半導体基板、７・・・・・・グループＡ
、８・・・・・・グループＢ、９・・・・・・第１のゲ
ート端子、１０・・・・・・第２のゲート端子、１１・
・・・・・グループＡ群、１２・・・・・・グルー１８
群、１３・・・・・・電源端子、１４・・・・・・接地
端子。
Claims (4)
- （１）複数個のトランジスタが形成されたグループを複
数個有し、前記各グループが半導体基板上に交互に配列
され、同一グループ内のトランジスタの制御用端子が共
通に接続されるとともに、すべての前記トランジスタが
電源間に並列に接続されている半導体装置。 - （２）大きさの異なる複数種のトランジスタが半導体基
板上に交互に配列され、同一サイズのトランジスタの制
御用端子が共通に接続されるとともに、電源間にすべて
の前記トランジスタが並列に接続されている半導体装置
。 - （３）トランジスタがＭＯＳトランジスタで、制御用端
子がゲート端子である請求項１もしくは２記載の半導体
装置。 - （４）トランジスタがバイポーラトランジスタで制御用
端子がベース端子である請求項１もしくは２記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073797A JPH03274820A (ja) | 1990-03-23 | 1990-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073797A JPH03274820A (ja) | 1990-03-23 | 1990-03-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03274820A true JPH03274820A (ja) | 1991-12-05 |
Family
ID=13528528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2073797A Pending JPH03274820A (ja) | 1990-03-23 | 1990-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03274820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018506945A (ja) * | 2015-06-09 | 2018-03-08 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． | マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 |
-
1990
- 1990-03-23 JP JP2073797A patent/JPH03274820A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018506945A (ja) * | 2015-06-09 | 2018-03-08 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． | マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3992855B2 (ja) | 静電気放電保護のための回路 | |
| JPH02138773A (ja) | Ｍｏｓｆｅｔ | |
| WO2002059979A1 (en) | Semiconductor device | |
| US5397914A (en) | Power transistor device including power transistors in darlington connection and zener diode which is coupled between collector and base of power transistors and which is formed in polysilicon film | |
| US6878996B2 (en) | MOS power transistor | |
| JP2822915B2 (ja) | 半導体装置 | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| JP2946750B2 (ja) | 半導体装置 | |
| JPS6094772A (ja) | 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 | |
| US9035351B2 (en) | Semiconductor device | |
| KR19980071441A (ko) | 정전기 방전 보호용 회로 | |
| JPS6298670A (ja) | 電界効果型半導体装置 | |
| US5392187A (en) | Integrated circuit power device with transient responsive current limiting means | |
| KR970030780A (ko) | 반도체 집적 회로 장치 | |
| JPS63137478A (ja) | 保護回路をもつ半導体装置の製造方法 | |
| JP3390040B2 (ja) | 集積回路 | |
| US20170062407A1 (en) | Power transistor device and protection method therefor | |
| JPH0653321A (ja) | 半導体集積回路装置 | |
| JPH06275634A (ja) | パワートランジスタ装置 | |
| JPH04107878A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JPH0373574A (ja) | 半導体集積回路 | |
| JPS587870A (ja) | 半導体集積回路装置 | |
| KR0144243B1 (ko) | 게이트 어레이의 입출력 셀 레이아웃 방법 | |
| JPH03209776A (ja) | 半導体素子 | |
| JPH0471274A (ja) | 半導体集積回路 |