JPH03277041A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH03277041A JPH03277041A JP2078149A JP7814990A JPH03277041A JP H03277041 A JPH03277041 A JP H03277041A JP 2078149 A JP2078149 A JP 2078149A JP 7814990 A JP7814990 A JP 7814990A JP H03277041 A JPH03277041 A JP H03277041A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing circuit
- test
- circuit
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 99
- 238000012360 testing method Methods 0.000 claims abstract description 70
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 abstract description 12
- 238000012423 maintenance Methods 0.000 abstract description 7
- 238000011084 recovery Methods 0.000 abstract 1
- 230000005856 abnormality Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 206010068829 Overconfidence Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号処理装置に関し、特に、複数の回線のそれ
ぞれに対応して設けられ当該回線に接続される出力線と
入力線とを有する信号処理回路と、これら信号処理回路
と上位制御ｍｌ＠置の間で制御情報と送受信データの中
継制御を行うインタフェース制御回路とを有する信号処
理装置に関する。
ぞれに対応して設けられ当該回線に接続される出力線と
入力線とを有する信号処理回路と、これら信号処理回路
と上位制御ｍｌ＠置の間で制御情報と送受信データの中
継制御を行うインタフェース制御回路とを有する信号処
理装置に関する。
従来、この種の信号処理装置は、回線ごとに設けられた
信号処理回路の１つに障害が発生した場合、その信号処
理回路を交換し、その後に相手装置との通信を開始して
異常がないことにより障害の修復を確認していた。
信号処理回路の１つに障害が発生した場合、その信号処
理回路を交換し、その後に相手装置との通信を開始して
異常がないことにより障害の修復を確認していた。
上述した従来の信号処理装置では、信号処理回路で過信
異常などの障害の発生を検出したとき、障害がその信号
処理回路の異常によるものなのか相手側装置の異常によ
るものなのかの判定が容易ではなく、また信号処理回路
を交換した後の障害の修復の確認が相手装置との通信を
開始するまで行えないという欠点がある。
異常などの障害の発生を検出したとき、障害がその信号
処理回路の異常によるものなのか相手側装置の異常によ
るものなのかの判定が容易ではなく、また信号処理回路
を交換した後の障害の修復の確認が相手装置との通信を
開始するまで行えないという欠点がある。
本発明の目的は、障害の原因が信号処理回路にあるのか
相手側装置にあるのかの判定が容易に行なえ、信号処理
回路交換後の障害の修復の確認を相手装置との通信を利
用しなくても行うことのできる信号処理装置を提供する
ことにある。
相手側装置にあるのかの判定が容易に行なえ、信号処理
回路交換後の障害の修復の確認を相手装置との通信を利
用しなくても行うことのできる信号処理装置を提供する
ことにある。
本発明の信号処理装置は、
出力線と入力線とを有する試験用信号処理回路と、該試
験用信号処理回路の出力線が共通端子に接続された第１
のロータリスイッチと、該試験用信号処理回路の入力線
が共通端子に接続された第２のロータリスイッチとを有
し、前記信号処理装Ｃ１，：＠Ｉｔ１２可蛯である試験
用回路と、各信号処理回路の人力線と第１のロータリス
イッチのそれぞれの接点を接続し、各信号処理回路の出
力線と第２のロータリスイッチのそれぞれの接点を接続
し、該試験用信号処理回路とインタフェース制御回路と
を接続するコネクタとを有し、前記インタフェースｌｌ
ｌｌｍ１回路は、被試験信号処理回路の番号を含む試験
コマンドを上位制御装置より受取ると、該番号の信号処
理回路および該試験用信号処理回路と上位制御！Ｄ装茸
との間で制御情報と送受信データの中継制御を行う。
験用信号処理回路の出力線が共通端子に接続された第１
のロータリスイッチと、該試験用信号処理回路の入力線
が共通端子に接続された第２のロータリスイッチとを有
し、前記信号処理装Ｃ１，：＠Ｉｔ１２可蛯である試験
用回路と、各信号処理回路の人力線と第１のロータリス
イッチのそれぞれの接点を接続し、各信号処理回路の出
力線と第２のロータリスイッチのそれぞれの接点を接続
し、該試験用信号処理回路とインタフェース制御回路と
を接続するコネクタとを有し、前記インタフェースｌｌ
ｌｌｍ１回路は、被試験信号処理回路の番号を含む試験
コマンドを上位制御装置より受取ると、該番号の信号処
理回路および該試験用信号処理回路と上位制御！Ｄ装茸
との間で制御情報と送受信データの中継制御を行う。
障害の発生を検出したとき、試験用回路を信号処理装置
に装着し、それぞれのロータリスイッチで障害が発生し
た信号処理回路の入力線と出力線を選択すると、障害が
発生した信号処理回路と試験用信号処理回路の間で対向
ルートが形成され、障害が発生した信号処理回路の番号
を含む試験コマンドを投入することによって、この信号
処理回路と試験用信号処理回路の間で通信試験を行うこ
とができる。この通信試験で異常が検出されなければ前
記の信号処理回路は正常に動作していると判断できるの
で、この通信試験によって、障害が検出された信号処理
回路に異常があるのか、相手側装置に異常があるのかを
判断でき、また信号処理回路の交換後にこの通信試験を
行うことによって障害の修復確認を行うことができる。
に装着し、それぞれのロータリスイッチで障害が発生し
た信号処理回路の入力線と出力線を選択すると、障害が
発生した信号処理回路と試験用信号処理回路の間で対向
ルートが形成され、障害が発生した信号処理回路の番号
を含む試験コマンドを投入することによって、この信号
処理回路と試験用信号処理回路の間で通信試験を行うこ
とができる。この通信試験で異常が検出されなければ前
記の信号処理回路は正常に動作していると判断できるの
で、この通信試験によって、障害が検出された信号処理
回路に異常があるのか、相手側装置に異常があるのかを
判断でき、また信号処理回路の交換後にこの通信試験を
行うことによって障害の修復確認を行うことができる。
〔実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の信号処理装置の構成を示す
ブ【】ツタ図である。
ブ【】ツタ図である。
本実施例は、３台の相手装置！２１＋ 、２１２゜２１
３のそれぞれに接続されている出力回線２２７．２２２
．２２３および入力回線２３１２３２．２３３と、これ
ら３組の回線に対応して設けられた信号処理回路１１，
１２．１３と、信号処理回路１１．１２．１３の出力１
２１．２２゜２３に出力された信号を出力回線２２１，
２２２ 。
３のそれぞれに接続されている出力回線２２７．２２２
．２２３および入力回線２３１２３２．２３３と、これ
ら３組の回線に対応して設けられた信号処理回路１１，
１２．１３と、信号処理回路１１．１２．１３の出力１
２１．２２゜２３に出力された信号を出力回線２２１，
２２２ 。
２２３に送出するドライバ４＋ 、４２．４３と、入力
回線２３１ ２３２．２３３から入力してくる信号を
信号処理回路１＋ 、１２．１３の入力線３＋ 、３２
．３３に出力するレシーバ５＋ 、５２ 。
回線２３１ ２３２．２３３から入力してくる信号を
信号処理回路１＋ 、１２．１３の入力線３＋ 、３２
．３３に出力するレシーバ５＋ 、５２ 。
５３と、インタフェース制御回路６と、マンマシンイン
タフェース８１１０が接続された上位制御装置７と、着
脱可能である試験用回路８と、コネクタ９とから構成さ
れている。インタフェース制御回路６は、信号処理回路
１＋ 、１２．１３と上位制御１装置７との間で制＠情
報と送受信データの中継制御を行い、さらに被試験信号
処理回路の番号を含む試験コマンドを上位制御装置７よ
り受取ると、その番号の信号処理回路１＋ 、１２．１
３および試験用信号処理回路１１と上位制御装置７との
間で制御情報と送受信データの中継制御を行う。試験用
回路８は、出力線１２と入力線１３とを有する試験用信
号処理回路１１と、ロータリスイッチ１６．１７と、出
力線１２に出力された信号をロータリスイッチ１６の共
通端子に送出するドライバ１４と、ロータリスイッチ１
７の共通端子から入力する信号を入力Ｉ！１３に出力す
るレシーバ１５とから構成されている。コネクタ９は、
試験用回路８を本体に装着する際、出力回線２２＋ 、
２２２．２２３とロータリスイッチ１７のそれぞれの接
点を接続し、入力回線２３１２３２．２３３とロータリ
スイッチ１６のそれぞれの接点を接続し、インタフェー
ス制御回路６と試験用信号処理回路１１とを接続する。
タフェース８１１０が接続された上位制御装置７と、着
脱可能である試験用回路８と、コネクタ９とから構成さ
れている。インタフェース制御回路６は、信号処理回路
１＋ 、１２．１３と上位制御１装置７との間で制＠情
報と送受信データの中継制御を行い、さらに被試験信号
処理回路の番号を含む試験コマンドを上位制御装置７よ
り受取ると、その番号の信号処理回路１＋ 、１２．１
３および試験用信号処理回路１１と上位制御装置７との
間で制御情報と送受信データの中継制御を行う。試験用
回路８は、出力線１２と入力線１３とを有する試験用信
号処理回路１１と、ロータリスイッチ１６．１７と、出
力線１２に出力された信号をロータリスイッチ１６の共
通端子に送出するドライバ１４と、ロータリスイッチ１
７の共通端子から入力する信号を入力Ｉ！１３に出力す
るレシーバ１５とから構成されている。コネクタ９は、
試験用回路８を本体に装着する際、出力回線２２＋ 、
２２２．２２３とロータリスイッチ１７のそれぞれの接
点を接続し、入力回線２３１２３２．２３３とロータリ
スイッチ１６のそれぞれの接点を接続し、インタフェー
ス制御回路６と試験用信号処理回路１１とを接続する。
次に、本実施例の動作について説明する。
（１）障害が発生していないとき
障害が発生していないときには、試験用回路８は取りは
ずされている。信号処理回路１１，１２゜１３は、上位
制御装Ｎ７からインタフェース制御回路６を経て送られ
てくるｔｉＩ１１１１Ｉ情報に従って動作し、相手装置
２１１，２１２．２１３が入力回線２３１ ２３２．２
３３に送出し、レシーバ５１５２．５３を経て入力線３
１．３２．３３から入力する信号を処理し、必要なデー
タをインタフェース制御回路６を経由して上位制御装置
７とやりとりする。そして出力線２１，２２．２３に信
号を出力し、出力された信号は、ドライバ４１４２．４
３によって出力回線２２＋ 、２２２ 。
ずされている。信号処理回路１１，１２゜１３は、上位
制御装Ｎ７からインタフェース制御回路６を経て送られ
てくるｔｉＩ１１１１Ｉ情報に従って動作し、相手装置
２１１，２１２．２１３が入力回線２３１ ２３２．２
３３に送出し、レシーバ５１５２．５３を経て入力線３
１．３２．３３から入力する信号を処理し、必要なデー
タをインタフェース制御回路６を経由して上位制御装置
７とやりとりする。そして出力線２１，２２．２３に信
号を出力し、出力された信号は、ドライバ４１４２．４
３によって出力回線２２＋ 、２２２ 。
２２３に送出されて、相手装置２１＋ 、２１２ 。
２１３によって受信される。
（２）障害発生時
信号処理回路Ｌ＋ 、１２．１３のいずれかで通信異常
などの障害が発生して検出されると、インタエース制御
回路６を経て、上位制御装置７にその旨通知される。例
えば、信号処理回路１＋において障害が発生して検出さ
れると、上位ＩＩＩＩＩｌｌ装置７は、マンマシンイン
タフェース装置１０に、信号処理回路１１で障害発生を
知らせるメツセージをタイプアウトさせる。保守者はこ
のメツセージを確認すると、コネクタ９によって出力回
線２２１．２２２．２２３とロータリスイッチ１７のそ
れぞれの接点を接続し、入力回線２３１２３２．２３３
とロータリスイッチ１６のそれぞれの接点を接続して試
験用回路８を本信号処即装冒に装着し、ロータリスイッ
チ１６．１７によって、それぞれ入力口１２３＋ 、出
力回線２２１を選択する。ロータリスイッチ１６．１７
でそれぞれ入力口１２３＋ 、出力回線２２１を選択し
たので、信号処理回路１１．出力１２＋、ドライバ４１
、出力回線２２１．０−タリスイツチ１７゜レシーバ１
５．入力線１３．試験用信号処理回路１１というルート
と、試験用信号処理回路１１゜出力線１２．ドライバ１
４．ロータリスイッチ１６、入力回線２３１．レシーバ
５１．入力線３１、信号処理回路１１というルートが生
成し、信号処理回路１１と試験用信号処理回路１１との
間に対向ルートが設定されたことになる。次に、保守者
はマンマシンインタフェース装置１０から上位ＩＩＪｉ
装置７に対して信号処理回路１１の試験を行うためのコ
マンドを投入する。上位制御ｌ装置７がこのコマンドを
受取りインタフェース制御回路６に信号処理回路１１の
回路番号を含む試験コマンドを送ると、インタフェース
１１回路６は信号処理回路１１と試験用信号処理回路１
１と上位制御装置７との間で制御情報と送受信データの
中継１１ＨＤを行い、前記の対向ルートで実際に信号が
送受信されて信号処理回路１１と試験用信号処理回路１
１０間での通信試験が行なわれる。上位制御装Ｎ７はこ
の通信試験の結果をマンマシンインタフェース装置１０
にタイプアウトさせる。保守者は、タイプアウトされた
試験結果を見て、試験結果が良好であれば相手装＠２１
１に起因する障害と判断して試験用回路８を取りはずし
て試験を終了する。一方、保守者は、試験結果が不良で
あれば信号処理回路１１の故障と判断して信号処理回路
１１を交換し、再度信号処理回路１１の試験を行なうた
めのコマンドを投入して前記の通信試験を行ない、マン
マシンインタフェースＨ８ｔ１゜からタイプアウトされ
る試験結果によって障害が修復されたかどうかのＷＬ認
を行なう。保守者は障害の修復を確認したら試験用回路
８を取りはずし試験を終了する。
などの障害が発生して検出されると、インタエース制御
回路６を経て、上位制御装置７にその旨通知される。例
えば、信号処理回路１＋において障害が発生して検出さ
れると、上位ＩＩＩＩＩｌｌ装置７は、マンマシンイン
タフェース装置１０に、信号処理回路１１で障害発生を
知らせるメツセージをタイプアウトさせる。保守者はこ
のメツセージを確認すると、コネクタ９によって出力回
線２２１．２２２．２２３とロータリスイッチ１７のそ
れぞれの接点を接続し、入力回線２３１２３２．２３３
とロータリスイッチ１６のそれぞれの接点を接続して試
験用回路８を本信号処即装冒に装着し、ロータリスイッ
チ１６．１７によって、それぞれ入力口１２３＋ 、出
力回線２２１を選択する。ロータリスイッチ１６．１７
でそれぞれ入力口１２３＋ 、出力回線２２１を選択し
たので、信号処理回路１１．出力１２＋、ドライバ４１
、出力回線２２１．０−タリスイツチ１７゜レシーバ１
５．入力線１３．試験用信号処理回路１１というルート
と、試験用信号処理回路１１゜出力線１２．ドライバ１
４．ロータリスイッチ１６、入力回線２３１．レシーバ
５１．入力線３１、信号処理回路１１というルートが生
成し、信号処理回路１１と試験用信号処理回路１１との
間に対向ルートが設定されたことになる。次に、保守者
はマンマシンインタフェース装置１０から上位ＩＩＪｉ
装置７に対して信号処理回路１１の試験を行うためのコ
マンドを投入する。上位制御ｌ装置７がこのコマンドを
受取りインタフェース制御回路６に信号処理回路１１の
回路番号を含む試験コマンドを送ると、インタフェース
１１回路６は信号処理回路１１と試験用信号処理回路１
１と上位制御装置７との間で制御情報と送受信データの
中継１１ＨＤを行い、前記の対向ルートで実際に信号が
送受信されて信号処理回路１１と試験用信号処理回路１
１０間での通信試験が行なわれる。上位制御装Ｎ７はこ
の通信試験の結果をマンマシンインタフェース装置１０
にタイプアウトさせる。保守者は、タイプアウトされた
試験結果を見て、試験結果が良好であれば相手装＠２１
１に起因する障害と判断して試験用回路８を取りはずし
て試験を終了する。一方、保守者は、試験結果が不良で
あれば信号処理回路１１の故障と判断して信号処理回路
１１を交換し、再度信号処理回路１１の試験を行なうた
めのコマンドを投入して前記の通信試験を行ない、マン
マシンインタフェースＨ８ｔ１゜からタイプアウトされ
る試験結果によって障害が修復されたかどうかのＷＬ認
を行なう。保守者は障害の修復を確認したら試験用回路
８を取りはずし試験を終了する。
以上説明したように本発明は、試験用信号処理回路とロ
ータリスイッチとからなる信号処理回路に対し着脱可能
な試験用回路を設け、障害発生時４ に試験用回路を信号処理装置に装着して、障害を検出し
た信号処理回路と試験用信号処理回路との間で通信試験
を行うことにより、障害の原因が信号処理回路にあるの
か相手側装置にあるのかの判断が容易にでき、また、信
号処理回路の交換後の修復確認を相手装置との通信を行
うことなくできるという効果があり、試験用回路は着脱
可能なので、複数の信号処理装置の本体に対し一つの試
験用回路を用意すればよく、コストが下がるという効果
もある。
ータリスイッチとからなる信号処理回路に対し着脱可能
な試験用回路を設け、障害発生時４ に試験用回路を信号処理装置に装着して、障害を検出し
た信号処理回路と試験用信号処理回路との間で通信試験
を行うことにより、障害の原因が信号処理回路にあるの
か相手側装置にあるのかの判断が容易にでき、また、信
号処理回路の交換後の修復確認を相手装置との通信を行
うことなくできるという効果があり、試験用回路は着脱
可能なので、複数の信号処理装置の本体に対し一つの試
験用回路を用意すればよく、コストが下がるという効果
もある。
第１図は本発明の一実施例の信号処理装置の構成を示す
ブロック図である。 １＋ 、１２．１３・・・信号処理回路、２１．２２．
２３・・・出力線、 ３１．３２．３３・・・入力線、 ４１．４２．４３・・・ドライバ、 ５１．５２．５３・・・レシーバ、 ６・・・インタフェース制御回路、 ７・・・上位制御１装置、 ８・・・試験用回路、 ９・・・］ネクタ、 １０・・・マンマシンインタフェース装置、１１・・・
試験用信号処理回路、 １２・・・出力線、 １３・・・入力線、 １４・・・ドライバ、 １５・・・レシーバ、 １６．１７・・−ロータリスイッチ、 ２１＋ 、２１２．２１３・・・相手装置、２２童、２
２２．２２３・・・出力回線、２３１ ２３２．２３
３・・・入力回線。
ブロック図である。 １＋ 、１２．１３・・・信号処理回路、２１．２２．
２３・・・出力線、 ３１．３２．３３・・・入力線、 ４１．４２．４３・・・ドライバ、 ５１．５２．５３・・・レシーバ、 ６・・・インタフェース制御回路、 ７・・・上位制御１装置、 ８・・・試験用回路、 ９・・・］ネクタ、 １０・・・マンマシンインタフェース装置、１１・・・
試験用信号処理回路、 １２・・・出力線、 １３・・・入力線、 １４・・・ドライバ、 １５・・・レシーバ、 １６．１７・・−ロータリスイッチ、 ２１＋ 、２１２．２１３・・・相手装置、２２童、２
２２．２２３・・・出力回線、２３１ ２３２．２３
３・・・入力回線。
Claims (1)
- 【特許請求の範囲】 １、複数の回線のそれぞれに対応して設けられ当該回線
に接続される出力線と入力線とを有する信号処理回路と
、これら信号処理回路と上位制御装置の間で制御情報と
送受信データの中継制御を行うインタフェース制御回路
を有する信号処理装置において、 出力線と入力線とを有する試験用信号処理回路と、該試
験用信号処理回路の出力線が共通端子に接続された第１
のロータリスイッチと、該試験用信号処理回路の入力線
が共通端子に接続された第２のロータリスイッチとを有
し、前記信号処理装置に着脱可能である試験用回路と、 各信号処理回路の入力線と第１のロータリスイッチのそ
れぞれの接点を接続し、各信号処理回路の出力線と第２
のロータリスイッチのそれぞれの接点を接続し、該試験
用信号処理回路と該インタフェース制御回路とを接続す
るコネクタとを有し、前記インタフェース制御回路は、
被試験信号処理回路の番号を含む試験コマンドを上位制
御装置より受取ると、該番号の信号処理回路および該試
験用信号処理回路と上位制御装置との間で制御情報と送
受信データの中継制御を行うことを特徴とする信号処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078149A JPH03277041A (ja) | 1990-03-27 | 1990-03-27 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078149A JPH03277041A (ja) | 1990-03-27 | 1990-03-27 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03277041A true JPH03277041A (ja) | 1991-12-09 |
Family
ID=13653850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078149A Pending JPH03277041A (ja) | 1990-03-27 | 1990-03-27 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03277041A (ja) |
-
1990
- 1990-03-27 JP JP2078149A patent/JPH03277041A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2021012517A (ja) | コントローラ冗長化システム及びその制御方法 | |
| JPH04286239A (ja) | 通信装置 | |
| JP3279738B2 (ja) | 予備系装置の正常性確認方式 | |
| JP2550896B2 (ja) | 故障診断装置 | |
| JPH04305748A (ja) | 高信頼性バス | |
| JPS63227234A (ja) | バス障害検出・診断回路 | |
| JP4246856B2 (ja) | 制御装置の二重化切替方法 | |
| JP3570334B2 (ja) | 系切替装置 | |
| JPS6041845A (ja) | 回線接続方式 | |
| JPH0191547A (ja) | 共通バスシステム | |
| JPH0954739A (ja) | 回線アダプタ | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPH0220160A (ja) | 信号処理装置 | |
| JPS6248146A (ja) | デ−タ処理装置 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPH03101553A (ja) | ホットスタンバイ形式の二重化切替方法 | |
| JPS59201548A (ja) | バス切替制御方式 | |
| JP2002305525A (ja) | 通信診断装置 | |
| JPH02206921A (ja) | 伝送路試験切替方式 | |
| JPH01170242A (ja) | 二次局の自己診断方式 | |
| JPS59188244A (ja) | 系切替え方式 | |
| JPS5881357A (ja) | 通信制御装置の予備切替方式 | |
| JPH03283739A (ja) | ネットワーク切換器およびネットワーク制御システム | |
| JPH01241956A (ja) | 電子交換機 | |
| JPH0723062A (ja) | 自動的に極性補正をする通信装置 |