JPH03280597A - 半導体素子用チップキャリア - Google Patents
半導体素子用チップキャリアInfo
- Publication number
- JPH03280597A JPH03280597A JP2082146A JP8214690A JPH03280597A JP H03280597 A JPH03280597 A JP H03280597A JP 2082146 A JP2082146 A JP 2082146A JP 8214690 A JP8214690 A JP 8214690A JP H03280597 A JPH03280597 A JP H03280597A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- carrier
- chip
- board
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子チップキャリアに関する。
半導体素子チップをハイブリッド基板上に設置するとき
、半導体素子チップをチップキャリア上にマウントし、
このチップキャリアをハイブリッド基板上にハンダ/ペ
ースト等により固定している。そして、従来のチップキ
ャリアは略直方体形状をしており、ハイブリッド基板に
当接する底面は全く平坦に形成されていた。
、半導体素子チップをチップキャリア上にマウントし、
このチップキャリアをハイブリッド基板上にハンダ/ペ
ースト等により固定している。そして、従来のチップキ
ャリアは略直方体形状をしており、ハイブリッド基板に
当接する底面は全く平坦に形成されていた。
しかし、従来のチップキャリアではその底面が平坦とな
っているため、ハンダ等を用いて狭い領域、例えば、周
囲を他の素子で囲まれているような領域に挿入固定する
際、塗布したハンダ等によりチップキャリアが浮き上が
ってしまうという問題があった。
っているため、ハンダ等を用いて狭い領域、例えば、周
囲を他の素子で囲まれているような領域に挿入固定する
際、塗布したハンダ等によりチップキャリアが浮き上が
ってしまうという問題があった。
本発明は上記課題を解決することのできる半導体素子用
チップキャリアを提供することを目的とする。
チップキャリアを提供することを目的とする。
本発明の半導体素子用チップキャリアは、基板上に固定
される実質的に平坦な底面と、半導体素子チップを搭載
するための前記底面以外の面とを備え、この底面に底面
の少なくと一辺とつながる溝が形成されていることを特
徴とする特〔作用〕 本発明の半導体素子用チ・ツブキャリアでは、上記のよ
うに構成されているため、このチ・ツブキャリアを基板
上に固定する際、基板と第1面との間に注入された接着
剤が、接着面から溝を伝って外部に逃げ、チップキャリ
アの接着剤による浮上刃(りが防止される。
される実質的に平坦な底面と、半導体素子チップを搭載
するための前記底面以外の面とを備え、この底面に底面
の少なくと一辺とつながる溝が形成されていることを特
徴とする特〔作用〕 本発明の半導体素子用チ・ツブキャリアでは、上記のよ
うに構成されているため、このチ・ツブキャリアを基板
上に固定する際、基板と第1面との間に注入された接着
剤が、接着面から溝を伝って外部に逃げ、チップキャリ
アの接着剤による浮上刃(りが防止される。
以下図面を参照しつつ本発明に従う実施例について説明
する。
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
説明は省略する。
第1図は本発明に従う半導体素子用チ・ノブキャリアの
斜視外観を示す。
斜視外観を示す。
第1図に示すように、実施例に半導体素子用チップキャ
リア1は、略直方体形状をして(する。そして、このチ
ップキャリア1はプリント配線基板(セラミツクツ1イ
ブリ・ソド基板を含む)上に接着される実質的に平坦な
底面2と半導体素子を搭載する搭載面3とを備えている
。そして、この底面2には、プリント配線基板上の配線
ノ々ターンに電気的に接触するための導電ノ々ターン2
a、2bが形成されている。一方、搭載面3には、半導
体素子チップ(図示せず)がその上にダイボンディング
され、かつ半導体素子チップの素子形成面に対して裏面
側に設けられた電極と電気的に接続するための導電パタ
ーン3aと、半導体素子チ・ツブの素子形成面に形成さ
れた電極ノくターンとワイヤボンディングにより電気的
に接続される導電、<ターン3bが形成されている。そ
して、底面2に設けられた導電パターン2a、2bと搭
載面3ζこ設けられた導電パターン3a、3bとは、そ
れぞれ配線パターン4a、4bにより、電気的に接続さ
れている。
リア1は、略直方体形状をして(する。そして、このチ
ップキャリア1はプリント配線基板(セラミツクツ1イ
ブリ・ソド基板を含む)上に接着される実質的に平坦な
底面2と半導体素子を搭載する搭載面3とを備えている
。そして、この底面2には、プリント配線基板上の配線
ノ々ターンに電気的に接触するための導電ノ々ターン2
a、2bが形成されている。一方、搭載面3には、半導
体素子チップ(図示せず)がその上にダイボンディング
され、かつ半導体素子チップの素子形成面に対して裏面
側に設けられた電極と電気的に接続するための導電パタ
ーン3aと、半導体素子チ・ツブの素子形成面に形成さ
れた電極ノくターンとワイヤボンディングにより電気的
に接続される導電、<ターン3bが形成されている。そ
して、底面2に設けられた導電パターン2a、2bと搭
載面3ζこ設けられた導電パターン3a、3bとは、そ
れぞれ配線パターン4a、4bにより、電気的に接続さ
れている。
更に、二の底面2には、面を横切るように設けられた溝
5が形成されている。この溝5の形状1よどの様なもの
でもよい。またこのチ・ツブキャリアをプリント配線基
板上にペースト、/%レンダの接着剤を用いて接着した
際、二の接着剤がこの溝に流入し易くかつ、この底面2
の各辺2c、2d+こ設けた切り口部5a、5bより逃
げやすいような形状としてお(ことが好ましい。
5が形成されている。この溝5の形状1よどの様なもの
でもよい。またこのチ・ツブキャリアをプリント配線基
板上にペースト、/%レンダの接着剤を用いて接着した
際、二の接着剤がこの溝に流入し易くかつ、この底面2
の各辺2c、2d+こ設けた切り口部5a、5bより逃
げやすいような形状としてお(ことが好ましい。
次に、第2図を用いて、上記実施例の半導体素子用キャ
リアチップ1をプリント配線基板6に接着搭載する方法
、具体的には、第2図に示すように基板6上には種々の
部品7.8.9等が搭載され、その部品7.8の間にチ
ップキャリア1を搭載する方法について説明する。
リアチップ1をプリント配線基板6に接着搭載する方法
、具体的には、第2図に示すように基板6上には種々の
部品7.8.9等が搭載され、その部品7.8の間にチ
ップキャリア1を搭載する方法について説明する。
まず、チップキャリア1をプリント配線基板6に接着す
るための、ペーストまたは)1ンダをプリント配線基板
6の接着すべき領域10に付与し接着可能な状態にした
後、第2図に示すA矢印方向より、チップキャリア1を
プリント配線基板6に押し付ける。この押し付けの際、
チップキャリア1の底面2とプリント配線基板6の領域
10との間のペースト等は、押し付けに応じて、溝5内
に流入し、切り口部5a、5bから逃げることにより、
たとえ、第2図に示すような狭い領域内にチップキャリ
ア1を挿入固定する場合でも、チップキャリア1の底面
2は領域10に密着し、浮き上がることかない。
るための、ペーストまたは)1ンダをプリント配線基板
6の接着すべき領域10に付与し接着可能な状態にした
後、第2図に示すA矢印方向より、チップキャリア1を
プリント配線基板6に押し付ける。この押し付けの際、
チップキャリア1の底面2とプリント配線基板6の領域
10との間のペースト等は、押し付けに応じて、溝5内
に流入し、切り口部5a、5bから逃げることにより、
たとえ、第2図に示すような狭い領域内にチップキャリ
ア1を挿入固定する場合でも、チップキャリア1の底面
2は領域10に密着し、浮き上がることかない。
これに対して、従来のチップキャリアでは、プリント配
線基板と接着する面が全く平坦である。
線基板と接着する面が全く平坦である。
そのため、狭い領域内にこのようなチップキャリアを挿
入固定しようとすると、底面と基板との間に付与された
ペースト等の逃げ道がない。したがって、チップキャリ
アの底面とプリント配線基板との間にペースト等が溜ま
り、チップキャリアを押し上げ、チップキャリアを傾け
た状態で固定してしまうことがある。このような状態で
は、特に光半導体素子等を搭載し、他の光学素子、例え
ば光ファイバ等と光軸合わせを行うような場合には、位
置合せが非常に困難となる。しかし、本発明に従うチッ
プキャリアでは、ペースト等の逃げ道を設けているため
、チップキャリアの底面がプリント配線基板の上面に確
実に当接するため、そこに搭載する半導体素子を所望の
状態に保持固定することができる。したがって、特に光
半導体素子を搭載するチップキャリアの場合には特に有
効である。
入固定しようとすると、底面と基板との間に付与された
ペースト等の逃げ道がない。したがって、チップキャリ
アの底面とプリント配線基板との間にペースト等が溜ま
り、チップキャリアを押し上げ、チップキャリアを傾け
た状態で固定してしまうことがある。このような状態で
は、特に光半導体素子等を搭載し、他の光学素子、例え
ば光ファイバ等と光軸合わせを行うような場合には、位
置合せが非常に困難となる。しかし、本発明に従うチッ
プキャリアでは、ペースト等の逃げ道を設けているため
、チップキャリアの底面がプリント配線基板の上面に確
実に当接するため、そこに搭載する半導体素子を所望の
状態に保持固定することができる。したがって、特に光
半導体素子を搭載するチップキャリアの場合には特に有
効である。
本発明は上記実施例に限定されず種々の変形例が考えら
れ得る。
れ得る。
具体的には、上記実施例では、チップキャリアの形状を
略直方体形状としているが、この形状に限定されず、プ
リント配線基板に接着する面が実質的に平坦な面であり
、その面に溝が形成され、かつ半導体素子を搭載する面
が設けられていればどの様な形状でもよい。
略直方体形状としているが、この形状に限定されず、プ
リント配線基板に接着する面が実質的に平坦な面であり
、その面に溝が形成され、かつ半導体素子を搭載する面
が設けられていればどの様な形状でもよい。
また、上記実施例では、略平坦面を横切るように溝を設
けているが、このような溝でなく、第5図に示すような
、少なくとも略平坦面の一辺に連通するような溝であれ
ば十分機能を果たすことができる。
けているが、このような溝でなく、第5図に示すような
、少なくとも略平坦面の一辺に連通するような溝であれ
ば十分機能を果たすことができる。
本発明の半導体素子用チップキャリアでは、先に説明し
たように、プリント配線基板上に接着固定する際、チッ
プキャリアが浮き上がらないで接着固定することができ
る。これにより高密度でがつ正確な実装が可能となり、
デバイスの小形化に貢献できる。
たように、プリント配線基板上に接着固定する際、チッ
プキャリアが浮き上がらないで接着固定することができ
る。これにより高密度でがつ正確な実装が可能となり、
デバイスの小形化に貢献できる。
第1図は本発明に従う一実施例の半導体素子用チップキ
ャリアの斜視外観図、第2図は第1図に示す半導体素子
用チップキャリアをプリント配線基板上に搭載する方法
を説明する図、及び第3図は本発明に従う変形例を示す
図である。 1・・・半導体素子用チップキャリア、2・・底面、3
・・・搭載面、2 a s 2 b s 3 a %
3 b・・・導電パターン、4a、4b・・・配線パタ
ーン、5・・・溝、6・・・プリント配線基板、7.8
.9・・・他の部品。
ャリアの斜視外観図、第2図は第1図に示す半導体素子
用チップキャリアをプリント配線基板上に搭載する方法
を説明する図、及び第3図は本発明に従う変形例を示す
図である。 1・・・半導体素子用チップキャリア、2・・底面、3
・・・搭載面、2 a s 2 b s 3 a %
3 b・・・導電パターン、4a、4b・・・配線パタ
ーン、5・・・溝、6・・・プリント配線基板、7.8
.9・・・他の部品。
Claims (1)
- 【特許請求の範囲】 基板上に当接するための実質的に平坦な第1面と、 半導体素子チップを搭載するための前記第1面と異なる
第2面とを備え、前記第1面にその面の少なくとも一辺
と連通する溝が形成されている半導体素子用チップキャ
リア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082146A JPH03280597A (ja) | 1990-03-29 | 1990-03-29 | 半導体素子用チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082146A JPH03280597A (ja) | 1990-03-29 | 1990-03-29 | 半導体素子用チップキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280597A true JPH03280597A (ja) | 1991-12-11 |
Family
ID=13766296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082146A Pending JPH03280597A (ja) | 1990-03-29 | 1990-03-29 | 半導体素子用チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280597A (ja) |
-
1990
- 1990-03-29 JP JP2082146A patent/JPH03280597A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4209490B2 (ja) | 配線基板 | |
| JPH05226803A (ja) | 実装回路基板 | |
| JPH03280597A (ja) | 半導体素子用チップキャリア | |
| JPH03280596A (ja) | 半導体素子用チップキャリア | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| KR960019683A (ko) | 반도체 장치 | |
| JP2705468B2 (ja) | 混成集積回路装置 | |
| JPH04223361A (ja) | 電子部品搭載用基板 | |
| KR0122951Y1 (ko) | 단자가 양면으로 형성되어 있는 기판구조 | |
| JP3409380B2 (ja) | プリント基板装置 | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| KR100524480B1 (ko) | 테이프캐리어패키지 | |
| KR940008645Y1 (ko) | 멀티 칩 모듈 | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JPH01297882A (ja) | プリント基板 | |
| JPH088138Y2 (ja) | 半導体の実装構造 | |
| JPH027598A (ja) | 混成集積回路用素子 | |
| JPH01257339A (ja) | 半導体装置およびその製造方法 | |
| JPS63160897A (ja) | 集積回路装置 | |
| JPH04167495A (ja) | Tab型半導体装置の実装構造 | |
| JPH05326911A (ja) | リニアセンサ | |
| JPH02305491A (ja) | 混成集積回路装置 | |
| JPH04313290A (ja) | 表面実装形集積回路 | |
| JPH0697346A (ja) | 半導体装置 | |
| JPH0364088A (ja) | 半導体装置 |