JPH03280718A - ディジタル制御周波数合成器 - Google Patents
ディジタル制御周波数合成器Info
- Publication number
- JPH03280718A JPH03280718A JP2082666A JP8266690A JPH03280718A JP H03280718 A JPH03280718 A JP H03280718A JP 2082666 A JP2082666 A JP 2082666A JP 8266690 A JP8266690 A JP 8266690A JP H03280718 A JPH03280718 A JP H03280718A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output signal
- control
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001308 synthesis method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000003786 synthesis reaction Methods 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル制御周波数合成器に関し、特に周波
数合成方式の電圧制御発振器における、その周波数合成
比が外部ディジタル信号によって制御可能なディジタル
制御周波数合成器に関する。
数合成方式の電圧制御発振器における、その周波数合成
比が外部ディジタル信号によって制御可能なディジタル
制御周波数合成器に関する。
従来、外部から周波数合成比を制御する方式の周波数合
成器の構成は、第３図の回路構成図に示すように、入力
端子１０がら入力信号ｆ！を入力し、制御端子１８から
１／Ｎの分周比の制御信号で分周器１２を制御する。一
方、出力端子１７の所望の出力信号ｆ、とすると、この
出力信号ｆ。
成器の構成は、第３図の回路構成図に示すように、入力
端子１０がら入力信号ｆ！を入力し、制御端子１８から
１／Ｎの分周比の制御信号で分周器１２を制御する。一
方、出力端子１７の所望の出力信号ｆ、とすると、この
出力信号ｆ。
を制御端子１９がら１／Ｍの分周比の制御信号で分周器
１３を制御する。この２つの分周器１２゜１３のそれぞ
れの出力信号の周波数ｆ ｔ ／ Ｎ とｆｏ／Ｍの
同一周波数同士が位相比較器１４に位相比較され、低域
ろ波器１５を経由して電圧制御発振器１６の発振周波数
で。、ずなわち、ｆ。
１３を制御する。この２つの分周器１２゜１３のそれぞ
れの出力信号の周波数ｆ ｔ ／ Ｎ とｆｏ／Ｍの
同一周波数同士が位相比較器１４に位相比較され、低域
ろ波器１５を経由して電圧制御発振器１６の発振周波数
で。、ずなわち、ｆ。
Ｍ／Ｎ ｆ １の位相を制御していた。ここで、周波数
合成比はＭ／Ｎである。周波数の制御ステップはＭおよ
びＮの値で変化するがＭ＝Ｎ＋１の時制御ステップは最
小となる、この時にＮの値が］だけ変化するど、周波数
合成器の周波数変化は（］）式％式％ （１） （１１式のように周波数合成比は、約１／Ｎ２変化する
。ずなわぢ５．従来の周波数合成器の制御可能な周波数
制御ステップの最小値は約１／Ｎ１であり、この制御ス
テップをより小さくするためにはＮの値を大きくする必
要があった。
合成比はＭ／Ｎである。周波数の制御ステップはＭおよ
びＮの値で変化するがＭ＝Ｎ＋１の時制御ステップは最
小となる、この時にＮの値が］だけ変化するど、周波数
合成器の周波数変化は（］）式％式％ （１） （１１式のように周波数合成比は、約１／Ｎ２変化する
。ずなわぢ５．従来の周波数合成器の制御可能な周波数
制御ステップの最小値は約１／Ｎ１であり、この制御ス
テップをより小さくするためにはＮの値を大きくする必
要があった。
上述した従来のディジタル制御周波数合成器は、周波数
合成器の制御可能な周波数制御ステップの最小値は約１
／Ｎ２となっているので、この制御ステップをより小さ
くするためにはＮの値を大きくする必要があり１回路規
模が大きくなり、また位相同期回路の応答が遅くなり、
過渡的な変動が無視できなくなる欠点を有してい′１−
１６〔課題を解決するための手段〕 本発明のディジタル制御周波数合成器は、周波数合成方
式により任意の周波数の出力信号を得る電圧制御発振器
を有するディジタル制御周波数合成器において、外部か
ら入力される信号の周波数分周比を設定する２つの制御
信号を出力する制御手段と、前記２つの制御信号のそれ
ぞれにより分周比を設定する第１−および第２の分周器
と、前記第１の分周器の分周出力信号と前記電圧制御発
振器の出力信号とを入力して周波数変換する周波数混合
器と、前記周波数混合器の低域出力信号を取り出す低域
ろ波器と、前記低域ろ波器の出力信号と前記第２の分周
器の分周出力信号とを入力して位相比較を行う位相比較
器とを有１−１前記位相比較器の制御信号を前記電圧制
御発振器に入力して位相同期ループを形成する。
合成器の制御可能な周波数制御ステップの最小値は約１
／Ｎ２となっているので、この制御ステップをより小さ
くするためにはＮの値を大きくする必要があり１回路規
模が大きくなり、また位相同期回路の応答が遅くなり、
過渡的な変動が無視できなくなる欠点を有してい′１−
１６〔課題を解決するための手段〕 本発明のディジタル制御周波数合成器は、周波数合成方
式により任意の周波数の出力信号を得る電圧制御発振器
を有するディジタル制御周波数合成器において、外部か
ら入力される信号の周波数分周比を設定する２つの制御
信号を出力する制御手段と、前記２つの制御信号のそれ
ぞれにより分周比を設定する第１−および第２の分周器
と、前記第１の分周器の分周出力信号と前記電圧制御発
振器の出力信号とを入力して周波数変換する周波数混合
器と、前記周波数混合器の低域出力信号を取り出す低域
ろ波器と、前記低域ろ波器の出力信号と前記第２の分周
器の分周出力信号とを入力して位相比較を行う位相比較
器とを有１−１前記位相比較器の制御信号を前記電圧制
御発振器に入力して位相同期ループを形成する。
次に本発明について図面を参照して説明する。
第１、図は本発明の第１の実施例の回路構成図である８
分周器１および分周器２は、入力端子〕、０の入力信号
ｆ１を各々制御端子１８．１９の制御信号により１／Ｎ
、１／Ｍに分周する回路である。
分周器１および分周器２は、入力端子〕、０の入力信号
ｆ１を各々制御端子１８．１９の制御信号により１／Ｎ
、１／Ｍに分周する回路である。
周波数混合器３は、分周器１の出力信号の周波数ｆｘ／
Ｎと電圧制御発振器６の出力信号の周波数ｆＯを周波数
混合し、各々の和と差の周波数成分を有する信号を出力
する。低域ろ波器４は周波数混合器３の出力の低周波側
を通する波器である。
Ｎと電圧制御発振器６の出力信号の周波数ｆＯを周波数
混合し、各々の和と差の周波数成分を有する信号を出力
する。低域ろ波器４は周波数混合器３の出力の低周波側
を通する波器である。
位相比較器５は低域ろ波器４の出力の周波数ｆ。
／Ｎ−ｆｏと分周器２の出力の周波数ｆ１／Ｍの位相を
比較し、電圧制御発振器６の周波数制御信号を出力し、
位相同期ループを形成する。したがって入力周波数をｆ
ｌとし、出力周波数をｆＯとすると、位相同期ループが
正常に同期している時には、位相比較器５への周波数が
等しくなるので、ｆｏ ＋ （１／Ｎ １／Ｍ）ｆｌ
の関係が成立する。
比較し、電圧制御発振器６の周波数制御信号を出力し、
位相同期ループを形成する。したがって入力周波数をｆ
ｌとし、出力周波数をｆＯとすると、位相同期ループが
正常に同期している時には、位相比較器５への周波数が
等しくなるので、ｆｏ ＋ （１／Ｎ １／Ｍ）ｆｌ
の関係が成立する。
このように、周波数混合器と、２つの分周器の分周比Ｎ
とＭの値を制御して、（１／Ｎ−ｉ／Ｍ）の周波数合成
比を有する周波数合成回路を構成することができる。し
たがってＭ＝Ｎ＋１−のとき合成比は１．／Ｎ（Ｎ＋１
＞となり、この時には周波数制御の最小ステップは約２
／ Ｎとなる。
とＭの値を制御して、（１／Ｎ−ｉ／Ｍ）の周波数合成
比を有する周波数合成回路を構成することができる。し
たがってＭ＝Ｎ＋１−のとき合成比は１．／Ｎ（Ｎ＋１
＞となり、この時には周波数制御の最小ステップは約２
／ Ｎとなる。
次に本発明の第２の実施例を第２図の回路構成図により
説明する。第２図において、分周器１゜２、周波数混合
器３、低域ろ波器４、位相比較器５、電圧制御発振器６
、入力信号ｆ１の入力端子］０、出力信号ｆ。の出力端
子］７は第１の実施例と同じ構成である。第２の実施例
では分周器１２の分周比Ｎ、Ｍの制御信号はディジタル
−ディジタル変換器７ （ＲＯＭ）により制御される。
説明する。第２図において、分周器１゜２、周波数混合
器３、低域ろ波器４、位相比較器５、電圧制御発振器６
、入力信号ｆ１の入力端子］０、出力信号ｆ。の出力端
子］７は第１の実施例と同じ構成である。第２の実施例
では分周器１２の分周比Ｎ、Ｍの制御信号はディジタル
−ディジタル変換器７ （ＲＯＭ）により制御される。
すなわち、外部から入力される制御信号７Ａにより所望
の周波数合成器の動作条件情報が入力されると、あらか
じめ記憶されているこの条件の分周比Ｎ、Ｍが読み出さ
れて、分周器］、２が設定される。これ以降の動作は第
１、の実施例と同じである。
の周波数合成器の動作条件情報が入力されると、あらか
じめ記憶されているこの条件の分周比Ｎ、Ｍが読み出さ
れて、分周器］、２が設定される。これ以降の動作は第
１、の実施例と同じである。
以上説明したように本発明は周波数混合器と２つの分周
回路の分周比ＮとＭの値を制御Ｌ （１／Ｎ−１，／Ｍ
）の合成比を有する周波数合成回路を構成し、この分周
比Ｎ、Ｍの値を外部からの制御信号、又はあらかじめ記
憶されているディジタル−ディジタル変換器により設定
することにより、従来例の周波数合成比の最小ステップ
が１／Ｎであったのに対して、大幅に制御ステップを小
さくできる効果がある。
回路の分周比ＮとＭの値を制御Ｌ （１／Ｎ−１，／Ｍ
）の合成比を有する周波数合成回路を構成し、この分周
比Ｎ、Ｍの値を外部からの制御信号、又はあらかじめ記
憶されているディジタル−ディジタル変換器により設定
することにより、従来例の周波数合成比の最小ステップ
が１／Ｎであったのに対して、大幅に制御ステップを小
さくできる効果がある。
第１図は本発明の第１の実施例の回路構成図、第２図は
本発明の第２の実施例の回路構成図、第３図は従来のデ
ィジタル制御周波数合成回路の回路構成図である。 １．２・・・分周器、３・・・周波数混合器、４・・・
低域ろ波器、５・・・位相比較器、６・・・電圧制御発
振器、７・・・ディジタル−ディジタル変換器、１０・
・・入力端子、１７・・・出力端子、１８．１９・・・
制御端子。
本発明の第２の実施例の回路構成図、第３図は従来のデ
ィジタル制御周波数合成回路の回路構成図である。 １．２・・・分周器、３・・・周波数混合器、４・・・
低域ろ波器、５・・・位相比較器、６・・・電圧制御発
振器、７・・・ディジタル−ディジタル変換器、１０・
・・入力端子、１７・・・出力端子、１８．１９・・・
制御端子。
Claims (1)
- 周波数合成方式により任意の周波数の出力信号を得る電
圧制御発振器を有するディジタル制御周波数合成器にお
いて、外部から入力される信号の周波数分周比を設定す
る２つの制御信号を出力する制御手段と、前記２つの制
御信号のそれぞれにより分周比を設定する第１および第
２の分周器と、前記第１の分周器の分周出力信号と前記
電圧制御発振器の出力信号とを入力して周波数変換する
周波数混合器と、前記周波数混合器の低域出力信号を取
り出す低域ろ波器と、前記低域ろ波器の出力信号と前記
第２の分周器の分周出力信号とを入力して位相比較を行
う位相比較器とを有し、前記位相比較器の制御信号を前
記電圧制御発振器に入力して位相同期ループを形成する
ことを特徴とするディジタル制御周波数合成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082666A JPH03280718A (ja) | 1990-03-29 | 1990-03-29 | ディジタル制御周波数合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082666A JPH03280718A (ja) | 1990-03-29 | 1990-03-29 | ディジタル制御周波数合成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280718A true JPH03280718A (ja) | 1991-12-11 |
Family
ID=13780757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082666A Pending JPH03280718A (ja) | 1990-03-29 | 1990-03-29 | ディジタル制御周波数合成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280718A (ja) |
-
1990
- 1990-03-29 JP JP2082666A patent/JPH03280718A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2003260874A1 (en) | Voltage-controlled oscillator presetting circuit | |
| JPS6256689B2 (ja) | ||
| JPH05268079A (ja) | 周波数合成用回路装置 | |
| TW201728094A (zh) | 訊號發射器 | |
| JPS6359116A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH03280718A (ja) | ディジタル制御周波数合成器 | |
| EP0881775A1 (en) | A clock generator | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0374930A (ja) | 位相制御型発振装置 | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JPH10215168A (ja) | Ｖｃｘｏを用いたｐｌｌ発振器 | |
| KR200155562Y1 (ko) | 주파수 합성기 | |
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH04344713A (ja) | 位相同期回路 | |
| JPH0349320A (ja) | 周波数シンセサイザ | |
| JPH09148928A (ja) | 周波数シンセサイザ | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPS6135601A (ja) | 変調器 | |
| JPH04183118A (ja) | Ｐｌｌ回路 | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JP2004032347A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH06291656A (ja) | 自動周波数制御回路 |