JPH03283649A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH03283649A JPH03283649A JP2084215A JP8421590A JPH03283649A JP H03283649 A JPH03283649 A JP H03283649A JP 2084215 A JP2084215 A JP 2084215A JP 8421590 A JP8421590 A JP 8421590A JP H03283649 A JPH03283649 A JP H03283649A
- Authority
- JP
- Japan
- Prior art keywords
- package
- rear side
- electronic components
- recessed part
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置用パッケージに関し、特に高集積
化実装に適したパッケージ構造に関する。
化実装に適したパッケージ構造に関する。
従来、半導体装置、特に集積回路装置用の、＜ッケージ
は、プリント基板等に平面的に実装するのが一般である
。パッケージも基板に実装が容易になるように、デュア
ルインラインパッケージ（Ｄ Ｉ Ｐ） 、フラット（
ＦＬＡＴ）バツテリのように、リードピンが下方または
側方に基板上の配線に合うように配列して設けられ、パ
ッケージ裏面を基板に接して、または近接して装着して
いた。
は、プリント基板等に平面的に実装するのが一般である
。パッケージも基板に実装が容易になるように、デュア
ルインラインパッケージ（Ｄ Ｉ Ｐ） 、フラット（
ＦＬＡＴ）バツテリのように、リードピンが下方または
側方に基板上の配線に合うように配列して設けられ、パ
ッケージ裏面を基板に接して、または近接して装着して
いた。
基板に、半導体装置および抵抗器・コンデンサ等の電子
部品を配置して、回路を構成する場合に、半導体装置お
よび電子部品を、−層の平面配列とするので、基板面積
の制限から、実装密度が制限的に定まってくることにな
る。また、電子部品として、回路上、半導体装置のリー
ド端子に直接接続するようなものであっても、電子部品
を基板上の配線のランド間に接続し、このランドと半導
体装置のリードビンが接続されるランドとを基板上の配
線で結ぶようにする。したがって、平面面積の減少が困
難であった・ 本発明の目的は、このように半導体装置の端子に直接接
続すべき電子部品を、パッケージに組込んで、高密度実
装を可能とする半導体装置用パッケージを提供すること
にある。
部品を配置して、回路を構成する場合に、半導体装置お
よび電子部品を、−層の平面配列とするので、基板面積
の制限から、実装密度が制限的に定まってくることにな
る。また、電子部品として、回路上、半導体装置のリー
ド端子に直接接続するようなものであっても、電子部品
を基板上の配線のランド間に接続し、このランドと半導
体装置のリードビンが接続されるランドとを基板上の配
線で結ぶようにする。したがって、平面面積の減少が困
難であった・ 本発明の目的は、このように半導体装置の端子に直接接
続すべき電子部品を、パッケージに組込んで、高密度実
装を可能とする半導体装置用パッケージを提供すること
にある。
本発明では、パッケージ裏面に、電子部品組込み用凹部
な設け、パッケージ内に封入した半導体チップの端子と
電気接続され、パッケージ外に引出された一対以上の外
部リード線もしくは外部メタライズ層を、パッケージ裏
面に沿って前記凹部まで延在させ、前記凹部に組込まれ
る電子部品と接続可能にしている。
な設け、パッケージ内に封入した半導体チップの端子と
電気接続され、パッケージ外に引出された一対以上の外
部リード線もしくは外部メタライズ層を、パッケージ裏
面に沿って前記凹部まで延在させ、前記凹部に組込まれ
る電子部品と接続可能にしている。
なお、ここでパッケージ裏面とは、基板に実装したとき
に基板に対向する面をいう。
に基板に対向する面をいう。
電子部品は、パッケージ裏面の凹部に組込まれ、平面的
にはパッケージ平面面積内におさまり、基板の部品実装
平面面積は何らこの部品に対して必要としない、また、
電子部品は凹部に組込まれているので、半導体装置用パ
ッケージを基板に実装する際に何ら障害を与えない。
にはパッケージ平面面積内におさまり、基板の部品実装
平面面積は何らこの部品に対して必要としない、また、
電子部品は凹部に組込まれているので、半導体装置用パ
ッケージを基板に実装する際に何ら障害を与えない。
次に、本発明の実施例について図面を参照して説明する
。第１図は第１実施例の断面図であって、１６ピンのＤ
ＩＰセラミックケースの裏面に溝１２を設け、チップコ
ンデンサｉｏを取付けた場合を示す、半導体チップ３は
、パッケージのベース１にマウント材５により取付けら
れ、ポンディングワイヤ４により、パッケージの内部リ
ード線７に電気的に接続され、封止ガラス６により内部
リード線７をはさみ込んで、パッケージのキャップ２に
より封止されている。外付は部品であるチップコンデン
サ１０はパッケージ裏面の溝１２に設けたメタライズ層
９上に取付けられ、メタライズ層９は溝１２内に折り込
んだ外部リード線８に接続されている。
。第１図は第１実施例の断面図であって、１６ピンのＤ
ＩＰセラミックケースの裏面に溝１２を設け、チップコ
ンデンサｉｏを取付けた場合を示す、半導体チップ３は
、パッケージのベース１にマウント材５により取付けら
れ、ポンディングワイヤ４により、パッケージの内部リ
ード線７に電気的に接続され、封止ガラス６により内部
リード線７をはさみ込んで、パッケージのキャップ２に
より封止されている。外付は部品であるチップコンデン
サ１０はパッケージ裏面の溝１２に設けたメタライズ層
９上に取付けられ、メタライズ層９は溝１２内に折り込
んだ外部リード線８に接続されている。
次に第２実施例につき説明する。第２図が断面図であっ
て、樹脂刺止パッケージに適用した例である。前述の例
と同じく、パッケージ裏面に溝１２を持ち、外部リード
線８が＠１２内に折り込まれ、外付は部品である抵抗器
１３が取付けられている。１１はパッケージのリード、
１４は抵抗器のリード、１５はモールド樹脂、１６はア
イランドである。
て、樹脂刺止パッケージに適用した例である。前述の例
と同じく、パッケージ裏面に溝１２を持ち、外部リード
線８が＠１２内に折り込まれ、外付は部品である抵抗器
１３が取付けられている。１１はパッケージのリード、
１４は抵抗器のリード、１５はモールド樹脂、１６はア
イランドである。
以上、説明したように１本発明の半導体装置用パッケー
ジでは、半導体チップの端子に電気的に接続関係のある
外部リード線もしくは外部メタライズ層がパッケージ裏
面に沿って、裏面に設けた凹部まで延在しているから、
凹部に電子部品を組込み、この電子部品の端子を外部リ
ード線もしくはメタライズ層の端部と半田もしくはろう
付けすることで、基板上に特別の実装面積を必要とせず
、電子部品を搭載できる。したがって、高密−度実装上
、大きい効果がある。
ジでは、半導体チップの端子に電気的に接続関係のある
外部リード線もしくは外部メタライズ層がパッケージ裏
面に沿って、裏面に設けた凹部まで延在しているから、
凹部に電子部品を組込み、この電子部品の端子を外部リ
ード線もしくはメタライズ層の端部と半田もしくはろう
付けすることで、基板上に特別の実装面積を必要とせず
、電子部品を搭載できる。したがって、高密−度実装上
、大きい効果がある。
さらに４Ｉ！］部に実装する電子部品は、半導体装置に
対して最も短く電気接続がなされるという回路特性上の
利点もある。
対して最も短く電気接続がなされるという回路特性上の
利点もある。
第１図、第２図は本発明の第１実施例。
実施例の断面図である。
３・・・半導体チップ、
７・・・内部リード線。
８・・・外部リード線。
９・・・外部メタライズ層、
ｌＯ・・・チップコンデンサ。
１２・・・＊（凹部）、
１３・・・抵抗器。
第２
Claims (1)
- パッケージ裏面に、電子部品組込み用凹部を設け、パ
ッケージ内に封入した半導体チップの端子と電気接続さ
れ、パッケージ外に引出された一対以上の外部リード線
もしくは外部メタライズ層を、パッケージ裏面に沿って
前記凹部まで延在させ、前記凹部に組込まれる電子部品
と接続可能としたことを特徴とする半導体装置用パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084215A JPH03283649A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084215A JPH03283649A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283649A true JPH03283649A (ja) | 1991-12-13 |
Family
ID=13824257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084215A Pending JPH03283649A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283649A (ja) |
-
1990
- 1990-03-30 JP JP2084215A patent/JPH03283649A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618739A (en) | Plastic chip carrier package | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| JPH01199497A (ja) | 電子部品塔載用基板 | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPH11243175A (ja) | 複合半導体装置 | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH03187253A (ja) | 半導体装置 | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JP2977049B2 (ja) | 面実装用電子機能回路装置 | |
| JPS60171754A (ja) | 回路素子付半導体チツプキヤリア | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH06216492A (ja) | 電子装置 | |
| JPH0458189B2 (ja) | ||
| JPH0142344Y2 (ja) | ||
| KR900000826Y1 (ko) | 반도체 장치의 팩키지 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPH0864761A (ja) | ハイブリッドｉｃおよびその製造方法 | |
| JPS634951B2 (ja) | ||
| JPH0558665B2 (ja) |