JPH0212840A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0212840A
JPH0212840A JP16301388A JP16301388A JPH0212840A JP H0212840 A JPH0212840 A JP H0212840A JP 16301388 A JP16301388 A JP 16301388A JP 16301388 A JP16301388 A JP 16301388A JP H0212840 A JPH0212840 A JP H0212840A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor
semiconductor chip
magnetic
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16301388A
Other languages
English (en)
Inventor
Osamu Hirohashi
広橋 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP16301388A priority Critical patent/JPH0212840A/ja
Publication of JPH0212840A publication Critical patent/JPH0212840A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置、特に半導体集積回路装置の製
造方法に関する。
〔従来の技術〕
第2図は従来の半導体集積回路装置の一工程における状
態を示す斜視図である。半導体ウェハをダイジングして
得られる半導体チップ1はリードフレーム6のダイパッ
ド2の上に接着剤3によって固定される。この固定は、
接着剤3による樹脂接着のほか、半田付けによる半田接
合、金とシリコンの共晶による共晶接合等がある。この
ように半導体チップlがリードフレーム6に固定された
後、ワイヤボンディング装置を使用し、金線等のワイヤ
4によって半導体チップ1とリードフレーム端子5を接
続する。図はこの状態を示す。その後半導体チップ1と
リード、フレーム6とは図示しないモールド樹脂により
モールドされる。
〔発明が解決しようとする課題〕
前記の従来の製造方法は、半導体チップ1とダイパッド
2とをダイボンディングするために(a)樹脂接着、(
b)半田接合、(C)共晶接合等を採用する。(a)は
樹脂の硬化のために150゛〜200℃、(b)は25
0”〜350℃、(c)は320°〜450℃の高温が
半導体チップ1に加わる。そのために半導体チップ1と
ダイパッド2の熱膨張係数の差により、バイメタルと同
じ原理で半導体チップ1にそりと内部応力が生じ、半還
体チップ1にクラックが発生する恐れがあるという問題
がある。
この発明の目的は、グイボンディング工程の熱によるそ
りと内部応力を解消した簡単な工程の半導体装置の製造
方法を提供しようとするものである。
〔課題を解決するための手段〕
この発明は、半導体ウェハの裏面に磁性膜を形成し磁化
してからダイジングにより半導体チップに分割し、この
半導体チップをダイパッドを備えた磁性材よりなるリー
ドフレームに搭載して磁力により固定し、前記半導体チ
ップとリードフレーム端子との間をワイヤボンディング
し、しかる後前記半導体チップと前記リードフレームと
を一体にモールド樹脂でモールドするものである。
〔作用〕
この発明によれば半導体チップは、接着及び加熱等によ
らず、半導体チップNの裏面の磁性膜とダイパッドとの
間で単に磁力により吸着され、固定され、ワイヤボンデ
ィングされ、しかるのちリードフレームと共にモールド
樹脂によりモールドされるので、従来のように接着や加
熱により半導体チップに熱が加わることがなく、それに
よりそりや内部応力により半導体チップにクラックが入
るようなことがない。
〔実施例〕
第1図はこの発明の実施例の工程図であり、(イ)は半
導体チップをグイパッド上に位置決めさせたところ、(
ロ)はワイヤボンディング工程、(ハ)はモールドを完
了した半導体装置を示す。
図面に示す工程に先立ち、公知のウェハプロセスを経過
した半導体ウェハは、その裏面に磁性膜が形成され、磁
化される。この磁性膜は磁性材料をスパッタによって形
成するが、磁性粉末を主成分とする塗料を塗布してもよ
い。その後、半導体ウェハをダイジングしてチップ化す
る。
第1図の工程(イ)に示すように、チップ化した半導体
チップ11はその磁化された裏面の磁性膜12を427
0イ等の磁性材からなる薄板を打ち抜いたリードフレー
ム13のダイパッド14の所定の位置に当接される。こ
うして半導体チップ11をダイパッド14に磁力により
吸着させ固定させる。なお15はグイパッド14と一体
にされたリードフレーム端子である。
(ロ)のワイヤボンディング工程において、ワイヤボン
ディング装置のテーブル16の上で前記グイパッド14
に吸着されている半導体チップ11とリードフレーム端
子15とをキャピラリ17から操り出される金線等のワ
イヤ4で接続する。ワイヤボンディング操作力に対し磁
力による吸着が弱い時には、磁石18で補強する。また
ダイパッド14とテーブル16に孔を設けて真空力で吸
着力を補強してもよい。
(ロ)に示すように、磁力で吸着されたままのワイヤボ
ンディングされたリードフレーム13と半導体チップ1
1は、トランスファモールドマシン等によりリードフレ
ーム端子15を外に出してモールド樹脂19でモールド
される。モールド時の樹脂の流動圧によって半導体チッ
プ11とリードフレーム13との吸着による相対位置が
ずれないようにする必要があるが、これはモールドの一
般的技術により極めて容易に達成される。その時、半導
体チップ11とリードフレーム13とを接続するワイヤ
4の数が多い時にはかなり貢献する。
前記工程の変形を証明する。半導体チップ11の裏面の
磁性膜12を磁化する代りに、リードフレーム13、特
にそのダイパッド14の部分を磁化してもよいし、双方
を磁化してもよい。また磁石18を使用する場合には、
テーブル16に磁化されていないリードフレーム13を
載せ、磁化されていない半導体チップ1−1を位置決め
して置き、磁石18の磁力で両者をはじめて磁化して吸
着し、ただちにワイヤボンディングを行ってもよい。こ
の場合、グイボンディング工程はワイヤボンディング工
程に完全に吸収され、実質上は無に等しい。
〔発明の効果〕
この発明は、半導体ウェハの裏面に磁性膜を形し磁化し
てからダイジングにより半導体チップに分割し、この半
導体チップをダイパッドを備えた磁性材よりなるリード
フレームに搭載して磁力により固定し、前記半導体チッ
プとリードフレーム端子との間をワイヤボンディングし
、しかる後前記半導体チップと前記リードフレームとを
一体にモールド樹脂でモールドするようにしたので、従
来のダイボンディングのような接着剤又は半田の注入と
その加熱という処理がなくなって、工程が節潔かつ短縮
されるという効果がある。また加熱処理がなく磁力によ
る吸着であるから、半導体チップとリードフレームとの
熱膨張係数の差に基く熱によるそりと内部応力が全く発
生せず、クラック等の不良が無くなって品質と歩留りが
向上するという効果がある。
【図面の簡単な説明】
第1図はこの発明の実施例の工程図、第2図は従来の技
術例の斜視図である。 1.11・・・半導体チップ、2,4・・・グイパッド
、3・・・接着剤、6,13・・・リードフレーム、1
2・・・篩 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 1)半導体ウェハの裏面に磁性膜を形成し磁化してから
    ダイジングにより半導体チップに分割し、この半導体チ
    ップをダイパッドを備えた磁性材よりなるリードフレー
    ムに搭載して磁力により固定し、前記半導体チップとリ
    ードフレーム端子との間をワイヤボンディングし、しか
    る後前記半導体チップと前記リードフレームとを一体に
    モールド樹脂でモールドすることを特徴とする半導体装
    置の製造方法。
JP16301388A 1988-06-30 1988-06-30 半導体装置の製造方法 Pending JPH0212840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16301388A JPH0212840A (ja) 1988-06-30 1988-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16301388A JPH0212840A (ja) 1988-06-30 1988-06-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0212840A true JPH0212840A (ja) 1990-01-17

Family

ID=15765539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16301388A Pending JPH0212840A (ja) 1988-06-30 1988-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0212840A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418298A (ja) * 1990-05-02 1992-01-22 Fuji Plant Kogyo Kk 自動車への自動給油・管理方法
KR19990040606A (ko) * 1997-11-19 1999-06-05 윤종용 반도체 칩 패키지
JP2006317321A (ja) * 2005-05-13 2006-11-24 Denso Corp 物理量センサ装置
US10629465B2 (en) 2018-05-28 2020-04-21 Besi Switzerland Ag Method for calibrating a component mounting apparatus
US12167542B2 (en) 2020-11-09 2024-12-10 Tokyo Electron Limited Method for manufacturing substrate with sensor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418298A (ja) * 1990-05-02 1992-01-22 Fuji Plant Kogyo Kk 自動車への自動給油・管理方法
KR19990040606A (ko) * 1997-11-19 1999-06-05 윤종용 반도체 칩 패키지
JP2006317321A (ja) * 2005-05-13 2006-11-24 Denso Corp 物理量センサ装置
US10629465B2 (en) 2018-05-28 2020-04-21 Besi Switzerland Ag Method for calibrating a component mounting apparatus
US12167542B2 (en) 2020-11-09 2024-12-10 Tokyo Electron Limited Method for manufacturing substrate with sensor

Similar Documents

Publication Publication Date Title
US7202107B2 (en) Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JP4595265B2 (ja) 半導体装置の製造方法
JPH1117105A (ja) エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JPH1140738A (ja) 半導体装置
CN115116860A (zh) 芯片封装方法及芯片
JPH0212840A (ja) 半導体装置の製造方法
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
JP3531580B2 (ja) ボンディング方法
JPS59181025A (ja) 半導体装置
US6869832B2 (en) Method for planarizing bumped die
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JP2008545254A (ja) モールド・フラッシュを低減させるための磁気支援製造、及びヒートスラグ・アッセンブリを用いる支援
JPH04299848A (ja) 半導体装置とその製造方法
JPH06314708A (ja) 半導体製造装置及び半導体装置の製造方法
JPH03284857A (ja) 半導体装置の製造方法
JP3012643B1 (ja) 半導体装置の製造方法
JP2000252310A (ja) モールド方法および装置ならびにそれを用いた半導体装置の製造方法
JPH04247640A (ja) 半導体装置の製造方法
JPH04211998A (ja) 半導体装置の製造方法及び半導体装置製造装置
JPH06349870A (ja) 半導体装置及びその製造方法
JP2001176890A (ja) 半導体装置及び半導体装置の製造方法
JPH0669252A (ja) 半導体装置の製造方法
JPH0397253A (ja) 集積回路用リードフレーム