JPH03284894A - 厚膜回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高密度配線の厚膜回路基板に関するものであ
る。

〔従来の技術〕

一般に、厚膜回路基板は、セラミック基板上に導体ペー
ストを印刷、乾燥、焼成して導体パターンを形成してい
た。さらに、導体パターン上に、絶縁体ペーストや抵抗
ペーストを印刷、乾燥、焼成して、所望回路を形成する
ための絶縁層や所望回路を構成する抵抗体が形成されて
いた。このような厚膜回路基板は、電子機器などの特に
信頼性が要求される部分に搭載されて使用されてきた。

近時、厚膜回路基板は、電子機器の小型、軽量化のため
、−層の高密度の配線パターンが必要とされてきた。現
在の技術では、厚膜印刷手法によれば、線幅、線間とも
に１００μｍ前後であり、はぼ限界に近い頌域にまで到
達している。

しかも、上述の厚膜回路基板は、基板上に一層の回路パ
ターンを形成するのではなく、より実装密度を向上させ
るために、厚膜配線パターン上の一部に絶縁体ペースト
を塗布し、該絶縁体層上にさらに第２層目の回路パター
ンを形成する。また導電性ペーストで形成した厚膜配線
パターン上の一部に抵抗ペーストの塗布により形成した
抵抗体を配置したりする。

〔発明が解決しようとする課題〕

上述の厚膜手法によって配線パターンを形成すると、厚
膜導体ペーストの粘性流動により、繊細なパターンを形
成したとしても、印刷後のペーストの流動、印刷時のカ
スレなどが発生してしまい、これ以上繊細なパターンの
厚膜配線基板を形成する・ことが困難であった。また、
印刷後の焼成時において、搬送・焼成する焼成炉内での
ゴミの付着により、パターン間の短絡や断線なとを惹起
してしまうこともある。

さらには、−層の厚膜配線だけでなく、その配線パター
ン上に絶縁体層、抵抗体膜を厚膜手法により形成するが
、例えば、抵抗体膜を配線パターン上に形成することに
より、配線パターンのエッチ部分で抵抗体膜の断線が生
じることもあり、−定形状の抵抗体膜を印刷することが
困難であった。

本発明は、上述の問題点に鑑みて案出したものであり、
その目的は高実装密度の配線パターンが可能な厚膜回路
基板及びその製造方法を提供することにある。

〔目的を達成するための具体的手段〕

上述の問題点を解決するために行った本発明の具体的な
手段は、条溝に導電材料を充填した厚膜配線を有するセ
ラミック基板上に、絶縁体又は抵抗ペーストから成る厚
膜印刷パターンを形成したことを特徴とする厚膜回路基
板である。

また、セラミック基板に条溝を形成する工程と、前記条
溝に導電材料を充填する工程と、前記条溝以外の導電材
料を研磨除去する工程と、条溝の厚膜配線上に、絶縁体
又は抵抗ペーストから成る厚膜印刷パターンを形成する
工程とを備えたことを特徴とする厚膜回路基板の製造方
法である。

〔作用〕

上述の手段により、セラミック基板内に所望配線パター
ンと同一の溝を形成し、この溝に導電性ペーストを充填
することにより所望回路配線を形成している。即ち、回
路配線は基板に形成する溝の幅に規定され、従来の厚膜
導体ペーストを印刷するよりも、高密度な配線が可能と
なる。

また、基本的には、上述の回路配線が基板と同一平面と
なるため、この回路配線上に絶縁体層や抵抗体膜の形成
にあたり、導体膜厚段差に起因する段切れなどの印刷形
状の不安定さがなく、確実な被着・接合及び抵抗体膜等
の印刷形状の安定化が可能となる。

〔実施例〕

以下、本発明の厚膜回路基板を図面に基づいて詳説する
。

第１図は、本発明の厚膜回路基板の平面図である。

、本発明の厚膜回路基板１０は、セラミック基板ｌと厚
膜配線２とで構成されている。

セラミック基板ｌの表面には、所望回路パターンと対応
する条溝３が形成されている。そして該条溝３の凹部に
は、銅などの導体材料４が充填されており、所望回路の
厚膜配線２が形成されている。

さらこの条溝３の導体材料４上に絶縁体層５や、抵抗体
膜６が形成されている。尚、絶縁体層５上には、上述の
厚膜配線２や抵抗体膜６、その他の電子部品７などと接
続する第２の厚膜配線８か形成されている。

上述の構成において、所望厚膜配線２か条溝３に規制さ
れて形成されるため、ペーストが条溝３に流れ込む状態
となり、ペーストだれによる隣接パターンとの短絡は一
切なく、またペーストにじみが皆無となる。

また、上述の条溝３は、線幅を３０〜７０μｍ、線間も
３０〜７０μｍ程度にまで設定できるため、厚膜配線２
のパターンを実質的に線幅・線間３０〜７０μｍに設定
できることになる。

従来のように、セラミック基板１上に単にスクリーン印
刷していた厚膜配線に比べ、回路の実装配線密度を２倍
以上に大幅に向上させることができる。

また、厚膜配線２０表面が、実質的にセラミック基板の
表面と同一高さとなるため、この厚膜配線２上に所定ペ
ーストによる厚膜印刷が容易・確実となる。例えば、厚
膜配線２の一部をパッドとして、その間に抵抗ペースト
による抵抗体膜６を形成する場合、厚膜配線２の一部の
パッドが基板ｌと同一の平面上に位置するため、パッド
と抵抗体膜６との交差部分で発生する段切れが一切なく
、確実に接続が達成される。

次に、本発明の厚膜回路基板の製造方法を第２図（ａ）
〜（ｅ）を用いて説明する。尚、各断面図は第１図のＡ
−Ａ線断面に相当する。

第２図（ａ）はセラミック基板ｌに条溝３を形成する工
程である。

セラミック基板１は、９１０℃前後で焼成可能な低温焼
成用の基板であり、例えば、ＣａＯ（２５モル％）、Ｂ
２０．（８モル％）、５ｉ０２（５６モル％）から成る
ガラス質成分（４５重量％）とアルミナ（５５重量％）
と有機バインダーから成る材料であり、ドクターブレー
ド法によりセラミックグリーンシートに形成する。

その後、所望回路パターンに対応するＳＵＳの基板（図
示せず）上に放電加工などで凹凸を施した金型２０など
を使用して、セラミックグリーンシート上の表面に回路
パターンに対応し、線幅３０〜７５μｍ１線間３０〜７
０μｍの条溝３を形成する。

第２図（ｂ）は、前記条溝２に導電材料４を充填する工
程である。

このようなセラミックグリーンシートは、脱バインダー
後、所定温度、例えば９１０°Ｃで焼成され、セラミッ
ク基板１が作製される。

厚膜配線２は、例えば銅ペースト（デュポン社＃９１５
３）が使用され、基板１の条溝３を含む基板ｌの全面又
は一部を塗布又はスクリーン印刷する。これにより、銅
ペーストが条溝３に充填される。尚、条溝３以外部分に
も銅ペーストが被着される。

次に、銅ペーストを約９００℃で焼成することにより、
銅の厚膜導体を形成する。この状態では、条溝３および
基板ｌ上の回路配線とは不要な部分にも厚膜導体が被着
されていることになる。

第２図（Ｃ）は、前記条溝３以外の導電材料４を研磨す
る工程である。

基板１の表面を研磨加工することにより、条溝３以外の
不要な導体膜を除去して所定の厚膜配線２を完成する。

研磨方法としては、例えば、砥粒が分散された研磨基板
２１を用意し、この研磨基板２１で、セラミック基板ｌ
の回路形成面を接触させ、所定応力を印加して、所定時
間だけ、平面的に研磨加工し、不要な導体膜を除去する
。

尚、不要な導体膜はせいぜい数百μｍ程度であるから、
若干な応力で、約ｌθ秒程度の研磨加工で不要な導体膜
を除去できる。そして、セラミック基板１をフレオンや
水で洗浄し、不要な導体膜の剥離物を完全に処理する。

この状態が第２図（ｄ）に示す。

第２図（ｅ）は条溝３に形成された厚膜配線２上に、絶
縁体又は抵抗ペーストから成る厚膜印刷パターンを形成
する工程である。

最後に、必要に応じて、２層目の回路パターンを形成す
るために、絶縁体層５を形成したり、また抵抗体膜６を
形成し、更に他の電子部品７を搭載する。

上述の工程において、焼成工程は量産性の向上のため、
焼成炉を使用してインライン処理される。

この焼成炉を通過する時に、セラミック基板ｌ上にゴミ
などが付着することがあるが、焼成工程後に、不要な導
体膜の除去工程があるため、不要な導体膜とともに、基
板上に付着したゴミが研磨される。このため、従来のよ
うにこのゴミが配線パターンに存在し、導体配線間のシ
ョートの原因を排除して、安定した回路が達成できるこ
とになる。

本発明者らが、線幅、線間ともに５０μｍ、導電材料と
して銅（デュポン社＃９１５３）の導体ペーストを使用
して、厚膜回路基板１０を形成し、この厚膜回路基板Ｉ
Ｏを一５５〜１２５６Ｃまでの熱サイクル試験が、厚膜
配線２のオープン−ショートの試験を行ったが、全く支
障はなかったことを確認した。

このような厚膜回路基板１０に形成された厚膜配線２は
基板表面に対して一次的な回路である。

そこで、さらに回路の高実装をおこなうために、デュポ
ン社＃４４７５や旭硝子社＃５８１５などのクロスガラ
スの絶縁性ペーストを塗布又は印刷し、焼成して、厚膜
回路基板１０の所定箇所番こ絶縁体層５を形成する。尚
、絶縁性ペーストの焼成温度は９００℃未満である。

また、上述の厚膜回路基板１０の所望厚膜配線２に抵抗
体膜６として、酸化ルテニウム、珪化物系などからなる
抵抗体ペーストを塗布又は印刷し焼成する。

以上のように、本発明よれば、厚膜配線２を基板１の凹
部の条溝３に形成し、その表面高さを基板１と実質的に
同一に構成したため、隣接する配線とのマイグレーショ
ンやパターンだれ、にじみによる短絡が完全になく、ま
た、厚膜配線上に形成する絶縁体又は抵抗体膜の表面も
段差のない面となるため、さらに絶縁体又は抵抗体膜上
に形成する別の導体の印刷が容易に達成でき、信頼性の
高い多層厚膜配線が可能となる。

さらに、厚膜配線の線幅、線間が、条溝の溝幅、溝間に
よって決定され、従来の厚膜印刷配線に比較して、高密
度に設定することができる。

また、線幅が大変に狭くとも、条溝の溝深さを所定以上
に設定すれば、厚膜配線の断面積が従来よりも大きくな
り、電気伝導率を向上させることができ、隣接する条溝
どうしを極限的に近接化し、より高実装の厚膜配線を可
能にする。

たとえば、従来の厚膜配線では、線幅、線間が１００〜
２００μｍである場合、焼成時などの製造過程で発生す
る異物（ゴミなど）の基板付着による歩留低下は５〜１
０％であったのに対して、本発明品では、線幅、線間が
３０〜７０μｍに設定しても、異物（ゴミなど）の基板
付着による歩留低下は０〜１％であった。また、本発明
品では同一回路を基板に形成しても、従来の基板面積の
１／９以下で形成できる。

上述に示した条溝の製造方法では、溝深さを５０〜２０
０μｍ程度にすることができる。また、従来のの通常の
厚膜印刷方法では、膜厚は５〜２０μｍである。即ち、
線幅を１００μｍに設定したとには、導体の断面積を本
発明品では５０００〜２００００μｍ２であり、従来品
では５０〜２０００μｍ２であり、本発明品の断面積を
一桁も太きくすることができる。

尚、上述の実施例によれば、条溝に充填する導体材料を
銅として説明した。これは、電気伝導率が高く、マイグ
レーションを起こしにくいからであり、焼成温度や焼成
雰囲気、その他の材料、例えば抵抗体材料との組合せか
ら、銀や銀−パラジウムを用いても構わない。

〔効果〕

以上のように、本発明によれば、セラミック基板に形成
した条溝に導電性ペーストを充填し、基板と路間−面に
加工した厚膜配線上に、絶縁又は抵抗ペーストから成る
配線パターンを形成した厚膜回路基板であるため、高実
装密度の配線パターンの厚膜配線が可能であり、さらに
他の厚膜印刷膜体との接続を安定・確実にすることがで
きる。

また、条溝に導電性ペーストを充填し、焼成後に不要な
導体膜の除去工程があるため、不要な導体膜とともに、
基板上に付着したゴミが研磨されるため、配線パターン
間のショートの原因を排除して、安定した回路が製造で
きる。

【図面の簡単な説明】

第１図は本発明の厚膜回路基板の平面図であり、第２図
（ａ）〜（ｅ）は、本発明の厚膜回路基板の製造方法で
主要工程における断面図である。 厚膜回路基板 セラミック基板 厚膜配線 条溝 導体材料 絶縁体層 抵抗体膜 １０　・　・ ｌ　・　・　・ ２　・　・　・ ３　・　・　・ ４　・　・　・ ５　・　・　・ ６　・　・　・

Claims (2)

【特許請求の範囲】
1. （１）条溝に導電材料を充填した厚膜配線を有するセラ
   ミック基板上に、絶縁体又は抵抗ペーストから成る厚膜
   印刷パターンを形成したことを特徴とする厚膜回路基板
   。
2. （２）セラミック基板に条溝を形成する工程と、前記条
   溝に導電材料を充填する工程と、 前記条溝以外の導電材料を研磨する工程と、条溝の厚膜
   配線上に、絶縁体又は抵抗ペーストから成る厚膜印刷パ
   ターンを形成する工程とを備えたことを特徴とする厚膜
   回路基板の製造方法。