JPH03285331A - 薄膜形成方法及び半導体装置の製造方法 - Google Patents
薄膜形成方法及び半導体装置の製造方法Info
- Publication number
- JPH03285331A JPH03285331A JP8489590A JP8489590A JPH03285331A JP H03285331 A JPH03285331 A JP H03285331A JP 8489590 A JP8489590 A JP 8489590A JP 8489590 A JP8489590 A JP 8489590A JP H03285331 A JPH03285331 A JP H03285331A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- thin film
- forming
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は化学気層成長（以下、ＣＶＤと略す）法により
薄膜を形成する方法、及び半導体装置を製造する方法に
関する。
薄膜を形成する方法、及び半導体装置を製造する方法に
関する。
従来、半導体装置の製造等に際し、ＣＶＤ法により絶縁
膜のホールにタングステン（Ｗ）等の金属を埋め込んで
配線金属膜を形成することが行なわれていた。この場合
、絶縁膜の表面状態、及びホール底面の材質によって金
属の埋め込み状態に有意差があった。このような下地材
質による依存性を無くすために、例えば、特開昭６２−
２０６８５３ 。 特開昭６２−２４３３２６に記載の方法が行なわれてい
た。 この方法は、試料の＃４Ａ縁膜にホールを形成した後に
シリコン膜を形成し、試料表面をシリコン膜にした状態
でＣＶＤ法による金属膜を形成するものである。 また、特開昭６３−８８８４５に記載のように、アルミ
ニウム（Ａ［）配線上にシリコン薄膜を形成する方法が
ある。この方法は、熱処理によるＡＱのヒロック発生を
防ぐ為のものであり、熱処理中にＡＱ上のシリコンはｌ
内に拡散していき、熱処理を終えたときにはＡＱ配線が
Ａ Ｑ−Ｓｉ合金配線となり、ＡＱ上のシリコン薄膜は
無くなってしまう。
膜のホールにタングステン（Ｗ）等の金属を埋め込んで
配線金属膜を形成することが行なわれていた。この場合
、絶縁膜の表面状態、及びホール底面の材質によって金
属の埋め込み状態に有意差があった。このような下地材
質による依存性を無くすために、例えば、特開昭６２−
２０６８５３ 。 特開昭６２−２４３３２６に記載の方法が行なわれてい
た。 この方法は、試料の＃４Ａ縁膜にホールを形成した後に
シリコン膜を形成し、試料表面をシリコン膜にした状態
でＣＶＤ法による金属膜を形成するものである。 また、特開昭６３−８８８４５に記載のように、アルミ
ニウム（Ａ［）配線上にシリコン薄膜を形成する方法が
ある。この方法は、熱処理によるＡＱのヒロック発生を
防ぐ為のものであり、熱処理中にＡＱ上のシリコンはｌ
内に拡散していき、熱処理を終えたときにはＡＱ配線が
Ａ Ｑ−Ｓｉ合金配線となり、ＡＱ上のシリコン薄膜は
無くなってしまう。
従来の試料の絶縁膜にホールを形成した後にシリコン膜
を形成し、試料表面をシリコン膜にした状態でＣＶＤ法
による金属膜を形成する方法は、ホールの径が微小にな
ると、形成したシリコン膜の段差部における被覆形状の
悪化から、その後ＣＶＤ法で金属膜を形成してもホール
を完全に埋め込むことができず、コンタクト抵抗の増加
は必然的である６また、下地基板とシリコン膜の間で、
あるいはシリコン膜とＣＶＤ法による金ＫＥ ＩＩ’；
ｊの間でストレスによる剥離発生の可能性が高いという
問題がある。 また、ＡＱ配線上にシリコン薄膜を形成し、熱処理によ
るＡＱのヒロック発生を防ぐ方法があるが、熱処理中に
シリコンがＡＱ中に拡散してその表面状態が著しく悪化
する可能性が高いという問題がある。 本発明の目的は、試料の下地材質あるいはその表面状態
に依存することなく、ホールを金属膜で完全に埋め込み
、且つ、ストレスによる剥離のない密着性に優れた薄膜
形成方法、及び半導体装置の製造方法を提供することに
ある。 ［課題を解決するための手段１ 上記目的は、多層配線構造の半導体装置において、配線
金属膜上へＣＶＤ法による金属に置換される薄膜を形成
することにより達成される。
を形成し、試料表面をシリコン膜にした状態でＣＶＤ法
による金属膜を形成する方法は、ホールの径が微小にな
ると、形成したシリコン膜の段差部における被覆形状の
悪化から、その後ＣＶＤ法で金属膜を形成してもホール
を完全に埋め込むことができず、コンタクト抵抗の増加
は必然的である６また、下地基板とシリコン膜の間で、
あるいはシリコン膜とＣＶＤ法による金ＫＥ ＩＩ’；
ｊの間でストレスによる剥離発生の可能性が高いという
問題がある。 また、ＡＱ配線上にシリコン薄膜を形成し、熱処理によ
るＡＱのヒロック発生を防ぐ方法があるが、熱処理中に
シリコンがＡＱ中に拡散してその表面状態が著しく悪化
する可能性が高いという問題がある。 本発明の目的は、試料の下地材質あるいはその表面状態
に依存することなく、ホールを金属膜で完全に埋め込み
、且つ、ストレスによる剥離のない密着性に優れた薄膜
形成方法、及び半導体装置の製造方法を提供することに
ある。 ［課題を解決するための手段１ 上記目的は、多層配線構造の半導体装置において、配線
金属膜上へＣＶＤ法による金属に置換される薄膜を形成
することにより達成される。
【作用］
試料の下地材質あるいはその表面状態は、ＣＶＤ法を用
いて金属膜を形成する場合、段差部における金属膜の被
覆形状に大きく影響を及ぼす。特に選択ＣＶＤ法におけ
る金属膜の形成に関しては、下地材質及び表面状態に強
く依存する。また、下地材質の違いによって、選択 Ｃ
ＶＤ法による金属膜の形成条件は大きく変わる。 本発明は、第１図に示すように、Ｓｉ基板１に形成した
配線金属膜２（第１図ａ）上に置換用薄膜３を堆積させ
る（第１１ｉｂ）、さらに、ホトレジストをマスクとし
て上記置換用薄膜３と配線金属膜２を同時にエツチング
する（第１図Ｃ）。ついで絶縁膜５を形成し、ホトレジ
ストをマスクどして絶縁膜をエツチングし、ビアホール
６を形成する（第１図ｄ）、つぎに、選択ＣＶ Ｄ法に
よりＷ膜７を形成する（第１図ｅ）。 これにより、配線金属膜２上に形成した置換用薄膜３は
Ｗ膜に置換され、Ｗ膜７はエンクローチメントの作用に
よって逆Ｔの字となり、ストレスによるＭＭ薄膜からの
剥離は解消できる。また、選択ＣＶＤ法にとって最も影
響を及ぼす下地材質は常に置換用薄膜３であるため、下
地の配線金属膜２が如何なる配線材料であろうとも、常
に同じ条件で薄膜を形成することができる。 尚、置換用薄膜３は、例えば多結晶Ｓｉ膜、非品質Ｓｉ
膜等のＣＶＤ法による金属に置換される薄膜であり、Ｗ
膜７は反応性ガスとしてＷＦ。 等を用いる。 さらにＷ膜７はＭｏ、Ｔｉ等の他の高融点金属、あるい
はＡＱ等の低抵抗金属に置き換えることができる。この
場合各々Ｍ ＯＦ Ｂ ｒ Ｔ ｘ Ｃｌ ４ ！ Ａ
Ｑ（ＣＨｌ）、等の反応性ガスを用いる。また、反応温
度は反応性ガスとキャリヤーガスとの組み合わせによっ
て異なり、例えば、ＷＦ、・ＳｉＨ４では２５０−６５
０℃程度、Ｍ ｏ Ｆ、 ・Ｈ，では２００〜５００℃
程度である。堆積圧力は、０．１〜ｌ ００Ｐａ程度で
行なうことができる。好ましい堆積圧力は、反応性ガス
とキャリヤーガスの組み合わせや反応温度によって異な
り１例えば１ＭｏＦ、・Ｈ２では３０Ｐａ以下である。 上記の反応性ガス、反応温度、堆積圧力等は従来のＣＶ
Ｄ法による反応性ガス、反応温度、堆積圧力等の値をそ
のまま本発明においても用いればよい。 【実施例】 以下１本発明の詳細な説明する。 〈実施例１〉 第２図は、本発明の選択ＣＶＤ法による膜堆積過程を示
す模式図である。 第２図（ａ）に示すように、Ｓｉ基板１上に配線金属膜
２と置換用薄膜３の積層膜を所望のパターンに形成し、
その上に絶縁膜５を堆積させて所望のパターンにエツチ
ングし、ビアホール６を形成した試料を用いる。 つぎに、本発明による選択ＣＶＤ法でＷ膜７を形成する
。Ｗ膜７の堆積初期過程は第２図（ｂ）に示すように、
Ｗ膜７が置換用薄膜３へわずかに食い込み始めてくる。 しかも、Ｗ膜７のエンクローチメントによる横方向への
食い込みも発生してくる。さらにＷ膜７の形成を続ける
と、第２図（ｃ）に示すように、Ｗ膜７の置換用薄膜３
への食い込みが成長し、−エンクローチメントによる横
方向への伸びも大きくなる。またさらにＷ膜７の形成を
続けると、第２図（ｄ）に示すように、置換用薄膜３は
完全にＷ膜７に置き換わり、Ｗ膜７は逆Ｔの字型となり
、ストレスによる剥離を解消することができる。また、
Ｗ膜７と配線金属膜２との密着性が良好であるため、コ
ンタクト抵抗を低減することができる。 尚、Ｗ膜７の形成条件は１反応性ガスにＷＦいキャリヤ
ーガスにＳｉＨ４を用い、その時の堆積圧力は２０Ｐａ
、反応温度は３００℃とした。 従来は、第４図に示すように、配線金属膜２上にＷ膜４
を形成して所望のパターンにエツチングした後、＃ｆＡ
縁膜５を形成してビアホール６を開孔し、この試料を用
いてＣＶＤ法によりＷ膜７を形成する。この方法を用い
ると、配線金属膜２の材質に依存することなくＣＶＤ法
によるＷ膜７を形成することができる。しかし、Ｗ膜４
は酸化され易いため、ＣＶＤ法でＷ膜７に形成する際の
前処理が困難である。さらに、配線金属膜２とＷ膜７と
の間に材質の異なる配線金属の界面が複数存在するため
、界面からの剥離、及び界面での抵抗増大が懸念される
。 〈実施例２〉 第３図は１本発明の全面ＣＶＤ法による膜堆積過程を示
す模式図である。 第３図（ａ）に示すように、Ｓｉ基板１上に配線金属膜
２と置換用＠膜３の積層膜を所望のパターンに形成し、
その上に絶縁膜５を堆積させて所望のパターンにエツチ
ングし、ビアホール６を形成した試料を用いる。 つぎに、本発明による全面ＣＶＤ法でｗＨｇ７を形成す
る。ＷＨ々７の堆積初期過程は第；３図（ｂ）に示すよ
うに、Ｗ膜７は試料全面に形成されると同時に置換用薄
ｌ漠３へもわずかに食い込み始めてくる。しかも、ｗｌ
漠７のエンクローチメントによる横方向への食い込みも
発生してくる。さらにＷ膜７の形成を続けると、第３図
（ｃ）に示すように、Ｗｌ模７の置換用薄膜；３への食
い込みが成長し、エンクローチメントによる横方向への
伸びも犬きくなる。またさらにＷＩＧ臂７の形成を続け
ると、第７３図（ｄ）に示すように、置換用簿膜３は完
全にＷ膜７に置き換わる。 Ｗ膜７をビアホール６の半径のよりも厚い膜にすること
により、ビアホール６は完全にＷ膜７で埋め込まれ、試
料表面を平坦化することができる。 さらに、Ｗ膜７は絶縁膜５の下にもぐり込む型となり、
ストレスによる剥離を解消することができる。また、Ｗ
膜７と配線金属膜２との密着性が良好であるため、コン
タクト抵抗を低減することができる。 〈実施例３〉 つぎに本発明により、半導体装置を製造した実施例を示
す、第５図は、その製造工程を示す素子断面図である。 Ｎ’Ｓｉ基板１０１表面を酸化してＳｉ０．層１０２を
形成し、このＳｉＯ□層１０２をホトレジストのマスク
を用いてエツチングして所望のパターンとし、このパタ
ーンをマスクに不純物ドーピング、不純物拡散を行ない
Ｐウェル層 １０３を形成する（第５図ａ）。 Ｓｉ０２層１０２を削除し、安定化のため基板表面に表
面酸化膜１０４を形成し、ついでＳｉ、Ｎ、膜１０５を
形成後、ホトレジストパターン１０６によりエツチング
を行ない、所望のパターンとし、さらにこの上にホトレ
ジスト１０６′パターンを形成する（第５図ｂ）。 これらのパターンをマスクとして不純物ドーピングによ
り２層１０７を形成し、ホトレジストパターン１０６，
１０６’ を除去後、フィールド酸化を行ない、Ｓｉ、
Ｎ、膜１０５を除去し、ゲート酸化を行なう（第５図Ｃ
）。 厚さ０．３μｍの多結晶Ｓｉ膜１０８を形成し、ホトレ
ジストのマスクを用いて所望のパターンにエツチングす
る（第５図ｄ）。 つぎに、Ｉｆ！縁膜１１０を形成し、ホトレジストのマ
スクにより所望のパターンとし、この絶縁膜１１０や多
結晶Ｓｉ膜１０８等をマスクに不純物ドーピングと拡散
を行ない Ｐ＋層１０９を形成する（第５図ｅ）。 上記絶縁膜１１０を除き、上記と同様の方法でＰ＋層１
０９を覆うように絶縁膜１１１を形成し、Ｎ＋層１１２
を形成する（第５図ｆ）。 絶縁膜１１１を除き、全面にリンガラス（ＰＳＧ）の第
１層間絶縁膜１１３を厚さ約０．６μｍに形成し、所望
の位置にビアホールを形成する（第５図ｇ）。 なお、ここ迄の工程は従来の方法と同様である。 ついで１層目配線のＷ膜１１４をスパッタ法とＣＶＤ法
を用いて約０．５μｍ形成し、その上に多結晶Ｓｉ膜１
１５を約５０ｎｍ形成する（第５図ｈ）。 つぎにホトレジストをマスクとして、上記Ｗ膜１１４と
多結晶５ｉ１１１１５を同時に所望のパターンにエツチ
ングする。ついで第２層間絶縁膜１１６を厚さ０．６μ
ｍ形成し、ホトレジストをマスクとして上記第２層間絶
縁膜１１６をエツチングし、ビアホール１１７を形成す
る（第５図ｉ）。 つぎに本発明による選択ＣＶＤ法を用い、ビアホール１
１７にＷ膜１１８を形成する。なお、この時ビアホール
１１７底部の多結晶Ｓｉ膜１１５はＷ膜１１８に置換さ
れ、Ｗ膜１１８と１層目配線のＷ膜１１４とは直接接合
できる。また、多結晶Ｓｉ膜１１５がＷ膜１１８に置換
される際、エンクローチメントによるＷ膜１１８の横方
向への伸びが発生し、第２層間絶縁膜１１６の下にわず
かにもぐり込む形状となり、１層目配線のＷ膜１１４と
の密着性が強化できる。ついで２層目配線の＾ｆｌ＠１
１９を５００ｎｍ形成し、さらにその上に多結晶Ｓｉ膜
１２０を約５０ｎｍ形成し、ホトレジストをマスクとし
てＡ Ｑ ［１１９と多結晶５１ｗＡｌ２Ｏを同時に所
望のパターンにエツチングする。（第５図ｊ）。 さらに第３Ｍ間維Ｊ＃膜１２１を厚さ約０．９μｍ形成
した後、ホトレジストをマスクとして所望のパターンに
エツチングし、上記本発明による選択ＣＶＤ法を用いて
、」二記の方法と同様にＷ膜＋２２を形成する。ついで
３層目配線のＡＱ１１！１ｌｉ１２３を厚さ０．９μｍ
形成し、ホトレジストをマスクにして所望のパターンに
エツチングする（第５図ｋ）。
いて金属膜を形成する場合、段差部における金属膜の被
覆形状に大きく影響を及ぼす。特に選択ＣＶＤ法におけ
る金属膜の形成に関しては、下地材質及び表面状態に強
く依存する。また、下地材質の違いによって、選択 Ｃ
ＶＤ法による金属膜の形成条件は大きく変わる。 本発明は、第１図に示すように、Ｓｉ基板１に形成した
配線金属膜２（第１図ａ）上に置換用薄膜３を堆積させ
る（第１１ｉｂ）、さらに、ホトレジストをマスクとし
て上記置換用薄膜３と配線金属膜２を同時にエツチング
する（第１図Ｃ）。ついで絶縁膜５を形成し、ホトレジ
ストをマスクどして絶縁膜をエツチングし、ビアホール
６を形成する（第１図ｄ）、つぎに、選択ＣＶ Ｄ法に
よりＷ膜７を形成する（第１図ｅ）。 これにより、配線金属膜２上に形成した置換用薄膜３は
Ｗ膜に置換され、Ｗ膜７はエンクローチメントの作用に
よって逆Ｔの字となり、ストレスによるＭＭ薄膜からの
剥離は解消できる。また、選択ＣＶＤ法にとって最も影
響を及ぼす下地材質は常に置換用薄膜３であるため、下
地の配線金属膜２が如何なる配線材料であろうとも、常
に同じ条件で薄膜を形成することができる。 尚、置換用薄膜３は、例えば多結晶Ｓｉ膜、非品質Ｓｉ
膜等のＣＶＤ法による金属に置換される薄膜であり、Ｗ
膜７は反応性ガスとしてＷＦ。 等を用いる。 さらにＷ膜７はＭｏ、Ｔｉ等の他の高融点金属、あるい
はＡＱ等の低抵抗金属に置き換えることができる。この
場合各々Ｍ ＯＦ Ｂ ｒ Ｔ ｘ Ｃｌ ４ ！ Ａ
Ｑ（ＣＨｌ）、等の反応性ガスを用いる。また、反応温
度は反応性ガスとキャリヤーガスとの組み合わせによっ
て異なり、例えば、ＷＦ、・ＳｉＨ４では２５０−６５
０℃程度、Ｍ ｏ Ｆ、 ・Ｈ，では２００〜５００℃
程度である。堆積圧力は、０．１〜ｌ ００Ｐａ程度で
行なうことができる。好ましい堆積圧力は、反応性ガス
とキャリヤーガスの組み合わせや反応温度によって異な
り１例えば１ＭｏＦ、・Ｈ２では３０Ｐａ以下である。 上記の反応性ガス、反応温度、堆積圧力等は従来のＣＶ
Ｄ法による反応性ガス、反応温度、堆積圧力等の値をそ
のまま本発明においても用いればよい。 【実施例】 以下１本発明の詳細な説明する。 〈実施例１〉 第２図は、本発明の選択ＣＶＤ法による膜堆積過程を示
す模式図である。 第２図（ａ）に示すように、Ｓｉ基板１上に配線金属膜
２と置換用薄膜３の積層膜を所望のパターンに形成し、
その上に絶縁膜５を堆積させて所望のパターンにエツチ
ングし、ビアホール６を形成した試料を用いる。 つぎに、本発明による選択ＣＶＤ法でＷ膜７を形成する
。Ｗ膜７の堆積初期過程は第２図（ｂ）に示すように、
Ｗ膜７が置換用薄膜３へわずかに食い込み始めてくる。 しかも、Ｗ膜７のエンクローチメントによる横方向への
食い込みも発生してくる。さらにＷ膜７の形成を続ける
と、第２図（ｃ）に示すように、Ｗ膜７の置換用薄膜３
への食い込みが成長し、−エンクローチメントによる横
方向への伸びも大きくなる。またさらにＷ膜７の形成を
続けると、第２図（ｄ）に示すように、置換用薄膜３は
完全にＷ膜７に置き換わり、Ｗ膜７は逆Ｔの字型となり
、ストレスによる剥離を解消することができる。また、
Ｗ膜７と配線金属膜２との密着性が良好であるため、コ
ンタクト抵抗を低減することができる。 尚、Ｗ膜７の形成条件は１反応性ガスにＷＦいキャリヤ
ーガスにＳｉＨ４を用い、その時の堆積圧力は２０Ｐａ
、反応温度は３００℃とした。 従来は、第４図に示すように、配線金属膜２上にＷ膜４
を形成して所望のパターンにエツチングした後、＃ｆＡ
縁膜５を形成してビアホール６を開孔し、この試料を用
いてＣＶＤ法によりＷ膜７を形成する。この方法を用い
ると、配線金属膜２の材質に依存することなくＣＶＤ法
によるＷ膜７を形成することができる。しかし、Ｗ膜４
は酸化され易いため、ＣＶＤ法でＷ膜７に形成する際の
前処理が困難である。さらに、配線金属膜２とＷ膜７と
の間に材質の異なる配線金属の界面が複数存在するため
、界面からの剥離、及び界面での抵抗増大が懸念される
。 〈実施例２〉 第３図は１本発明の全面ＣＶＤ法による膜堆積過程を示
す模式図である。 第３図（ａ）に示すように、Ｓｉ基板１上に配線金属膜
２と置換用＠膜３の積層膜を所望のパターンに形成し、
その上に絶縁膜５を堆積させて所望のパターンにエツチ
ングし、ビアホール６を形成した試料を用いる。 つぎに、本発明による全面ＣＶＤ法でｗＨｇ７を形成す
る。ＷＨ々７の堆積初期過程は第；３図（ｂ）に示すよ
うに、Ｗ膜７は試料全面に形成されると同時に置換用薄
ｌ漠３へもわずかに食い込み始めてくる。しかも、ｗｌ
漠７のエンクローチメントによる横方向への食い込みも
発生してくる。さらにＷ膜７の形成を続けると、第３図
（ｃ）に示すように、Ｗｌ模７の置換用薄膜；３への食
い込みが成長し、エンクローチメントによる横方向への
伸びも犬きくなる。またさらにＷＩＧ臂７の形成を続け
ると、第７３図（ｄ）に示すように、置換用簿膜３は完
全にＷ膜７に置き換わる。 Ｗ膜７をビアホール６の半径のよりも厚い膜にすること
により、ビアホール６は完全にＷ膜７で埋め込まれ、試
料表面を平坦化することができる。 さらに、Ｗ膜７は絶縁膜５の下にもぐり込む型となり、
ストレスによる剥離を解消することができる。また、Ｗ
膜７と配線金属膜２との密着性が良好であるため、コン
タクト抵抗を低減することができる。 〈実施例３〉 つぎに本発明により、半導体装置を製造した実施例を示
す、第５図は、その製造工程を示す素子断面図である。 Ｎ’Ｓｉ基板１０１表面を酸化してＳｉ０．層１０２を
形成し、このＳｉＯ□層１０２をホトレジストのマスク
を用いてエツチングして所望のパターンとし、このパタ
ーンをマスクに不純物ドーピング、不純物拡散を行ない
Ｐウェル層 １０３を形成する（第５図ａ）。 Ｓｉ０２層１０２を削除し、安定化のため基板表面に表
面酸化膜１０４を形成し、ついでＳｉ、Ｎ、膜１０５を
形成後、ホトレジストパターン１０６によりエツチング
を行ない、所望のパターンとし、さらにこの上にホトレ
ジスト１０６′パターンを形成する（第５図ｂ）。 これらのパターンをマスクとして不純物ドーピングによ
り２層１０７を形成し、ホトレジストパターン１０６，
１０６’ を除去後、フィールド酸化を行ない、Ｓｉ、
Ｎ、膜１０５を除去し、ゲート酸化を行なう（第５図Ｃ
）。 厚さ０．３μｍの多結晶Ｓｉ膜１０８を形成し、ホトレ
ジストのマスクを用いて所望のパターンにエツチングす
る（第５図ｄ）。 つぎに、Ｉｆ！縁膜１１０を形成し、ホトレジストのマ
スクにより所望のパターンとし、この絶縁膜１１０や多
結晶Ｓｉ膜１０８等をマスクに不純物ドーピングと拡散
を行ない Ｐ＋層１０９を形成する（第５図ｅ）。 上記絶縁膜１１０を除き、上記と同様の方法でＰ＋層１
０９を覆うように絶縁膜１１１を形成し、Ｎ＋層１１２
を形成する（第５図ｆ）。 絶縁膜１１１を除き、全面にリンガラス（ＰＳＧ）の第
１層間絶縁膜１１３を厚さ約０．６μｍに形成し、所望
の位置にビアホールを形成する（第５図ｇ）。 なお、ここ迄の工程は従来の方法と同様である。 ついで１層目配線のＷ膜１１４をスパッタ法とＣＶＤ法
を用いて約０．５μｍ形成し、その上に多結晶Ｓｉ膜１
１５を約５０ｎｍ形成する（第５図ｈ）。 つぎにホトレジストをマスクとして、上記Ｗ膜１１４と
多結晶５ｉ１１１１５を同時に所望のパターンにエツチ
ングする。ついで第２層間絶縁膜１１６を厚さ０．６μ
ｍ形成し、ホトレジストをマスクとして上記第２層間絶
縁膜１１６をエツチングし、ビアホール１１７を形成す
る（第５図ｉ）。 つぎに本発明による選択ＣＶＤ法を用い、ビアホール１
１７にＷ膜１１８を形成する。なお、この時ビアホール
１１７底部の多結晶Ｓｉ膜１１５はＷ膜１１８に置換さ
れ、Ｗ膜１１８と１層目配線のＷ膜１１４とは直接接合
できる。また、多結晶Ｓｉ膜１１５がＷ膜１１８に置換
される際、エンクローチメントによるＷ膜１１８の横方
向への伸びが発生し、第２層間絶縁膜１１６の下にわず
かにもぐり込む形状となり、１層目配線のＷ膜１１４と
の密着性が強化できる。ついで２層目配線の＾ｆｌ＠１
１９を５００ｎｍ形成し、さらにその上に多結晶Ｓｉ膜
１２０を約５０ｎｍ形成し、ホトレジストをマスクとし
てＡ Ｑ ［１１９と多結晶５１ｗＡｌ２Ｏを同時に所
望のパターンにエツチングする。（第５図ｊ）。 さらに第３Ｍ間維Ｊ＃膜１２１を厚さ約０．９μｍ形成
した後、ホトレジストをマスクとして所望のパターンに
エツチングし、上記本発明による選択ＣＶＤ法を用いて
、」二記の方法と同様にＷ膜＋２２を形成する。ついで
３層目配線のＡＱ１１！１ｌｉ１２３を厚さ０．９μｍ
形成し、ホトレジストをマスクにして所望のパターンに
エツチングする（第５図ｋ）。
本発明によれば、ＣＶＤ法によるビアホールへの金属埋
め込みにおいて、下地配線膜上に多結晶Ｓｉ膜や非晶質
Ｓｉ膜等のような金属に置換され得る薄膜を形成するこ
とにより、ＣＶＤ法によるビアホールへの金属埋め込み
時に上記薄膜が金属に置換され、優れた金属埋め込みを
行なうことができる。 また、ＣＶＤ法による金属埋め込みにおいて。 最も重要なパラメータの１つである下地の配線金属膜の
材質に依存することなく、常に一定の条件で金属埋め込
みを行なうことができる。さらに、本発明のＣＶＤ法に
よる金属膜の被覆形状より、ストレスによる剥離防止に
効果がある。
め込みにおいて、下地配線膜上に多結晶Ｓｉ膜や非晶質
Ｓｉ膜等のような金属に置換され得る薄膜を形成するこ
とにより、ＣＶＤ法によるビアホールへの金属埋め込み
時に上記薄膜が金属に置換され、優れた金属埋め込みを
行なうことができる。 また、ＣＶＤ法による金属埋め込みにおいて。 最も重要なパラメータの１つである下地の配線金属膜の
材質に依存することなく、常に一定の条件で金属埋め込
みを行なうことができる。さらに、本発明のＣＶＤ法に
よる金属膜の被覆形状より、ストレスによる剥離防止に
効果がある。
第１図は本発明の一実施例の薄膜形成方法を説明するた
めの模式的断面図、第２図、第３図は本発明の選択ＣＶ
Ｄ法による膜堆積過程を示す模式的断面図、第４図は従
来の選択ＣＶＤ法による薄膜形成方法を説明するための
模式的断面図、第５図は本発明の一実施例の半導体装置
の製造工程を示す断面図である。 符号の説明 １・・・Ｓｉ基板、２・・・配線金属膜、３・・・置換
用薄膜、４・・・Ｗ膜、５・・・絶縁膜、６・・・ビア
ホール、７・・・Ｗ膜、１０１・・・Ｓｉ基板、１０２
・・・Ｓｉ０８層、１０３・・・Ｐウェル層、１０４・
・表面酸化膜、１０５・・・Ｓｉ□Ｎ４膜、１０６．１
０６’ ・・・ホトレジスト、１０７・・・２層、１０
８・・・多結晶Ｓｉ膜、１０９・・・Ｐ＋層、１１０・
・・絶縁膜、１１１・・・絶縁膜５１１２・・・Ｎ＋層
、１１３・・・第１層間維縁膜、１１４・・Ｗ膜、１１
５・・・多結晶Ｓｉ膜、１１６・・・第２層間絶縁膜、
１１７・・・ビアホール、１１８・・・Ｗ膜、１１９・
・・Ａ［膜、１２０・・・多結晶Ｓｉ膜、１２１・・第
２ 図 （峙 ＣＣ） ２ ヒ′γホール ７ Ｗ喚 ３ ｓ揉用漕腫 ７ し３／月４本 ■ ３ 図 嘉 図 （（Ｌ） ／ρＺ ） （２） 第 図 （子少 ■ ５ 図 （４） し） （Ａ） ／／６ 第ｚ、１問ｇ傳膿 ２３ ＡＪ役
めの模式的断面図、第２図、第３図は本発明の選択ＣＶ
Ｄ法による膜堆積過程を示す模式的断面図、第４図は従
来の選択ＣＶＤ法による薄膜形成方法を説明するための
模式的断面図、第５図は本発明の一実施例の半導体装置
の製造工程を示す断面図である。 符号の説明 １・・・Ｓｉ基板、２・・・配線金属膜、３・・・置換
用薄膜、４・・・Ｗ膜、５・・・絶縁膜、６・・・ビア
ホール、７・・・Ｗ膜、１０１・・・Ｓｉ基板、１０２
・・・Ｓｉ０８層、１０３・・・Ｐウェル層、１０４・
・表面酸化膜、１０５・・・Ｓｉ□Ｎ４膜、１０６．１
０６’ ・・・ホトレジスト、１０７・・・２層、１０
８・・・多結晶Ｓｉ膜、１０９・・・Ｐ＋層、１１０・
・・絶縁膜、１１１・・・絶縁膜５１１２・・・Ｎ＋層
、１１３・・・第１層間維縁膜、１１４・・Ｗ膜、１１
５・・・多結晶Ｓｉ膜、１１６・・・第２層間絶縁膜、
１１７・・・ビアホール、１１８・・・Ｗ膜、１１９・
・・Ａ［膜、１２０・・・多結晶Ｓｉ膜、１２１・・第
２ 図 （峙 ＣＣ） ２ ヒ′γホール ７ Ｗ喚 ３ ｓ揉用漕腫 ７ し３／月４本 ■ ３ 図 嘉 図 （（Ｌ） ／ρＺ ） （２） 第 図 （子少 ■ ５ 図 （４） し） （Ａ） ／／６ 第ｚ、１問ｇ傳膿 ２３ ＡＪ役
Claims (7)
- １．化学気相成長による金属膜の形成法において、多層
配線構造を有する半導体装置の下地配線金属膜上に該化
学気相成長による金属に置換し得る薄膜を形成すること
を特徴とする薄膜形成方法。 - ２．特許請求の範囲第１記載の方法において、ビアホー
ルに化学気相成長（ＣＶＤ）法により金属膜を形成する
際、下層配線金属膜上の該薄膜を、ＣＶＤ法による該金
属膜に置換することを特徴とする薄膜形成方法。 - ３．化学気相成長による金属膜の形成法において、多層
配線構造を有する半導体装置の下地配線金属膜上に該化
学気相成長による金属に置換し得る薄膜の形成工程を有
することを特徴とする半導体装置の製造方法。 - ４．特許請求の範囲第３記載の方法において、下層金属
配線膜を形成する工程と、該下層配線金属膜以外の金属
に置換し得る薄膜を形成し、該薄膜に所望のパターンに
形成する工程と、その後、絶縁膜を堆積してビアホール
を形成する工程と、該ビアホールに化学気相成長（ＣＶ
Ｄ）法により金属膜を形成する工程を有することを特徴
とする半導体装置の製造方法。 - ５．特許請求の範囲第４記載の方法において、ビアホー
ルに化学気相成長（ＣＶＤ）法により金属膜を形成する
際、下層配線金属膜上の該薄膜を、ＣＶＤ法による金属
膜に置換することを特徴とする半導体装置の製造方法。 - ６．特許請求の範囲第４項あるいは第５記載の方法にお
いて、化学気相成長（ＣＶＤ）法で形成する金属膜は、
タングステン、モリブデン、チタン、タンタル等の高融
点金属膜、或いはアルミニウム、銅等の低抵抗金属膜で
あることを特徴とする半導体装置の製造方法。 - ７．特許請求の範囲第３項から第６記載の方法において
、金属に置換する薄膜は、多結晶Ｓｉ膜、非晶質Ｓｉ膜
等の特許請求の範囲第６項で述べた金属に置換され得る
薄膜であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8489590A JPH03285331A (ja) | 1990-04-02 | 1990-04-02 | 薄膜形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8489590A JPH03285331A (ja) | 1990-04-02 | 1990-04-02 | 薄膜形成方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03285331A true JPH03285331A (ja) | 1991-12-16 |
Family
ID=13843478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8489590A Pending JPH03285331A (ja) | 1990-04-02 | 1990-04-02 | 薄膜形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03285331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326052A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 薄膜形成法 |
-
1990
- 1990-04-02 JP JP8489590A patent/JPH03285331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326052A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 薄膜形成法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPH03285331A (ja) | 薄膜形成方法及び半導体装置の製造方法 | |
| JPS62206852A (ja) | 半導体装置の製造方法 | |
| EP0203800A2 (en) | Method for producing semiconductor device | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| JPS60157237A (ja) | 半導体装置の製造方法 | |
| JPS6113375B2 (ja) | ||
| JPH0272629A (ja) | 半導体装置の製造方法 | |
| JPH0661228A (ja) | 半導体装置及びその製造方法 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPH0499317A (ja) | 半導体装置の製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH02178922A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPH04171825A (ja) | 半導体素子の製造方法 | |
| JPS62274622A (ja) | 半導体装置の製造方法 | |
| JPH0334320A (ja) | 半導体装置の金属配線構造の形成方法 | |
| JPH0336734A (ja) | 半導体装置の製造方法 | |
| JPH06275721A (ja) | 薄膜形成方法 |