JPH0334320A - 半導体装置の金属配線構造の形成方法 - Google Patents

半導体装置の金属配線構造の形成方法

Info

Publication number
JPH0334320A
JPH0334320A JP16946189A JP16946189A JPH0334320A JP H0334320 A JPH0334320 A JP H0334320A JP 16946189 A JP16946189 A JP 16946189A JP 16946189 A JP16946189 A JP 16946189A JP H0334320 A JPH0334320 A JP H0334320A
Authority
JP
Japan
Prior art keywords
film
tungsten
metal
silicide
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16946189A
Other languages
English (en)
Other versions
JP2770433B2 (ja
Inventor
Makoto Sekine
誠 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16946189A priority Critical patent/JP2770433B2/ja
Publication of JPH0334320A publication Critical patent/JPH0334320A/ja
Application granted granted Critical
Publication of JP2770433B2 publication Critical patent/JP2770433B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の金属配線構造の形成方法に関し
、特にビアホール埋め込み多層配線構造の形成方法に関
する。
〔従来の技術〕
従来のビアホール埋め込み方法としては、スパッタ法に
よる埋め込みが行われていた。第4図は、従来法による
ビアホール埋め込みについて工程順に示した図である。
まず第4図(a)に示したごとく、半導体基板401上
に形成された絶縁膜402上に、従来のスパッタ法によ
りアルミニウム等の配線層となる金属膜を形成した後、
リソグラフィーによりパターニングを行ない下層配線4
03を形成する。次に第4図(b)に示したごとく、層
間絶縁膜404を形成した後リソグラフィーによりビア
ホール405を形成する。さらに第4図(C)に示した
ごとく、スパッタ法により、ビアホールの埋め込みとア
ルミニウム等の上層配線406を形成する。しかし、半
導体装置の微細化によりビアホールの径に対する深さの
割合が増加してきたために、配線切れなどの問題を生じ
やすくなっている。
このような問題に対して近年、選択タングステン気相成
長により、ビアホール内に選択的にタングステンを埋め
込む構造が提唱されている。第5図は、この構造を示し
た図である0図に示したようにこの構造は、パターニン
グした下層配線層503の上に形成されたビアホールに
、選択気相成長法により配線層となる金属が露出された
ビアホール内のみにタングステン507を成長させて二
層目の配線層(上層配線)との接続を行うことによって
実現される。
〔発明が解決しようとする課題〕
上述した従来の選択タングステン気相成長によるビアホ
ール埋め込み方法では、埋め込みの際に接続すべき配線
金属の表面に形成されている安定な酸化皮膜のために接
着性、及び電気特性に問題がある。このため酸化皮膜を
除去するための工程を必要とし、その工程によりビアホ
ール埋め込みの際に選択性が低下する場合もある。
〔課題を解決するための手段〕
本発明の半導体装置の金属配線構造の形成方法は、半導
体基板上に設けられた第一の絶縁膜上に所定形状にパタ
ーニングされた第一の金属膜及び前記第一の金属膜の少
なくとも上部を覆いその酸化物が前記第一の金属膜の酸
化物より不安定な元素からなる第二の金属膜を形成して
下層配線体を形成する工程と、前記第二の金属膜を少な
くとも選択的にケイ化物に変換したのち第二の絶縁膜を
堆積しその後前記ケイ化物表面に達するビアホールを形
成するか又は第二の絶縁膜を堆積したのち前記第二の金
属膜表面に達するビアホールを形成しその後露出した前
記第二の金属膜をケイ化物に変換する工程と、前記ビア
ホール底部のケイ化物をタングステンのハロゲン化物と
反応させて前記第二の金属膜を構成する元素及びタング
ステンからなる金属膜を形成する工程と、前記ビアホー
ル内にタングステンを選択的に成長させる工程とを含む
というものである。
〔実施例1〕 以下本発明の実施例について図面を参照して説明する。
第1図(a)〜(f)は本発明の実施例1を説明するた
め工程順に配置した半導体チップの縦断面図である。ま
ず、第1図(a)に示すごとく、半導体基板101上の
絶縁膜102上にアルミニウム膜103aを通常のスパ
ッタ法により厚さ約0.5μm全面成長する。次に第1
図(b)に示すごとく通常のリソグラフィー技術により
配線層をパターニングして形成した後、モノシランガス
と六フッ化タングステンの流量比を0.5とし、200
℃〜300℃の基板温度で選択気相成長法を行い、タン
グステン膜108でアルミニウム膜103bをカバーし
、同一装置内で450℃でシランガスとタングステン膜
108を反応させて W+28 i H4→W S ! 2 + 4 Hzの
反応により、第1図(C)に示すごとく、タングステン
のケイ化物109を形成する。
次に第1図(d)に示すごとく層間絶縁膜104を約1
μm形成後リングラフイーによりビアホール105のパ
ターニングを行う。さらに、第1図(e)に示すごとく
タングステン気相成長装置内で六フッ化タングステンと
タングステンのケイ化物109を250℃で反応させ、
次式の反応により、タングステンのケイ化物109をタ
ングステンにした後、六フッ化タングステンとモノシラ
ンによりビアホール内にタングステン107を選択的に
埋め込む。
4 WF a+ 3 WS i2→7W+6SiFtこ
の上に第1図(「)に示すごとく、アルミニウムをスパ
ッタ法により全面成長した後、リソグラフィーにより第
二配線層106のパターニングを行う。
アルミニウムに比較してタングステンのケイ化物は酸化
し難いのでビアホールの埋め込み前に酸化物除去工程を
必要とせず、又このケイ化物をタングステンに変えてか
ら埋め込みを行うので、アルミニウム膜とタングステン
の界面にアルミニウムのフッ化物ができる恐れがない。
又、第1図(b)を用いて説明した工程などでタングス
テン膜の表面が酸化したとしてもアルミニウムの酸化物
に比較して容易に除去できるので問題はない。
〔実施例2〕 第2図(a)〜(f)は本発明の実施例2を説明するた
め工程順に配置した半導体チップの縦断面図である。第
2図(a)に示したように半導体基板201上の層間絶
縁膜202上にアルミニウムなスパッタ法により約0.
5μm程全面皮長した後に同一装置内でスパッタ法によ
りモリブデン膜210aを全面成長させる。
次に第2図(b)に示すごとく通常のリングラフイー技
術によりパターニングしてアルミニウム膜203 b、
モリブデン膜210bからなる下層配線を形成する。さ
らに第2図(c)に示すごとく層間絶縁膜204を1μ
m形成した後第2図(d)に示すごとくリングラフイー
によりビアホールのパターニングを行った後、レジスト
膜211を残したまま約25keV、lXl013〜l
Xl0”1ons/aaでシリコンイオン注入を行って
からレジスト膜211を除去した後、525℃の熱処理
によりモリブデンのケイ化物212を形成する。
次にモリブデンのケイ化物212を六フッ化タングステ
ンと反応させて、 4WFs+ 3Mo S i z−4W+ 3Mo +
 68 i F4の反応により第2図(「)に示すよう
にモリブデンのケイ化物212をモリブデンとタングス
テンとからなる金属層213・としてからモノシランガ
スと六フッ化タングステンの流量比0.5、基板温度2
00℃〜300℃で選択タングステン気相成長を行い、
ビアホール内にタングステン207を埋め込んだ後、第
二層目の配線層206をスパッタ法とリソグラフィーに
より形成する。この方法によれば、アルミニウム膜20
3aとモリブデン膜210aを同一装置内で形成するの
で酸化アルミニウムが形成される恐れがなく配線体はす
べて金属で形成されるため、より低抵抗のビアホール埋
め込みが可能となる。
〔実施例3〕 第3図(a)〜(「)は本発明の実施例3を説明するた
め工程順に配置した半導体チップの縦断面図である。第
3図(a)に示すごとく半導体基板301上の絶縁膜3
02上にアルミニウムをスパッタ法により約0.5μm
程全面皮長した後同一装置内でスパッタ法により厚さ1
000〜2000人のコバルト膜314aを全面成長さ
せる。次に第2図(b)に示すごとくリソグラフィーに
より配線パターンを形成し、これを気相成長装置内で3
50℃でシランガスとコバルト膜314bを反応させて
、 Co+2S iH,−+CoS i2+4Hzの反応に
より第3図(C)に示すごとくコバルトのケイ化物31
5とし、層間絶縁膜304を成長させた後にリソグラフ
ィーによりビアホール305のパターニングを行う。
さらに第3図(d)に示すごとく250℃で六フッ化タ
ングステンと反応させて 4 WF s+ 3 Co S i t= 4 W+a
 Co +68 i F 4の反応によりコバルトのケ
イ化物315をコバルトとタングステンとからなる金属
層316としてから、モノシランガスと六フッ化タング
ステンの流量比0.5、基板温度200℃〜300℃で
シラン還元により、ビアホール内にタングステン307
を埋め込んだ後、第3図(e)に示すごとく450℃で
タングステンとシランガスとを反応させてビアホール内
のタングステン3070表面層をW+ S i H4→
ws i 2+ 4 H!の反応によりタングステンの
ケイ化物317とした後、第3図(f)に示すごとくス
パッタとリソグラフィーにより第二層目な配線層を形成
する。この方法は、第二層目の配線層を形成する際にビ
アホールに埋め込まれたタングステン表面に形成される
タングステンの酸化物の形成をタングステンのケイ化物
317により防ぐのでより低抵抗のビアホール埋め込み
を行うことが可能となる。
以上説明した実施例において純粋なアルミニウムの代り
にSiやCuを不純物として添加したアルミニウムを使
用してもよい。又、各実施例において第二の金属膜の材
料としてはタングステン、モリブデン、コバルト、ニッ
ケルのいずれか一つを任意に入れかえて使用してもよい
〔発明の効果〕
以上説明したように本発明は配線層となる第一の金属膜
の上に比較的不安定な酸化膜を形成する第二の金属膜で
被膜し、さらにそれをケイ化物に変えることによりビア
ホール埋め込みの際の前処理を容易にする効果がある。
さらにこのケイ化物を第二の金属とタングステンからな
る金属層にすることにより、より低抵抗で、かつ接着性
の良いビアホール埋め込みができるという効果がある。
【図面の簡単な説明】
第1図(a)〜(f)は、実施例1を工程順に説明禎 するためア蕎面図、第2図(a)〜(「)は、実施例2
を工程順に説明するための縦断面図、第3図(a)〜(
「)は、実施例3を工程順に説明するための縦断面図、
第4図(a)〜(c)は、従来例を工程順に説明するた
めの縦断面図、第5図は他の従来例を説明するための縦
断面図である。 101.201,301,401・・・・・・半導体基
板、102,202,302,402・・・・・・絶縁
膜、103a、103b、203a、203b、303
a、303b、403,503−−アルミニウム膜(配
線層となる第一の金属膜)、104,204゜304.
404,504・・・・・・層間絶縁膜、105゜20
5.305,405・・・・・・ビアホール、106゜
206.306,406,506・・・・・・上層配線
、107.207,307,507・・・・・・タング
ステン、108・・・・・・タングステン!、109・
・・・・・タングステンのケイ化物、210a、210
b・・・・・・モリブデン膜、211・・・・・・レジ
スト膜、212・・・・・・モリブデンのケイ化物、2
13・・・・・・モリブデンとタングステンとからなる
金属層、314a、314b・・・・・・コバルト膜、
315・・・・・・コバルトのケイ化物、316・・・
・・・コバルトとタングステンからなる金属層、317
・・・・・・タングステンのケイ化物。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上に設けられた第一の絶縁膜上に所定
    形状にパターニングされた第一の金属膜及び前記第一の
    金属膜の少なくとも上部を覆いその酸化物が前記第一の
    金属膜の酸化物より不安定な元素からなる第二の金属膜
    を形成して下層配線体を形成する工程と、前記第二の金
    属膜を少なくとも選択的にケイ化物に変換したのち第二
    の絶縁膜を堆積しその後前記ケイ化物表面に達するビア
    ホールを形成するか又は第二の絶縁膜を堆積したのち前
    記第二の金属膜表面に達するビアホールを形成しその後
    露出した前記第二の金属膜をケイ化物に変換する工程と
    、前記ビアホール底部のケイ化物をタングステンのハロ
    ゲン化物と反応させて前記第二の金属膜を構成する元素
    及びタングステンからなる金属膜を形成する工程と、前
    記ビアホール内にタングステンを選択的に成長させる工
    程とを含むことを特徴とする半導体装置の金属配線構造
    の形成方法。
  2. (2)第一の金属膜はアルミニウム膜であり、第二の金
    属膜はタングステン膜、モリブデン膜、コバルト膜又は
    ニッケル膜である請求項(1)記載の半導体装置の金属
    配線構造の形成方法。
  3. (3)第二の金属膜を選択気相成長で形成する請求項(
    1)記載の半導体装置の金属配線構造の形成方法。
JP16946189A 1989-06-29 1989-06-29 半導体装置の金属配線構造の形成方法 Expired - Lifetime JP2770433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16946189A JP2770433B2 (ja) 1989-06-29 1989-06-29 半導体装置の金属配線構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16946189A JP2770433B2 (ja) 1989-06-29 1989-06-29 半導体装置の金属配線構造の形成方法

Publications (2)

Publication Number Publication Date
JPH0334320A true JPH0334320A (ja) 1991-02-14
JP2770433B2 JP2770433B2 (ja) 1998-07-02

Family

ID=15887008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16946189A Expired - Lifetime JP2770433B2 (ja) 1989-06-29 1989-06-29 半導体装置の金属配線構造の形成方法

Country Status (1)

Country Link
JP (1) JP2770433B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505805A (ja) * 2000-08-07 2004-02-26 マスターメイラー ステーショナリー リミテッド 書簡用紙

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505805A (ja) * 2000-08-07 2004-02-26 マスターメイラー ステーショナリー リミテッド 書簡用紙

Also Published As

Publication number Publication date
JP2770433B2 (ja) 1998-07-02

Similar Documents

Publication Publication Date Title
KR100331906B1 (ko) 반도체 장치의 제조 방법
JPS5972132A (ja) 金属及び金属シリサイド膜の形成方法
JPS60117719A (ja) 半導体装置の製造方法
JP2591450B2 (ja) 半導体装置の製造方法
JPH0334320A (ja) 半導体装置の金属配線構造の形成方法
JPS62206852A (ja) 半導体装置の製造方法
JPS6390838A (ja) 電気的相互接続部の製造方法
JPH0228253B2 (ja)
JPH0691090B2 (ja) 半導体装置の製造方法
JPS6355932A (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JPH03280545A (ja) 半導体装置の配線形成方法
JPS63117447A (ja) 半導体集積回路の製造方法
JP2706388B2 (ja) 半導体装置の製造方法
JPH0499317A (ja) 半導体装置の製造方法
JP2864624B2 (ja) コンタクト埋め込み金属構造体およびその製造方法
JP2983098B2 (ja) 半導体装置の製造方法
JPS60157237A (ja) 半導体装置の製造方法
JPH02178922A (ja) 半導体装置の製造方法
JPH03191520A (ja) 気相成長法
JPH0380533A (ja) 半導体装置の製造方法
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
JP2000294640A (ja) 半導体装置の製造方法
JPH0391929A (ja) 半導体装置の製造方法
JPH03285331A (ja) 薄膜形成方法及び半導体装置の製造方法