JPH03285349A - 樹脂封止半導体装置 - Google Patents

樹脂封止半導体装置

Info

Publication number
JPH03285349A
JPH03285349A JP2084892A JP8489290A JPH03285349A JP H03285349 A JPH03285349 A JP H03285349A JP 2084892 A JP2084892 A JP 2084892A JP 8489290 A JP8489290 A JP 8489290A JP H03285349 A JPH03285349 A JP H03285349A
Authority
JP
Japan
Prior art keywords
leads
bent
tab
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2084892A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Toshiharu Takahashi
高橋 敏治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2084892A priority Critical patent/JPH03285349A/ja
Publication of JPH03285349A publication Critical patent/JPH03285349A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームを利用した樹脂封+I−’+’
導体装置におりるインナーリード横】告に関″′4″る
ものである。
〔従来の技術〕
一枚の金属板を所望のパターンに整形してなイ1リード
フレームの状態で中心のタブに半導体素子を接続し、樹
脂成形体くモールド)で封止した半導体装置については
、特公昭63−4 、’(54、特公昭62−3262
3等に記載されている。
これらの才導体装置では、リードフレーJ・が一枚板橋
造であることから、インナーリード配置が平面的に決定
され、したがって、半導体装ノブ1のインナーリードと
の接続端子であるバンドの配置がリード配置の用途目的
に対応して限定されてしまう。
〔発明が解決しようとする課題〕
前記したごとくリードフレームが一枚板構造であること
から、インナーリード配置が平面的になり、チップ上の
バンド配置が限定される。たとえば、リードフレームで
はGNDが特定リードに決められているため、これに対
応するパッド位IRを動かすとワイヤがクロスすること
になる。すなわち、チップ内のGND等のパッドの自由
度が大きくない。
本発明は上記した問題を解決するためのものでチップに
おけるバンド配置の自由度を大きくし、さらにワイヤル
ープの安定化ならびにチップサイズの縮小化を目的とす
る。
〔課題を解決するための手段〕
上記目的を達成するため本発明は半導体チップと、一枚
の金属板から形成されたタブ及び周辺の複数のリードと
、チップ、複数のリードを包囲する樹脂成形体とからな
る半導体装置であって、樹脂成形体で覆われたリードの
一部は他の複数のリードと交差するように折り曲げられ
ていることを特徴とする樹脂封止半導体装置に関するも
のである。
本発明はまた、上記した樹脂封止半導体装置において、
樹脂成形体で覆われた複数のリードとそれと交差するリ
ードとはワイヤボンディング面で同一高さを保持するよ
うに折り曲げられる。
本発明はまた、上記した樹脂封止半導体装置において、
他の複数のリードと交差するように折り曲げたリードは
グランド用、■CC用または特定の端子として使用され
るものである。
本発明はさらにまた、上記した樹脂封止半導体装置にお
いて、折り曲げられたリードと交差する他のリードとの
間に絶縁体を介在させるものである。
〔作用〕
折り曲げられたリードにより複数のインナーリード上に
市なって他のリードが形成され、1.01−(リードオ
ンリード)構造となる。折り曲げられたリードは他のリ
ードと交差するようになっており、そのどの位置からで
も半導体チノプ−ヒのバ。
トで対応できるから、インナーリートの自由度、GND
などのチップ内の自由度を大きくすることができる。
複数のリードと、これに交差する折り曲げられたリード
とのワイヤボンディング面を同−商さに保持することで
ワイヤボンディング作業を容易にすることができる。
?′M数のインナーリードと、これと交差する折り曲げ
られたリードとの間に絶縁体を介在させることによって
ボンディング作業でのワイヤが安定に支えられ、ワイヤ
流れ防止、長ループ安定化ができ、チップサイズの縮小
化に寄与できる。
〔実bト例〕
以下、本発明を若干の実施例にそって図面を参照しなが
ら説明する。
第1図はリードフレームを利用した半導体装置であって
、44(脂封止11丁の形態を示す要部斜面図である。
第2図は第1図をにからみた乎面図、第3図は正面図で
あイ]。
5はタブでタブ吊りリー16により支持され、タブの囲
りにri数のインナーリート′2とこれと交差する折り
曲げリート川が設けられ、これらにより図示されないア
ラクーリードを含めてり一トフレームが構成される。
リードフレーJ・は一枚の金属機を打抜いてなるもので
、最初の状態では全体が平面状で折り曲げインナーリー
ドlは第1図に破線(1″)で示されるようにタフに7
1峙する位置にあり、ご相を途中から上向きに折りたた
むように曲げられて?′v数のインナーリード2の上方
で交差するツノ向に形成される。
タブ51−には半導体装ツブ4がボンディングされ、チ
ップ4周辺の電極バットと複数のインナーリード2、折
り曲げインナーリート川との間を金(Au)ワイヤ3に
より接続(ワイヤボンディング)される。チップ、タブ
、インナーリードは第2図に破線で輪郭を示す樹脂成形
体8により封止される。
折り曲げインナーリード1と複数のインナーリード2と
の間に第3図に示すように両者が相互に接触しないため
の若干の空間が存在する。
第4図は折り曲げインナーリーF1と他の複数のインナ
ーリード2との間に絶縁体7を介在させることによって
両者が物理的に接触しても電気的には不接触の状態にあ
る場合の例を示す。
上記絶縁体はリードフレーム形成の段階で折り曲げイン
ナーリードのF面に予め絶縁膜を塗布等により被覆する
ことで形成することができる。
第5図は複数のインナーリードの先端を曲げてワイヤボ
ンディング面を高くし、折り曲げリードのワイヤボンデ
ィング面と同じ^さにそろえた場合の例を示す。このよ
うにすればワイヤボンディング作業で複数のインナーリ
ードと折り曲げインナーリードのボンディング面の高低
がなくなり、作業をより安定に確実にすることができる
。
〔発明の効果〕
本発明は以ト説明したように構成されているので、以下
に記載のような効果が奏される。
折り曲げインナーリードが他の複数インナーリード上を
横切って形成されることにより、G N I)パッドの
チップ内自由度を大きくすることができる。
また、折り曲げリードと他の複数のインナーリードとの
間に絶縁体を介在させることによりワイヤボンディング
作業を容易にし、ワイヤループの安定化、チップナイズ
の縮小化にも寄与できる。
【図面の簡単な説明】
第1図は本発明の位置実施例の外観を示す斜面図である
。 第2図は第1図を上方から見た乎面図で序)る。 第3図は第1図の正面図である。 第4図は本発明の他の実施例を承ず止面図である。 第5図は本発明のさらに他の実施例を不す斜面図である
。 第  1  図 1・・・折り曲げインナーリート、  1′前のインナ
ーリード、  2・・・複数のイド、  3・・・ボン
ディングワイヤ、  4ノブ、  5・・・タブ、  
6・・・タブ吊りり7・・・絶縁体、  8・・・樹脂
成形体。 ・・・折り曲げ ンナーリー ・・・半導体チ ード、 第 2 図 一゛□耘:1・′−−−  −1 2−14コ凸、′ニーー・・−k・・

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップと、一枚の金属板から一体的に形成さ
    れたタブ及び周辺の複数のリードと、チップ、複数のリ
    ードを包囲する樹脂成形体とからなる半導体装置であっ
    て、樹脂成形体で覆われたリードの一部は他の複数のリ
    ードと交差するように折り曲げられていることを特徴と
    する樹脂封止半導体装置。 2、請求項1に記載の樹脂封止半導体装置において、樹
    脂成形体で覆われた複数のリード及びこれと交差するの
    リードはワイヤボンディング面で同一高さを保持するよ
    うに折り曲げられている。 3、請求項1に記載の樹脂封止半導体装置において、他
    の複数のリードに交差するように折り曲げたリードはグ
    ランド用、VCC用または特定の端子として使用される
    。 4、請求項1に記載の樹脂封止半導体装置において、折
    り曲げられたリードと交差する他の複数のリードとの間
    に絶縁体が介在する。
JP2084892A 1990-04-02 1990-04-02 樹脂封止半導体装置 Pending JPH03285349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2084892A JPH03285349A (ja) 1990-04-02 1990-04-02 樹脂封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2084892A JPH03285349A (ja) 1990-04-02 1990-04-02 樹脂封止半導体装置

Publications (1)

Publication Number Publication Date
JPH03285349A true JPH03285349A (ja) 1991-12-16

Family

ID=13843400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2084892A Pending JPH03285349A (ja) 1990-04-02 1990-04-02 樹脂封止半導体装置

Country Status (1)

Country Link
JP (1) JPH03285349A (ja)

Similar Documents

Publication Publication Date Title
JP2535651B2 (ja) 半導体装置
KR920010853A (ko) 수지봉지형 반도체장치
JPH09312375A5 (ja)
KR940004792A (ko) 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃
JPS6347351B2 (ja)
JPH04155954A (ja) 半導体装置
JPH0411761A (ja) 樹脂封止型半導体装置
JPH02246126A (ja) 半導体装置
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JPH03261153A (ja) 半導体装置用パッケージ
JPH0595018A (ja) 半導体装置の製造方法
KR100525091B1 (ko) 반도체 패키지
JP3169898B2 (ja) 半導体集積回路装置
JPH03228359A (ja) リードフレーム
JPH02110961A (ja) 半導体素子のリードフレーム構造及びその製法
KR970003888A (ko) 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법
JPH0462942A (ja) 半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPS6151953A (ja) 半導体装置
JPH02166743A (ja) 半導体集積回路装置
JPH06326235A (ja) 半導体装置
JPH03116767A (ja) Icのパッケージ
JPH04163956A (ja) 半導体装置用リードフレーム
JPH0425037A (ja) 半導体素子
JPH0290635A (ja) 樹脂封止型半導体装置のリードフレーム