JPH10261507A

JPH10261507A - サーミスタ素子

Info

Publication number: JPH10261507A
Application number: JP9064351A
Authority: JP
Inventors: Hidehiro Inoue; 英浩井上; Yuichi Takaoka; 祐一高岡
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-03-18
Filing date: 1997-03-18
Publication date: 1998-09-29
Also published as: DE19811870B4; KR19980080414A; DE19811870A1; US20020075127A1; KR100258677B1; US6433666B1

Abstract

(57)【要約】【課題】バンプ接合に好適に用いることができ、表面
実装した際の接合の信頼性に優れたサーミスタ素子を得
る。【解決手段】サーミスタ素体２の１つの面において対
向配置された第１，第２の電極３，４を有し、第１，第
２の電極３，４が、それぞれ、サーミスタ素体２にオー
ミック接触されており、かつ薄膜形成法により形成され
たコンタクト層３ａ，４ａと、第１，第２の電極３，４
が対向されているサーミスタ素体面上においてのみコン
タクト層３ａ，４ａ上に直接または間接に形成されてな
る外部電極層３ｂ，４ｂとを備え、外部電極層３ｂ，４
ｂが、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｓｎ及びこれらの合金
からなる群から選択した金属により構成されている、サ
ーミスタ素子１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、温度の検出や回路
の温度補償に用いられるサーミスタ素子に関し、より詳
細には、表面実装に適した外部電極構造を備えるサーミ
スタ素子に関する。

【０００２】

【従来の技術】電子部品の高密度実装を可能とするため
に、サーミスタ素子においてもプリント回路基板などに
表面実装し得ることが求められている。表面実装可能な
従来のサーミスタ素子として、図１３、図１４に示すも
のが知られていた。

【０００３】図１３に示すサーミスタ素子６１は、負の
抵抗温度係数を示す材料よりなるサーミスタ素体６２の
両端面を覆うように電極６３，６４を形成した構造を有
する。電極６３，６４は、直方体状のサーミスタ素体６
２の一方の端面だけでなく、端面に隣接している残りの
４面すなわち上面、下面及び両側面にも至るように形成
されていた。従って、サーミスタ素体６２の下面６２ａ
側からプリント回路基板上の電極ランドに接触させ、半
田等を用いて容易に表面実装することができる。

【０００４】また、特開平７−２９７０４号公報には、
図１４に示すサーミスタ素子６５が開示されている。サ
ーミスタ素子６５では、直方体状のサーミスタ素体６６
の下面に所定距離を隔てて配向するように第１，第２の
電極６７，６８が形成されている。また、小型化に伴
い、第１，第２の電極６７，６８間の対向距離が小さく
なった場合、半田付けに際し半田ブリッジにより短絡す
るおそれがある。

【０００５】そこで、サーミスタ素子６５では、短絡を
防止するために、絶縁性無機物層７１が外部電極６９，
７０間においてサーミスタ素体６６の下面を覆うように
形成されている。そして、第１，第２の電極６７，６８
の対向距離よりも互いの間の距離が大きくなるように、
外部電極６９，７０が第１，第２の電極６７，６８上に
形成されている。

【０００６】サーミスタ素子６５では、第１，第２の電
極６７，６８及び外部電極６９，７０が、サーミスタ素
体６６の下面にのみ形成されており、他の面には至らな
いように設けられている。プリント回路基板上に実装す
るに際しては、サーミスタ素体６６の下面６６ａ側から
プリント回路基板上に載置し、リフロー実装やフロー実
装により、半田を用いて接続することが可能とされてい
る。

【０００７】

【発明が解決しようとする課題】図１３に示したサーミ
スタ素子６１では、上述したように、電極６３，６４が
サーミスタ素体６２の５面に至るように形成されてい
る。従って、半田付けによりプリント回路基板などに表
面実装することができる。しかしながら、半田付けによ
り、フィレットと称されている半田の盛り上がり部分が
形成され、それによって高密度実装が困難であるという
問題があった。

【０００８】例えば、サーミスタ素体６２の下面６２ａ
側から半田を用いてプリント回路基板に表面実装した場
合、電極６３，６４のサーミスタ素体６２の下面に位置
している部分が半田により接合されるが、電極６３，６
４のサーミスタ素体６２の下面と直交している３面に沿
って溶融半田が盛り上がり、フィレットが形成される。
そのため、実装に必要な面積がサーミスタ素子６１の平
面積よりもはるかに大きくなり、高密度実装の大きな妨
げとなっていた。

【０００９】他方、サーミスタ素子６５では、接続のた
めの外部電極６９，７０がサーミスタ素体６６の下面に
のみ形成されている。従って、フィレットが生じないた
め、サーミスタ素子６１に比べて実装面積の低減及び高
密度実装を果たすことが可能である。

【００１０】しかしながら、サーミスタ素子６５は、半
田ペーストを用いたリフロー実装法、あるいは溶融半田
を用いたフロー実装法を前提に考えられたものであり、
これらの実装法ではより一層の高密度化を果たすことが
困難であった。すなわち、上記実装法では、プリント
回路基板などに形成されている半田ランドの印刷が高精
度に行われないと、高精度に面実装することができない
が、半田ランドの印刷精度に限界があったこと、半田
溶融時にサーミスタ素子が基板上に半田ランドからずれ
ること、並びに半田の厚みを制御することが難しく、
従って、高さ方向のサーミスタ素子の実装ずれを抑制す
ることが困難であったことなどにより、実装密度の向上
に限界があった。

【００１１】また、リフロー実装法やフロー実装法で
は、半田の脆化により機械的接合度が低下し、チップ部
品の電気的接合が悪化することがあった。ことに温度検
知用に用いられるサーミスタでは、抵抗値について１％
の精度が要求されているので、この電気的接合の悪化は
致命的欠点となることがあった。

【００１２】他方、近年、リフロー実装法やフロー実装
法に比べてより高密度実装可能な実装方法として、バン
プ実装と称されている実装方法が普及してきている。バ
ンプ実装とは、通常、ＡｕもしくはＳｎ−Ｐｂからなる
バンプと称されている円柱もしくは角柱状の突起物をチ
ップ部品と基板との間に介在させ、バンプと基板及びバ
ンプとチップ部品とを熱圧着もしくは共晶合金化により
接合する技術である。

【００１３】バンプ実装では、チップ部品もしくは基板
上にバンプを高精度に形成することができ、しかもバン
プが高精度に形成され得る限り、チップ部品を基板上に
高精度に接合することができる。しかも、溶融半田によ
るフィレットなどが生じ難い。

【００１４】バンプ接合のうち、特にＡｕバンプ接合
は、機械的接合強度が高いため、半田のような脆化が起
こらず接合の信頼性が高い。しかしながら、従来のサー
ミスタ素子６１，６５は、半田による実装法を前提に考
えられたものであり、電極の下地層が導電ペーストを用
いて構成されていた。すなわち、電極６３，６４は、導
電ペーストをサーミスタ素体６２に塗布し、焼き付ける
ことにより形成された電極下地層上に、半田付け性を高
めるためにＳｎやＳｎ−Ｐｂ合金層などを形成した構造
を有する。また、サーミスタ素体６５では、第１，第２
の電極６７，６８がＡｇなどの導電ペーストをサーミス
タ素体６６の下面６６ａに塗布し、焼き付けることによ
り形成されていた。

【００１５】従って、上記のような導電ペーストの塗布
・焼き付けにより形成された電極上に、例えば、Ｎｉや
Ｓｎ−Ｐｂなどをメッキすることにより外部との接続の
ための外部電極層を形成したとしても、下地層が厚膜に
より構成されており、凹凸が大きいため、上層の外部電
極層表面の凹凸も大きくならざるを得なかった。

【００１６】他方、バンプ接合によりサーミスタ素子を
基板上に実装する場合には、バンプとサーミスタ素子の
電極とが十分に密着されねばならなかった。従って、上
記のように凹凸の大きな外部電極を有する従来のサーミ
スタ素子では、バンプ接合法により基板上に実装した場
合、信頼性に優れた接続を実現することが困難であると
いう問題があった。

【００１７】本発明の目的は、バンプ接合により表面実
装するのに適しており、信頼性に優れた接合を与え得る
サーミスタ素子を提供することにある。

【００１８】

【課題を解決するための手段】請求項１に記載の発明
は、サーミスタ素体と、サーミスタ素体の一面上におい
て対向された第１，第２の電極とを有するサーミスタ素
子であって、前記第１，第２の電極が、それぞれ、サー
ミスタ素体にオーミック接触されており、かつ薄膜形成
法により形成されたコンタクト層と、第１，第２の電極
が対向されているサーミスタ素体面上においてのみコン
タクト層上に直接または間接に形成されており、かつＡ
ｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｓｎ及びこれらの合金からなる
群から選択された金属により構成されている外部電極層
とを備えることを特徴とする。

【００１９】本発明に係るサーミスタ素子では、コンタ
クト層が薄膜形成法により形成されているので、導電ペ
ーストの塗布・焼き付けにより形成された厚膜電極層に
比べて凹凸が少ない。従って、コンタクト層上に形成さ
れる外部電極層が従来のサーミスタ素子の場合に比べて
平滑な表面を有するように形成され得るので、バンプ接
合法により接合した際にバンプと外部電極層との接続の
信頼性が高められる。

【００２０】なお、本発明は、上記のようにバンプ接合
における接合の信頼性を高め得るものであるが、バンプ
接合以外の半田によるフロー実装法及びリフロー実装法
にも用いることができるものであり、本発明に係るサー
ミスタ素子は、その実装方法が限定されるものではな
い。

【００２１】バンプ実装法では、サーミスタ素子の外部
電極層と実装基板との間にバンプを挟み、加熱により、
バンプと実装基板上の配線もしくはリード端子とを、並
びにサーミスタ素子の外部電極層とバンプとを接合する
ことにより、サーミスタ素子が実装基板に電気的にかつ
機械的に接合される。

【００２２】バンプとしては、通常、Ａｕ、Ａｕ合金、
Ｓｎ−Ｐｂ合金などが用いられている。外部電極層は、
上記バンプ材料に応じてＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｓｎ
及びこれらの合金からなる群から選択した任意の金属に
より構成され、それによってバンプ接合による信頼性を
効果的に高め得る。

【００２３】好ましくは、バンプ材として、Ａｕもしく
はＡｕ合金を用いる場合には、外部電極層をＡｕもしく
はＡｕ合金で構成する。すなわち、バンプ材とサーミス
タ素子の外部電極層とを同一金属を含むように構成する
ことにより、バンプ材と外部電極層との接合の信頼性を
より一層高めることができる。

【００２４】本発明のサーミスタ素子において、好まし
くは、請求項２に記載のように、コンタクト層は、第
１，第２の電極の対向されているサーミスタ素体面にの
み形成される。すなわち、コンタクト層は、第１，第２
の電極が対向されているサーミスタ素体面以外の面に至
るように形成されてもよいが、好ましくは、第１，第２
の電極の対向されているサーミスタ素体面にのみ形成す
ることにより、例えば半田フローもしくはリフロー法に
より接合した場合、フィレットの形成を確実に防止する
ことができる。

【００２５】請求項３に記載の発明では、コンタクト層
が、Ｎｉ、Ｃｒ、Ｃｕ及びこれらの合金からなる群から
選択した金属で構成され、これらの金属は、サーミスタ
材料からなるサーミスタ素体に良好にオーミック接触す
る。従って、サーミスタ素子の特性を確実に第１，第２
の電極から取り出すことができる。

【００２６】なお、本発明においては、外部電極層は、
コンタクト層上に直接に形成されてもよく、間接に形成
されてよい。コンタクト層上に間接に外部電極層を形成
する態様としては、請求項４に記載のように、コンタク
ト層と外部電極層との間にＮｉ、Ｃｕ及びこれらの合金
からなる群から選択した金属より構成されている中間層
を配置した構造、あるいは請求項５に記載のように、コ
ンタクト層と該中間層との間に、さらに、Ａｕ、Ａｇ、
Ｐｄ、Ｐｔ、Ｓｎ及びこれらの合金からなる群から選択
した金属よりなる第２の中間層を配置した構造を挙げる
ことができる。

【００２７】Ｎｉ、Ｃｕ、Ｒｈもしくはこれらの合金よ
りなる中間層を形成することにより、外側の外部電極層
が半田食われを受けたとしても、半田が中間層構成金属
と合金化して十分な接合強度を与える。従って、中間層
を設けることにより、半田バンプを用いたバンプ実装や
リフローもしくはフロー半田実装法に好適に用いること
が可能となる。

【００２８】また、第２の中間層を上記金属により構成
することにより、第２の中心層上へのメッキ膜の付着性
が高められる。従って、第２の中間層上に形成される上
記中間層をメッキにより形成する場合に第２の中間層を
設けることが好ましい。

【００２９】また、好ましくは、請求項６に記載のよう
に、前記第１，第２の電極が対向されているサーミスタ
素体面において、前記第１，第２の電極が形成されてい
る部分以外のサーミスタ素体面を少なくとも覆うように
形成された絶縁性樹脂層がさらに備えられる。

【００３０】絶縁性樹脂層の形成により、耐湿性や温度
特性の向上を図ることができ、かつリフロー実装やフロ
ー実装法に用いた場合の半田ブリッジの付着を抑制する
ことができ、第１，第２の電極の対向距離が短い場合で
あっても、短絡の可能性を低減することができる。

【００３１】上記絶縁性樹脂層は、第１，第２の電極が
対向されているサーミスタ素体面において、第１，第２
の電極が形成されている部分以外のサーミスタ素体表面
を少なくとも覆うように形成されているが、この場合、
絶縁性樹脂層は第１，第２の電極の一部をも覆うように
形成されてもよい。例えば、絶縁性樹脂層は、第１，第
２の電極の対向し合っている端面や第１，第２の電極の
上面の一部にも至るように形成されていてもよい。さら
に、絶縁性樹脂層は、第１，第２の電極が対向されてい
るサーミスタ素体面以外の面に延びるように形成されて
いてもよい。

【００３２】請求項７に記載の発明では、第２の絶縁性
樹脂層が、第１，第２の電極が対向配置されているサー
ミスタ素体面とは反対側のサーミスタ素体面に形成され
ている。このように、２面に絶縁性樹脂層を形成するこ
とにより、サーミスタ素体の耐湿性及び温度特性をより
一層高めることができる。

【００３３】なお、第１，第２の電極は、サーミスタ素
体の１つの面に形成される必要は必ずしもなく、請求項
８に記載のように、サーミスタ素体の複数の面におい
て、それぞれ、第１，第２の電極が対向配置されていて
もよい。

【００３４】また、請求項９に記載のように、好ましく
は、第１，第２の電極が形成されるサーミスタ素体面は
平坦とされる。

【００３５】

【発明の実施の形態】

（第１の実施例）図１（ａ）及び（ｂ）は、本発明の第
１の実施例に係る負特性サーミスタ素子を示す側面図及
び底面図である。サーミスタ素子１は、複数の遷移金属
酸化物を用いて構成された負の抵抗温度特性を有する焼
結体からなるサーミスタ素体２を有する。サーミスタ素
体２は、直方体状の形状を有し、該サーミスタ素体２の
下面２ａに、第１の電極３及び第２の電極４が形成され
ている。

【００３６】本実施例では、第１の電極３が、下面２ａ
において端面２ｂ側の端縁から中央方向に延びるように
形成されている。また、第２の電極４は、端面２ｃ側の
端縁から中央方向に延びるように形成されている。下面
２ａの中央には電極が形成されておらず、従って、第
１，第２の電極３，４は下面２ａにおいて対向されてい
る。

【００３７】第１，第２の電極３，４は、それぞれ、コ
ンタクト層３ａ，４ａと、コンタクト層上に形成された
外部電極層３ｂ，４ｂとを有する。コンタクト層３ａ，
４ａは、サーミスタ素体２にオーミック接触する材料で
構成されており、本実施例では、Ｎｉ−Ｃｒ合金より形
成されている。コンタクト層３ａ，４ａは、他のオーミ
ック接触し得る材料、例えば、ＣｒもしくはＮｉまたは
ＣｕもしくはＮｉ−Ｃｕ合金などのこれらの合金を用い
て構成することができる。また、コンタクト層３ａ，４
ａは、蒸着、スパッタリング、無電解メッキもしくは電
解メッキなどの薄膜形成法により形成されている。本実
施例では、後述のように、Ｎｉ−Ｃｒ合金が真空蒸着に
よりサーミスタ素体２に付与されてコンタクト層３ａ，
４ａが形成されている。

【００３８】従って、薄膜形成法により形成されている
ので、コンタクト層３ａ，４ａは、導電ペーストの塗布
・焼き付けにより形成された厚膜電極に比べて凹凸が少
ない。

【００３９】なお、コンタクト層形成前に電極形成面１
２ａをダイヤモンド砥粒などを用いて研磨することによ
り平滑度を向上させると、さらに外部電極面３ｂ，３ｄ
は凹凸が少なくなる。

【００４０】外部電極層３ｂ，４ｂは、外部との電気的
接続の信頼性を高めるために設けられているものであ
り、本実施例では、Ａｕ膜により形成されている。もっ
とも、外部電極３ｂ，４ｂを構成する材料については、
Ａｕの他、Ａｇ、Ｐｄ、Ｐｔ、Ｓｎにより形成されても
よく、あるいはＡｇ−Ｐｄ、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、
Ａｕ−Ｇｅなどの上記金属を含む合金により構成するこ
とができる。

【００４１】外部電極層３ｂ，４ｂが上記材料で構成さ
れているため、ＡｕやＳｎ−Ｐｄ合金などの材料で構成
されるバンプを用いたバンプ接合法により、サーミスタ
素子１をプリント回路基板などにバンプ実装法により表
面実装することができる。しかも、外部電極層３ｂ，４
ｂは、表面が平滑なコンタクト層３ａ，４ｂ上に形成さ
れているため、外部電極層３ｂ，４ｂも凹凸が少なく、
バンプ接合により信頼性に優れた接合を与え得る。

【００４２】次に、サーミスタ素子１の製造工程を図２
〜図５を参照して説明する。Ｍｎ酸化物、Ｎｉ酸化物及
びＣｏ酸化物をバインダと共に混練し、スラリーを調製
した。このスラリーを用い、ドクターブレード法により
シート状に成形し、得られた所定の厚みのシートを切断
し、複数枚のグリーンシート５を得た（図２（ａ））。

【００４３】次に、複数枚のグリーンシート５を積層
し、厚み方向に圧着した後、１３００℃程度の温度で１
時間焼成し、５０×５０×０．５ｍｍのサーミスタ素体
ウエハ２Ａを得た（図２（ｂ））。

【００４４】次に、サーミスタ素体ウエハ２Ａ上に、真
空加熱蒸着により厚さ０．２μｍのＮｉ−Ｃｒ合金膜を
形成し、引き続き、同じく厚さ０．２μｍのＡｕ膜を形
成した。このようにして、積層金属膜６をサーミスタ素
体ウエハ２Ａ上に形成した（図２（ｃ））。なお、図２
における積層金属膜６は、単一層の膜として図示してい
るが、上記のように、Ｎｉ−Ｃｒ合金膜上にＡｕ膜を積
層した構造を有する。

【００４５】次に、積層金属膜６上に、スピンコートに
より厚さ２μｍとなるようにフォトレジスト７を成膜し
た（図２（ｄ））。さらに、図３（ａ）に示すように、
フォトマスク８をフォトレジスト７上に配置し、露光
し、溶剤を用いてフォトレジスト７を現像しフォトレジ
スト７´とした（図３（ｂ）及び図４（ａ））。フォト
マスク８は、複数の開口８ａを有し、開口８ａと隣接す
る開口８ａとの間の部分に、最終的に後述の積層金属膜
６´が形成されるように、該開口８ａが形成されてい
る。なお、積層金属膜６´において、隣接する積層金属
膜６´の間の距離が２００μｍとなるように、上記開口
８ａの大きさを設定した。

【００４６】次に、図３（ｃ）に示すように、フォトレ
ジスト７´により被覆されていない積層金属膜部分を酸
を用いてエッチングした。すなわち、まず、積層金属膜
６のＡｕ膜を酸によりエッチングし、引き続きＮｉ−Ｃ
ｒ膜を酸でエッチングし、フォトレジスト７´で被覆さ
れている積層金属膜６´のみを残した（図３（ｃ）及び
図４（ｂ））。

【００４７】さらに、フォトレジスト７´を剥離し、図
３（ｄ）に示すように、サーミスタ素体ウエハ２Ａ上に
パターニングされた積層金属膜６´を得た。次に、上記
サーミスタ素体ウエハ２Ａを図３（ｅ）及び図５の実線
Ａ，Ｂに沿って切断することにより、１．６×０．８ｍ
ｍの平面形状を有するサーミスタ素子１を多数得た。

【００４８】（第２の実施例）複数枚のグリーンシート
５を積層し、厚み方向に圧着した後、１３００℃で１時
間焼成し、５０×５０×０．８ｍｍのサーミスタ素体２
Ａを得、これをさらにダイヤモンド砥粒にて表面を研磨
し鏡面に仕上げて５０×５０×０．５ｍｍのサーミスタ
素体ウエハー２Ａ´を得た。以下実施例１と同様に工程
を踏んで１．６×０．８ｍｍの平面形状を有するサーミ
スタ素子１´を多数得た。なお、サーミスタ素体ウエハ
ーの面粗度は、研磨前がＲａ＝１．０μｍであったが、
研磨後はＲａ＝０．４６μｍであった。

【００４９】（第３の実施例）図６（ａ）及び（ｂ）
は、本発明の第２の実施例に係るサーミスタ素子を示す
側面図及び底面図である。

【００５０】サーミスタ素子１１は、サーミスタ素体１
２を用いて構成されている。サーミスタ素体１２につい
ては、第１の実施例で用いたサーミスタ素体２と同様に
構成されている。

【００５１】サーミスタ素体１２の下面１２ａには、第
１，第２の電極１３，１４が形成されている。第１，第
２の電極１３，１４は、それぞれ、コンタクト層１３
ａ，１４ａ、中間層１３ｂ，１４ｂ及び外部電極層１３
ｃ，１４ｃを有する。コンタクト層１３ａ，１４ａ及び
外部電極層１３ｃ，１４ｃは、それぞれ、第１の実施例
で用いたコンタクト層３ａ，４ａ及び外部電極層３ｂ，
４ｂと同様に構成されており、端面１２ｂ，１２ｃには
至らないように配置されている。異なるところは、中間
層１３ｂ，１４ｂが設けられていることにある。

【００５２】中間層１３ｂ，１４ｂは、本実施例では、
Ｎｉを真空蒸着することにより形成されている。もっと
も、中間層１３ｂ，１４ｂについては、Ｎｉ以外にＣｕ
またはＲｈにより構成されてもよく、あるいはＮｉ、Ｃ
ｕもしくはＲｈの合金により構成することができる。ま
た、中間層１３ｂ，１４ｂの成膜方法についても、真空
蒸着に限らず、スパッタリング、イオンプレーティン
グ、無電解もしくは電解メッキのような薄膜形成方法を
用いることができる。

【００５３】サーミスタ素子１１においても、第１，第
２の電極１３，１４がサーミスタ素体１２の下面１２ａ
において、対向されており、他の面には第１，第２の電
極１３，１４が至っていない。従って、サーミスタ素体
１２の下面１２ａ側からプリント回路基板などに表面実
装することができる。また、他の面に第１，第２の電極
１３，１４が至っていないので、半田フローや半田リフ
ロー法により接合する場合、金属フィレットの形成が生
じ難い。

【００５４】加えて、第１の実施例の場合と同様に、外
部電極層１３ｃ，１４ｃが、凹凸の少ないコンタクト層
１３ａ，１４ａ上に形成されているので、外部電極１３
ｃ，１４ｃも凹凸が少ない。よって、バンプ接合法によ
りプリント回路基板などに実装した場合に、接合の信頼
性が効果的に高められる。

【００５５】加えて、第２の実施例では、ポリイミドよ
りなる絶縁性樹脂層１５がサーミスタ素体１２の下面１
２ａに形成されており、かつポリイミドよりなる第２の
絶縁性樹脂層１６がサーミスタ素体１２の上面１２ｄに
形成されているので、耐湿性及び温度特性が高められ
る。しかも、絶縁性樹脂層１５は、第１，第２の電極１
３，１４が形成されている部分以外のサーミスタ素体１
２の下面１２ａを少なくとも覆うように形成されている
ので、第１，第２の電極１３，１４間の所望でない短絡
も防止することができる。

【００５６】なお、絶縁性樹脂層１５は、サーミスタ素
体１２の下面１２ａにおいて、第１，第２の電極１３，
１４が形成されている部分以外を覆うように形成されて
いるが、この場合、図示のように、絶縁性樹脂層１５
は、第１，第２の電極１３，１４の端面や第１，第２の
電極１３，１４の一部を部分的に覆うように形成されて
いてもよい。

【００５７】なお、第２の実施例では、サーミスタ素体
１２の上面１２ｄを覆うように第２の絶縁性樹脂層１６
が形成されているが、第２の絶縁性樹脂層１６は形成さ
れずともよい。

【００５８】また、本発明において、絶縁性樹脂層１５
及び第２の絶縁性樹脂層１６は、ポリイミドの他、エポ
キシ樹脂やフッ素系樹脂などの耐湿性に優れた他の樹脂
により構成してもよい。

【００５９】（第４の実施例）図７（ａ）及び（ｂ）
は、本発明の第３の実施例に係るサーミスタ素子を示す
側面図及び底面図である。

【００６０】サーミスタ素子２１は、第２の中間層１３
ｄ，１４ｄを設けたことを除いては、第２の実施例に係
るサーミスタ素子１１と同様である。従って、同一部分
については、同一の参照番号を付することにより、その
詳細な説明は省略する。

【００６１】サーミスタ素子２１では、第１の電極１３
において、コンタクト層１３ａと、中間層１３ｂとの間
に第２の中間層１３ｄが形成されており、第２の電極１
４においては、コンタクト層１４ａと中間層１４ｂとの
間に第２の中間層１４ｄが形成されている。

【００６２】第２の中間層１３ｄ，１４ｄは、それぞ
れ、本実施例ではＰｄを真空蒸着することにより形成さ
れている。もっとも、Ｐｄ以外に、Ａｇ、Ａｕ、Ｐｔま
たはＰｄ、Ａｇ、ＡｕもしくはＰｔを含む合金により構
成してもよく、形成方法についても、真空蒸着に限ら
ず、スパッタリング、イオンプレーティングもしくは電
解メッキ、無電解メッキなどの薄膜形成法により形成す
ることができる。

【００６３】本実施例では、中間層１３ｂ，１４ｂが、
半田バンプ実装した場合の半田バンプとの接合強度を高
めている。また、Ａｕよりなる外部電極層１３ｃ，１４
ｃは、Ｎｉよりなる中間層１３ｂ，１４ｂが空気中の酸
素により酸化することを防止する作用を果たすと共に、
例えば、ＡｕもしくはＡｕを含む合金からなるバンプを
用いた場合のバンプと第１，第２の電極１３，１４との
接合強度を高めるように作用している。

【００６４】さらに、半田バンプと接合する場合や半田
フローもしくはリフロー実装法により接合する場合に
は、Ａｕよりなる外部電極層１３ｃ，１４ｃが半田と合
金化し、半田食われを生じるおそれがあるが、半田が中
間層１３ｂ，１４ｂを構成しているＮｉと合金化し、半
田と中間層１３ｂ，１４ｂとが接合することにより、半
田との接合強度が高められる。

【００６５】従って、本実施例に係るサーミスタ素子
は、半田バンプを用いたバンプ実装、Ａｕバンプを用い
たバンプ実装、半田によるフローもしくはリフロー実装
法の何れにも好適に用いることができる。

【００６６】さらに、コンタクト層１３ａ，１４ａ上
に、上記Ｐｄからなる第２の中間層１３ｄ，１４ｄが形
成されているため、電解メッキによる中間層１３ｂ，１
４ｂの着膜状態が高められる。

【００６７】（変形例）本発明に係るサーミスタ素子
は、第１〜第３の実施例の構造に限定されるものではな
く、種々変形し得る。

【００６８】図８（ａ），（ｂ）に示すサーミスタ素子
３１は、第２の実施例に係るサーミスタ素子１１の変形
例に相当する。サーミスタ素子１１では、サーミスタ素
体１２の下面１２ａ上に第１，第２の電極１３，１４及
び絶縁性樹脂層１５が形成されていたが、サーミスタ素
子３１では、サーミスタ素体１２の上面１２ｄ上におい
ても同じ構造が設けられている。すなわち、サーミスタ
素体１２の上面１２ｄにも第１，第２の電極１３，１４
及び絶縁性樹脂層１５が構成されている。このように、
本発明においては、第１，第２の電極は、サーミスタ素
体の複数の面に形成されていてもよい。

【００６９】また、図９（ａ）及び（ｂ）に示すサーミ
スタ素子４１では、第１，第２の電極のうち、コンタク
ト層の平面形状が第１の実施例と異ならされている。す
なわち、サーミスタ素体２の下面２ａ上に、第１，第２
の電極４３，４４が形成されているが、第１，第２の電
極４３，４４のコンタクト層４３ａ，４４ａは、図９
（ｂ）に示されているように、くし歯形状を有するよう
に構成されている。このように、くし歯形状を有するコ
ンタクト層４３ａ，４４ａを設けることにより、同じサ
ーミスタ素体２を用いて異なる抵抗特性を有するサーミ
スタ素子を提供することができる。

【００７０】すなわち、コンタクト層４３ａ，４４ａで
例示されているように、サーミスタ素体の一面において
第１，第２の電極を対向させる態様は、適宜の形状に変
形し得る。

【００７１】なお、サーミスタ素子４１においても、コ
ンタクト層４３ａ，４４ａ上には、外部電極層４３ｂ，
４４ｂが形成されている。コンタクト層４３ａ，４４ａ
及び外部電極層４３ｂ，４４ｂを構成する材料について
は、前述した実施例と同様に適宜選択し得るが、一例を
挙げると、コンタクト層４３ａ，４４ａをＮｉ−Ｃｒ合
金で、外部電極層４３ｂ，４４ｂをＡｕ−Ｓｎ合金で構
成した例を挙げることができる。

【００７２】さらに、図１０に示すサーミスタ素子５１
のように、コンタクト層５３ａ，５４ａは、サーミスタ
素体２のコンタクト層５３ａ，５４ａが対向している面
以外の面に至るように形成されていてもよい。

【００７３】すなわち、サーミスタ素子５１では、サー
ミスタ素体２の下面２ａにおいて、第１，第２の電極５
３，５４が対向されているが、コンタクト層５３ａ，５
４ａはサーミスタ素体２の下面２ａだけでなく、端面２
ｂ，２ｃ及び上面２ｄに至るように形成されている。こ
の場合においても、外部電極層５３ｂ，５４ｂは、第
１，第２の電極５３，５４のコンタクト層５３ａ，５４
ａが対向配置されている面にのみ形成されている。従っ
て、バンプ接合法によりプリント回路基板などに実装し
た場合、第１〜第４の実施例の場合と同様に、プリント
回路基板上に高密度実装することができる。

【００７４】（実験例）絶縁性樹脂でサーミスタ素体の
第１，第２の電極が対向している素体面を被覆すること
により耐湿性が高められることを具体的な実験により確
かめた。

【００７５】第１の実施例に係るサーミスタ素子１を用
意し、さらに、サーミスタ素子１のサーミスタ素体２の
下面２ａにおいて、ポリイミドからなる略１０μｍの厚
みの絶縁性樹脂層を、図６に示す絶縁性樹脂層１５のよ
うに、第１，第２の電極３，４間の領域を被覆するよう
に形成し、さらに、サーミスタ素体２の上面２ｄにも図
６に示す第２の絶縁性樹脂層１６のように、第２の絶縁
性樹脂層を被覆した。このサーミスタ素子をＡｕバンプ
接合法によりプリント回路基板に実装した。

【００７６】比較のために、図１４に示した構造のサー
ミスタ素子６５において、電極６７，６８をＡｇ層、電
極６９，７０をＮｉ層及びＳｎ層の合計３層構造を有す
るもので構成し、プリント回路基板上にリフロー半田法
により実装したものを用意した。

【００７７】上記のようにしてプリント回路基板上に実
装された実施例及び従来例のサーミスタ素子について、
８５℃の温度で、１０００時間放置し、その間の抵抗値
変化率を測定した。結果を図１１に示す。

【００７８】図１１から明らかなように、従来例に比べ
て、実施例のサーミスタ素子では、１０００時間放置後
での抵抗値変化率が１％以下と低い。これは半田付けに
よる従来例のサーミスタ素子が、半田の脆化により機械
的接合強度が低下し、電気的接合が悪化したのに対し、
実施例のサーミスタ素子ではＡｕバンプ接合の機械的接
合強度が殆ど低下せず、特に温度特性が高められること
による。

【００７９】また、Ａｕバンプ接合及び半田バンプ接合
法により、第１の実施例〜第３の実施例のサーミスタ素
子をプリント回路基板上に接合した。比較のために、図
１４に示したサーミスタ素子６５についても同様にＡｕ
バンプ接合及び半田バンプ接合によりプリント回路基板
上に実装し、それぞれ、接合の良否を確認した。Ａｕバ
ンプ接合及び半田バンプ接合の条件は以下の通りであ
る。

【００８０】Ａｕバンプ接合…図１２に示すように、
アルミナ基板５５上にＡｕよりなるストリップライン５
５ａ，５５ｂが形成された実装基板を用意した。このス
トリップライン５５ａ，５５ｂ上に直径５０μｍ、厚さ
２０μｍの円柱状のＡｕバンプ５６ａ，５６ｂ，５７
ａ，５７ｂを、１つの電極に対し２個配置し、ボンディ
ング温度４００℃及びボンディング圧力５０ｇでサーミ
スタ素子を実装した。

【００８１】半田バンプ接合…図１２に示した実装基
板と同様に、アルミナ基板５５上に、ストリップライン
５５ａ，５５ｂを、ただし半田メッキによりストリップ
ライン５５ａ，５５ｂを形成し、実装基板とした。ま
た、上記Ａｕバンプに代えて、同じ寸法及び形状の半田
バンプを１つの電極あたりに２個用い、ボンディング温
度１５０℃及びボンディング圧力２０ｇで接合した。

【００８２】接合の良否については、以下の要領で評価
した。接合の良否判定基準…サーミスタ素子が実装された実装
基板を側面より観察し、バンプ５６ａ，５６ｂ，５７
ａ，５７ｂのうち全てのバンプが接合がされたものを接
合良品と判定し、バンプ５６ａ，５６ｂ，５７ａ，５７
ｂのうち１つでも接合できていないものを接合不良と判
定した。

【００８３】結果を下記の表１に示す。

【００８４】

【表１】

【００８５】

【発明の効果】請求項１に記載の発明によれば、サーミ
スタ素体の一面上において第１，第２の電極が対向配置
されており、第１，第２の電極が、それぞれ、コンタク
ト層及び外部電極層を備えるため、第１，第２の電極が
対向されているサーミスタ素体面からプリント回路基板
などに表面実装することができる。すなわち、請求項１
に記載の発明に係るサーミスタ素子は、表面実装型サー
ミスタ素子として用いることができる。

【００８６】しかも、コンタクト層は、薄膜形成法によ
り形成されているので、導電ペーストを塗布・焼き付け
することにより形成された厚膜電極に比べて凹凸が少な
い。従って、コンタクト層上に形成された外部電極層も
凹凸が少なく、平滑性に優れているので、バンプ接合法
を用いた場合の接続の信頼性が高められる。

【００８７】よって、請求項１に記載の発明に係るサー
ミスタ素子を用いれば、バンプ接合法を利用してプリン
ト回路基板などに表面実装した場合、実装密度を効果的
に高めることができる。

【００８８】請求項２に記載の発明では、コンタクト層
が第１，第２の電極の対向されているサーミスタ素体面
にのみ形成されているため、半田付けにより表面実装し
た場合のフィレットの形成を抑制することができる。

【００８９】請求項３に記載の発明によれば、コンタク
ト層が、Ｎｉ、Ｃｒ、Ｃｕ及びこれらの合金からなる群
から選択した金属よりなるため、サーミスタ素体に対し
て第１，第２の電極が良好にオーミック接触され、サー
ミスタ素体のサーミスタ特性を有効に取り出すことがで
きる。

【００９０】請求項４に記載の発明では、コンタクト層
と外部電極層との間に中間層が形成されており、該中間
層がＮｉ、Ｃｕ及びこれらの合金からなる群から選択し
た金属よりなるため、半田を用いた接合法に利用した場
合、外部電極層が半田食われを起こしても、半田と合金
化して十分な接合強度を与える。

【００９１】同様に、請求項５に記載の発明によれば、
第２の中間層が、Ａｕ、Ａｇ、Ｐｄ及びこれらの合金か
らなる群から選択した金属よりなるため、付着強度に優
れた中間層をメッキ法により形成することができる。

【００９２】請求項６に記載の発明によれば、絶縁性樹
脂層が第１，第２の電極が対向配置されているサーミス
タ素体面に形成されており、従って、サーミスタ素子の
耐湿性及び温度特性が高められると共に、第１，第２の
電極間の短絡を抑制することができる。

【００９３】請求項７に記載の発明では、絶縁性樹脂層
が、第１，第２の電極が対向配置されているサーミスタ
素体面とは反対側のサーミスタ素体面にも形成されてい
るので、より一層耐湿性及び温度特性に優れたサーミス
タ素子を提供することができる。

【００９４】請求項８に記載の発明では、第１，第２の
電極がサーミスタ素体の複数の面に形成されているの
で、同一のサーミスタ素体を用いて、抵抗特性の異なる
サーミスタ素子を容易に提供することができる。

【００９５】請求項９に記載の発明では、研磨によりサ
ーミスタ素体表面の平滑性が高められているので、素体
表面上のコンタクト層、さらにその上層の外部電極層は
凹凸が極めて少なく、平滑性に優れている。従って、バ
ンプ接合法を利用したプリント基板などへの請求項１〜
８に記載の発明に係るサーミスタ素子の表面実装接合の
信頼性をさらに効果的に高めることができる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、本発明の第１の実施例に
係るサーミスタ素子の側面図及び底面図。

【図２】（ａ）〜（ｄ）は、第１の実施例のサーミスタ
素子を得るための製造工程を説明するための模式的フロ
ー図。

【図３】（ａ）〜（ｅ）は、第１の実施例のサーミスタ
素子を得るための各構成を説明するための模式的フロー
図。

【図４】（ａ）及び（ｂ）は、それぞれ、図３（ｂ）及
び図（ｃ）における状態の平面図。

【図５】図３（ｅ）に示した状態を示す平面図。

【図６】（ａ）及び（ｂ）は、本発明の第２の実施例に
係るサーミスタ素子の側面図及び底面図。

【図７】（ａ）及び（ｂ）は、それぞれ、本発明の第３
の実施例に係るサーミスタ素子の側面図及び底面図。

【図８】（ａ）及び（ｂ）は、本発明に係るサーミスタ
素子の変形例を示す側面図及び底面図。

【図９】（ａ）及び（ｂ）は、本発明に係るサーミスタ
素子の他の変形例を示す側面図及び底面図。

【図１０】本発明に係るサーミスタ素子のさらに他の変
形例を示す側面断面図。

【図１１】実施例及び従来例のサーミスタ素子の高温放
置試験結果を示す図。

【図１２】実施例及び従来例のサーミスタ素子のバンプ
接合法による接合工程を説明するための斜視図。

【図１３】（ａ）及び（ｂ）は、それぞれ、従来のサー
ミスタ素子の一例を示す斜視図及び断面図。

【図１４】（ａ）及び（ｂ）は、従来のサーミスタ素子
の他の例を示す側面図及び底面図。

【符号の説明】

１…サーミスタ素子２…サーミスタ素体２ａ…下面３，４…第１，第２の電極３ａ，４ａ…コンタクト層３ｂ，４ｂ…外部電極層１１…サーミスタ素子１２…サーミスタ素体１２ａ…下面１３，１４…第１，第２の電極１３ａ，１４ａ…コンタクト層１３ｂ，１４ｂ…中間層１３ｃ，１４ｃ…外部電極層１３ｄ，１４ｄ…第２の中間層１５…絶縁性樹脂層１６…絶縁性樹脂層２１…サーミスタ素子３１…サーミスタ素子４１…サーミスタ素子４３，４４…第１，第２の電極４３ａ，４４ａ…コンタクト層４３ｂ，４４ｂ…外部電極層５１…サーミスタ素子５３，５４…第１，第２の電極５３ａ，５４ａ…コンタクト層５３ｂ，５４ｂ…外部電極層

【手続補正書】

【提出日】平成１０年６月２５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正内容】

【００３９】なお、コンタクト層形成前に電極形成面２
ａをダイヤモンド砥粒などを用いて研磨することにより
平滑度を向上させると、さらに外部電極面３ｂ，３ｄは
凹凸が少なくなる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４８

【補正方法】削除

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】(第２の実施例)図６（ａ）及び（ｂ）は、
本発明の第２の実施例に係るサーミスタ素子を示す側面
図及び底面図である。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００５９

【補正方法】変更

【補正内容】

【００５９】(第３の実施例)図７（ａ）及び（ｂ）は、
本発明の第３の実施例に係るサーミスタ素子を示す側面
図及び底面図である。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００７４

【補正方法】変更

【補正内容】

【００７４】本発明に係る実施例であるプリント回路基
板にバンプ実装したサーミスタ素子が、従来例であるプ
リント基板に半田法により実装したサーミスタ素子と比
較して、耐湿性が高められることを具体的な実験により
確かめた。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００７５

【補正方法】変更

【補正内容】

【００７５】第１の実施例に係るサーミスタ素子１を用
意し、Ａｕバンプ接合方によりプリント回路基板に実装
した。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００８４

【補正方法】変更

【補正内容】

【００８４】

【表１】

Claims

【特許請求の範囲】

【請求項１】サーミスタ素体と、サーミスタ素体の一
面上において対向された第１，第２の電極とを有するサ
ーミスタ素子であって、前記第１，第２の電極が、それぞれ、サーミスタ素体に
オーミック接触されており、かつ薄膜形成法により形成
されたコンタクト層と、第１，第２の電極が対向されて
いるサーミスタ素体面上においてのみコンタクト層上に
直接または間接に形成されており、かつＡｕ、Ａｇ、Ｐ
ｄ、Ｐｔ、Ｓｎ及びこれらの合金からなる群から選択さ
れた金属により構成されている外部電極層とを備えるこ
とを特徴とする、サーミスタ素子。
【請求項２】前記コンタクト層が、第１，第２の電極
の対向されているサーミスタ素体面にのみ形成されてい
る、請求項１に記載のサーミスタ素子。
【請求項３】前記コンタクト層が、Ｎｉ、Ｃｒ、Ｃｕ
及びこれらの合金からなる群から選択した金属からな
る、請求項１または２に記載のサーミスタ素子。
【請求項４】前記コンタクト層と、前記外部電極層と
の間に形成されており、かつＮｉ、Ｃｕ、Ｒｈ及びこれ
らの合金からなる群から選択した金属からなる中間層を
さらに備えることを特徴とする、請求項３に記載のサー
ミスタ素子。
【請求項５】前記コンタクト層と前記中間層との間に
形成されており、かつＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｓｎ及
びこれらの合金からなる群から選択した金属により構成
されている第２の中間層をさらに備えることを特徴とす
る、請求項４に記載のサーミスタ素子。
【請求項６】前記第１，第２の電極が対向されている
サーミスタ素体面において、前記第１，第２の電極が形
成されている部分以外のサーミスタ素体面を少なくとも
覆うように形成された絶縁性樹脂層をさらに備えること
を特徴とする、請求項１〜５の何れかに記載のサーミス
タ素子。
【請求項７】前記絶縁性樹脂層が形成されているサー
ミスタ素体面とは反対側のサーミスタ素体面に第２の絶
縁性樹脂層が形成されている請求項６に記載のサーミス
タ素子。
【請求項８】前記第１，第２の電極がサーミスタ素体
の複数の面に形成されている、請求項１〜７の何れかに
記載のサーミスタ素子。
【請求項９】前記第１，第２の電極が形成されるサー
ミスタ素体面が平坦である、請求項１〜８の何れかに記
載のサーミスタ素子。