JPH0330028A - シグナルプロセッサ - Google Patents
シグナルプロセッサInfo
- Publication number
- JPH0330028A JPH0330028A JP1163682A JP16368289A JPH0330028A JP H0330028 A JPH0330028 A JP H0330028A JP 1163682 A JP1163682 A JP 1163682A JP 16368289 A JP16368289 A JP 16368289A JP H0330028 A JPH0330028 A JP H0330028A
- Authority
- JP
- Japan
- Prior art keywords
- program
- signal processor
- section
- processor
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
本発明はシグナルプロセッサのプログラムカウンタ制御
に関するものである。
に関するものである。
［従来の技術］
従来のこの種のシグナルプロセッサは、通常のプロセッ
サと同様に、プログラムカウンタがインストラクション
・フエツチごとに１づつ加算され、この結果インストラ
クションＲ．ＯＭの内容が順次読み出されて実行される
ものとなっている。
サと同様に、プログラムカウンタがインストラクション
・フエツチごとに１づつ加算され、この結果インストラ
クションＲ．ＯＭの内容が順次読み出されて実行される
ものとなっている。
［発明が解決しようとする課題］
上述した従来のシグナルプロセッサのプログラムカウン
タは、外部から制御することができないので、シグナル
プロセッサが正常に動作しない場合、ハードとソフトの
両面からの不良原因の究明ができないという問題があっ
た。
タは、外部から制御することができないので、シグナル
プロセッサが正常に動作しない場合、ハードとソフトの
両面からの不良原因の究明ができないという問題があっ
た。
［課題を解決するための手段］
このような課題を解決するために本発明のシグナルプロ
セ・ソサは、プログラムが格納されるインストラクシシ
ンＲＯＭ部と、このインストラクションＲＯＭ部のアド
レスを指定するプログラムカウンタ部と、このプログラ
ムカむンタ部を外部から制御する外部制御部とを備えた
ものである。
セ・ソサは、プログラムが格納されるインストラクシシ
ンＲＯＭ部と、このインストラクションＲＯＭ部のアド
レスを指定するプログラムカウンタ部と、このプログラ
ムカむンタ部を外部から制御する外部制御部とを備えた
ものである。
［作用］
外部制御部からプログラムカウンタ部が制御されると、
プログラムカウンタ部は外部制御部からの制御に基づい
てインストラクションＲＯＭ部のアドレスを指定する．
この結果、シグナルプロセッサはインストラクションＲ
ＯＭ内の指定されたアドレスのプログラムを実行する． ［実施例］ 次に、本発明について図面を参照して説明する。
プログラムカウンタ部は外部制御部からの制御に基づい
てインストラクションＲＯＭ部のアドレスを指定する．
この結果、シグナルプロセッサはインストラクションＲ
ＯＭ内の指定されたアドレスのプログラムを実行する． ［実施例］ 次に、本発明について図面を参照して説明する。
第１図は本発明のシグナルプロセッサの一実施例を示す
ブロック図である．同図において、１はディジタルシグ
ナルプロセッサ（以下、シグナルプロセッサという〉、
２はこのシグナルプロセッサｌの内部にあってプログラ
ムの読みだしＩＩＩ１御を行うプログラムカウンタ、３
は同じくシグナルプロセッサ１内にあってこのシグナル
プロセッサ■が実行するプロセッサが格納されたインス
トラクションＲＯＭ、４はプロセッサカウンタ２を外部
から制御する外部制御部である． 次に、第２図はこの動作を説明する説明図である．同図
において、１１〜１４はプログラムが格納されたプログ
ラム部、２ｌ〜２４はプログラム部１１〜ｌ４のプログ
ラムに対応した出力プログラムが格納された出力部であ
る。
ブロック図である．同図において、１はディジタルシグ
ナルプロセッサ（以下、シグナルプロセッサという〉、
２はこのシグナルプロセッサｌの内部にあってプログラ
ムの読みだしＩＩＩ１御を行うプログラムカウンタ、３
は同じくシグナルプロセッサ１内にあってこのシグナル
プロセッサ■が実行するプロセッサが格納されたインス
トラクションＲＯＭ、４はプロセッサカウンタ２を外部
から制御する外部制御部である． 次に、第２図はこの動作を説明する説明図である．同図
において、１１〜１４はプログラムが格納されたプログ
ラム部、２ｌ〜２４はプログラム部１１〜ｌ４のプログ
ラムに対応した出力プログラムが格納された出力部であ
る。
以上のように構成されたシグナルプロセッサについて第
２図に基づいてその動作を説明する．インストラクショ
ンＲＯＭ３のプログラム部１ｌ、プログラム部ｌ２、プ
ログラム部ｌ３およびプログラム部ｌ４に格納されたプ
ログラムは、各々独立したプログラムである。そして、
外部制御部４からプログラムカウンタ２に対してプログ
ラム部１１内のプログラムの走行指示が行われると、シ
グナルプロセッサｌはプログラムカウンタ２の指示に従
い、プログラム部１１内のプログラムの先頭番地から命
令を１づつ読み出して実行する．そして、プログラム部
１１のプログラムの実行が終了する直前に、このプロセ
ッサ１に接続されたバス（図示せず〉の内容を検出して
出力＃６２ｌにジャンプするようなプログラムを実行す
る．そして、このシグナルプロセッサｌは、出力部２ｌ
にジャンプしてこの出力部２ｌに格納されたプログラム
、すなわち上記で検出したバスの内容に応じたデータを
このプロセッサ１の出力ボート（図示せず）に送出する
プログラムを実行する．同様に、外部制御部４の制御に
よりシグナルプロセッサｌは、プログラム部１２、プロ
グラム部１３およびプログラム部１４内のプログラムを
実行し、これらプログラムの各終了後にそれぞれ出力部
２２、出力部２３および出力部２４にジャンプして、検
出したバスの内容に応じたデータをこのプロセッサｌの
出力ボートに送出するプログラムを実行する． このようにして、外部からシグナルプロセッサ１のボー
トの状態をハード的に（例えば、シンクロスコープ等を
使用して）ＩＩ測することにより、プログラム部１１．
１２，１３．１４の実行状態が判明できることになる．
そして、例えばあるプログラム部のプログラムを実行さ
せて所定のボートに出力結果が得られないとき、このプ
ログラム部の中にバグがあるということで、外部制御部
４がプログラムカウンタ２を制御することにより、さら
にこのプログラム部内のプログラムの実行範囲を狭めた
走行制御を行う，こう１，て、ハードおよびソフトの両
面から不良原因の究明が可能となる． 第３図はインストラクションＲＯＭＢ内のプログラム部
Ａおよび１ログラム部Ｂにそれぞれ格納された２つの異
なるプログラムの走行制御を説明する説明図である。同
図について説明する。インストラクションＲＯＭ３のプ
ログラム部Ａおよびプログラム？ｉ６Ｂに格納されたプ
ログラムは、各々独立したプログラムであってそれぞれ
異なる内容のプログラムである．そして、上記したよう
に、外部Ｍ御部４からプログラムカウンタ２に対してプ
ログラム部Ａ内のプログラムの走行指示が行われると、
シグナルプロセッサ１はプログラムカウンタ２の指示に
従い，プログラム部Ａ内のプログラムの先頭番地から命
令を１づつ読み出して実行する。そして、プログラム部
Ａ内のプログラムの実行が終了する直前に、出力部２１
にジャンプするようなプログラムを実行する。さらに、
このシグナルプロセッサ１は、出力部ＡＯにジャンプし
てこの出力部に格納されたプログラム、すなわちこのプ
ログラムの終了を示すデータをこのプロセッサ１の出力
ボートに送出するプログラムを実行する。同様に、外部
制御部４の制御によりシグナルプロセッサ１は、プログ
ラム部Ｂのプログラムも実行し、出力部ＢＯにジャンプ
して終了を示すデータを出力ボートに送出する。
２図に基づいてその動作を説明する．インストラクショ
ンＲＯＭ３のプログラム部１ｌ、プログラム部ｌ２、プ
ログラム部ｌ３およびプログラム部ｌ４に格納されたプ
ログラムは、各々独立したプログラムである。そして、
外部制御部４からプログラムカウンタ２に対してプログ
ラム部１１内のプログラムの走行指示が行われると、シ
グナルプロセッサｌはプログラムカウンタ２の指示に従
い、プログラム部１１内のプログラムの先頭番地から命
令を１づつ読み出して実行する．そして、プログラム部
１１のプログラムの実行が終了する直前に、このプロセ
ッサ１に接続されたバス（図示せず〉の内容を検出して
出力＃６２ｌにジャンプするようなプログラムを実行す
る．そして、このシグナルプロセッサｌは、出力部２ｌ
にジャンプしてこの出力部２ｌに格納されたプログラム
、すなわち上記で検出したバスの内容に応じたデータを
このプロセッサ１の出力ボート（図示せず）に送出する
プログラムを実行する．同様に、外部制御部４の制御に
よりシグナルプロセッサｌは、プログラム部１２、プロ
グラム部１３およびプログラム部１４内のプログラムを
実行し、これらプログラムの各終了後にそれぞれ出力部
２２、出力部２３および出力部２４にジャンプして、検
出したバスの内容に応じたデータをこのプロセッサｌの
出力ボートに送出するプログラムを実行する． このようにして、外部からシグナルプロセッサ１のボー
トの状態をハード的に（例えば、シンクロスコープ等を
使用して）ＩＩ測することにより、プログラム部１１．
１２，１３．１４の実行状態が判明できることになる．
そして、例えばあるプログラム部のプログラムを実行さ
せて所定のボートに出力結果が得られないとき、このプ
ログラム部の中にバグがあるということで、外部制御部
４がプログラムカウンタ２を制御することにより、さら
にこのプログラム部内のプログラムの実行範囲を狭めた
走行制御を行う，こう１，て、ハードおよびソフトの両
面から不良原因の究明が可能となる． 第３図はインストラクションＲＯＭＢ内のプログラム部
Ａおよび１ログラム部Ｂにそれぞれ格納された２つの異
なるプログラムの走行制御を説明する説明図である。同
図について説明する。インストラクションＲＯＭ３のプ
ログラム部Ａおよびプログラム？ｉ６Ｂに格納されたプ
ログラムは、各々独立したプログラムであってそれぞれ
異なる内容のプログラムである．そして、上記したよう
に、外部Ｍ御部４からプログラムカウンタ２に対してプ
ログラム部Ａ内のプログラムの走行指示が行われると、
シグナルプロセッサ１はプログラムカウンタ２の指示に
従い，プログラム部Ａ内のプログラムの先頭番地から命
令を１づつ読み出して実行する。そして、プログラム部
Ａ内のプログラムの実行が終了する直前に、出力部２１
にジャンプするようなプログラムを実行する。さらに、
このシグナルプロセッサ１は、出力部ＡＯにジャンプし
てこの出力部に格納されたプログラム、すなわちこのプ
ログラムの終了を示すデータをこのプロセッサ１の出力
ボートに送出するプログラムを実行する。同様に、外部
制御部４の制御によりシグナルプロセッサ１は、プログ
ラム部Ｂのプログラムも実行し、出力部ＢＯにジャンプ
して終了を示すデータを出力ボートに送出する。
そして、例えば外部制御部４がこの出力ボートの状態を
自動的に検出して、プログラム部Ａ内のプログラム（こ
の場合は例えば音声処理を行うプログラム〉の終了を判
断すると、次にアドレスカウンタ２を制御してプログラ
ム部Ｂ内のプログラム（この場合は例えばデータ処理を
行うプログラム）を実行するということも可能となる，
［発明の効果］ 以上説明したように本発明のシグナルプロセッサによれ
ば、外部制御部からの制御に基づいてプログラムカウン
タ部は、インストラクションＲＯＭ部のアドレスを指定
し、シグナルプロセッサはこのインストラクションＲＯ
Ｍ内の指定されたアドレスのプログラムを実行するよう
に構成したので、プログラムカウンタ部が外部から制御
でき、シグナルプロセッサが正常に動作しない場合、ハ
ードとソフトの両面から速やかな不良原因の究明ができ
るという効果が得られる。
自動的に検出して、プログラム部Ａ内のプログラム（こ
の場合は例えば音声処理を行うプログラム〉の終了を判
断すると、次にアドレスカウンタ２を制御してプログラ
ム部Ｂ内のプログラム（この場合は例えばデータ処理を
行うプログラム）を実行するということも可能となる，
［発明の効果］ 以上説明したように本発明のシグナルプロセッサによれ
ば、外部制御部からの制御に基づいてプログラムカウン
タ部は、インストラクションＲＯＭ部のアドレスを指定
し、シグナルプロセッサはこのインストラクションＲＯ
Ｍ内の指定されたアドレスのプログラムを実行するよう
に構成したので、プログラムカウンタ部が外部から制御
でき、シグナルプロセッサが正常に動作しない場合、ハ
ードとソフトの両面から速やかな不良原因の究明ができ
るという効果が得られる。
第１図は本発明のシグナルプロセッサの一実施例を示す
ブロック図、第２図，第３図はその動作説明に供する説
明図である。 ■・・・・デイジタルシグナルプロセッサ、２・・・・
プログラムカウンタ、３・・・・インストラクションＲ
ＯＭ、４−・・・外部制御部。
ブロック図、第２図，第３図はその動作説明に供する説
明図である。 ■・・・・デイジタルシグナルプロセッサ、２・・・・
プログラムカウンタ、３・・・・インストラクションＲ
ＯＭ、４−・・・外部制御部。
Claims (1)
- 【特許請求の範囲】 ディジタル信号の処理を行うシグナルプロセッサにお
いて、 プログラムが格納されるインストラクションＲＯＭ部と
、 このインストラクションＲＯＭ部のアドレスを指定する
プログラムカウンタ部と、 このプログラムカウンタ部を外部から制御する外部制御
部と を備え、外部制御されたプログラムカウンタ部に基づい
てプログラムを実行するようにしたことを特徴とするシ
グナルプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163682A JPH0330028A (ja) | 1989-06-28 | 1989-06-28 | シグナルプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163682A JPH0330028A (ja) | 1989-06-28 | 1989-06-28 | シグナルプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330028A true JPH0330028A (ja) | 1991-02-08 |
Family
ID=15778598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1163682A Pending JPH0330028A (ja) | 1989-06-28 | 1989-06-28 | シグナルプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330028A (ja) |
-
1989
- 1989-06-28 JP JP1163682A patent/JPH0330028A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| JPH0330028A (ja) | シグナルプロセッサ | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JP2796041B2 (ja) | 入出力装置の診断方法 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPH0659931A (ja) | デバッグ装置 | |
| JPH01244547A (ja) | プログラム開発デバッグ支援方式 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH0413728B2 (ja) | ||
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JPH02189666A (ja) | マイクロコンピュータの制御回路 | |
| JPH02103636A (ja) | 付加演算装置 | |
| JPS6224325A (ja) | 演算処理装置 | |
| JPH041829A (ja) | データ処理装置 | |
| JPH0253146A (ja) | プログラム・トレース方法 | |
| JPS59206956A (ja) | デバツグ方法 | |
| JPH0340039A (ja) | ファームウェア診断装置 | |
| JPH01288931A (ja) | Ｐｌ／ｉプログラムのデバック方式 | |
| JPS60239843A (ja) | デバツグ装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS6395542A (ja) | 伝送制御用プロセツサ | |
| JPH02144733A (ja) | インサーキットエミュレータ |