JPH0247865B2 - - Google Patents
Info
- Publication number
- JPH0247865B2 JPH0247865B2 JP56127266A JP12726681A JPH0247865B2 JP H0247865 B2 JPH0247865 B2 JP H0247865B2 JP 56127266 A JP56127266 A JP 56127266A JP 12726681 A JP12726681 A JP 12726681A JP H0247865 B2 JPH0247865 B2 JP H0247865B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- transistor
- capacitor
- gate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
本発明はMIS（金属−絶縁物−半導体）トラン
ジスタアレイを用いたデイスプレイのためのアク
テイブ・マトリツクス基板に関するものである。
ジスタアレイを用いたデイスプレイのためのアク
テイブ・マトリツクス基板に関するものである。
従来アクテイブ・マトリツクスを用いたデイス
プレイパネルはダイナミツク方式に比しそのマト
リツクスサイズを非常に大きくでき、大型かつド
ツト数の大きなパネルを実現可能な方式として注
目を浴びている。特に液晶のような受光型素子で
はダイナミツク方式での駆動デユーテイは限界が
あり、テレビ表示等にはアクテイブ・マトリツク
スの応用が考えられている。第１図は従来のアク
テイブ・マトリツクスの１セルを示している。ア
ドレス線Ｘがトランジスタ２のゲートに入力され
ており、トランジスタをONさせてデータ線Ｙの
信号を保持用コンデンサ３に電荷として蓄積させ
る。再びデータを書き込むまで、このコンデンサ
３により保持され、同時に液晶４を駆動する。こ
こでVCは共通電極信号である。液晶のリークは
非常に少ないので、短時間の電荷の保持には十分
である。ここのトランジスタとコンデンサ１の製
造は通常のICのプロセスと全く同じである。第
２図は第１図のセルをシリコンゲートプロセスに
より作成した例である。単結晶シリコンウエハ上
にトランジスタ１０とコンデンサ１１が構成され
る。アドレス線Ｘとコンデンサの上電極１１は多
結晶シリコン（ポリシリコン）で、又データ線Ｙ
と液晶駆動電極１３はAlでできており、コンタ
クトホール７，８，９により、基板とAl、ポリ
シリコンとAlが夫々接続される。
プレイパネルはダイナミツク方式に比しそのマト
リツクスサイズを非常に大きくでき、大型かつド
ツト数の大きなパネルを実現可能な方式として注
目を浴びている。特に液晶のような受光型素子で
はダイナミツク方式での駆動デユーテイは限界が
あり、テレビ表示等にはアクテイブ・マトリツク
スの応用が考えられている。第１図は従来のアク
テイブ・マトリツクスの１セルを示している。ア
ドレス線Ｘがトランジスタ２のゲートに入力され
ており、トランジスタをONさせてデータ線Ｙの
信号を保持用コンデンサ３に電荷として蓄積させ
る。再びデータを書き込むまで、このコンデンサ
３により保持され、同時に液晶４を駆動する。こ
こでVCは共通電極信号である。液晶のリークは
非常に少ないので、短時間の電荷の保持には十分
である。ここのトランジスタとコンデンサ１の製
造は通常のICのプロセスと全く同じである。第
２図は第１図のセルをシリコンゲートプロセスに
より作成した例である。単結晶シリコンウエハ上
にトランジスタ１０とコンデンサ１１が構成され
る。アドレス線Ｘとコンデンサの上電極１１は多
結晶シリコン（ポリシリコン）で、又データ線Ｙ
と液晶駆動電極１３はAlでできており、コンタ
クトホール７，８，９により、基板とAl、ポリ
シリコンとAlが夫々接続される。
この種の通常のICプロセスに従つたマトリツ
クス基板は次の大きな欠点をもつ。
クス基板は次の大きな欠点をもつ。
１つはマトリツクス基板の製造プロセスがIC
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部には、単結晶中の結晶欠陥にかなり左右され
通常のセルではこのリーク電流を100PA以下にし
なければならず、この構造では数万個のセル全て
のリークを押えることはむずかしい。ここで発生
する接合リークはコンデンサ３に蓄積された電荷
を放電し、コントラストを低下させる。
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部には、単結晶中の結晶欠陥にかなり左右され
通常のセルではこのリーク電流を100PA以下にし
なければならず、この構造では数万個のセル全て
のリークを押えることはむずかしい。ここで発生
する接合リークはコンデンサ３に蓄積された電荷
を放電し、コントラストを低下させる。
２つにはAl電極のすきまからシリコン基板に
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ３の電荷を放電してしま
いコントラストが低下する。
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ３の電荷を放電してしま
いコントラストが低下する。
本発明の目的はこの欠点を改善する方式を提供
するものであり、本発明の構成はガラス、石英、
上に半導体薄膜をチヤネルとする薄膜トランジス
タを構成するものであつて以下具体例にそつて説
明する。
するものであり、本発明の構成はガラス、石英、
上に半導体薄膜をチヤネルとする薄膜トランジス
タを構成するものであつて以下具体例にそつて説
明する。
第３図は本発明に用いマトリツクスセルを示す
ものであり、第１図の従来とは、容量18のGND
配線を新たに設けること、又は液晶の容量が十分
大きいと、それを電荷保持容量として用いるので
電荷保持用の容量18とGND配線を省略すること
ができ、この場合でも基本的なデータの書込、保
持は同じである。この場合のGND電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号
レベルは問わない。又表示データの入力をデータ
線Ｙがサンプル−ホールドする容量として、デー
タ線ＹとGNDラインの間の容量21、又はアドレ
ス線Ｘとの間の容量22を利用する。
ものであり、第１図の従来とは、容量18のGND
配線を新たに設けること、又は液晶の容量が十分
大きいと、それを電荷保持容量として用いるので
電荷保持用の容量18とGND配線を省略すること
ができ、この場合でも基本的なデータの書込、保
持は同じである。この場合のGND電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号
レベルは問わない。又表示データの入力をデータ
線Ｙがサンプル−ホールドする容量として、デー
タ線ＹとGNDラインの間の容量21、又はアドレ
ス線Ｘとの間の容量22を利用する。
第４図に本発明に用いる液晶駆動のための１セ
ル４０の図面を示す。ゲート線４７とGND線４
２は同一の導電性薄膜、データ線４５、トランジ
スタ部のチヤネル４６は半導体薄膜よりなる。又
コンデンサ４９を形成するために透明駆動電極４
４をつける前に誘電体膜を全面につける。コンタ
クト・ホール４３はこの誘電体膜を開孔して電極
４４とトランジスタとのコンタクトをとる。この
時シリコン薄膜のソース・ドレイン、配線等の低
抵抗層形成のための不純物注入は工程簡略のため
導電性薄膜（例えば金属、結果として不純物注入
されるシリコン膜等の材料を用いる）をマスクと
して行なう。第６図イ〜ハは、本発明の製造方法
の一実施例を示す。同図イにおいて、透明基板６
０上に不透明な導電性薄膜を形成後パターニング
し、ゲート電極６１を形成する。さらに、このゲ
ート電極６１上に酸化膜等の絶縁膜６２を形成す
る。次に、同図ロにおいて、この絶縁膜６２上に
シリコン薄膜６３を形成し、このシリコン薄膜６
３上ネガレジスト６４を塗布する。さらに、透明
基板６０の裏側より全面露光６５を行い現像す
る。こうして、ゲート電極６１の真上にはゲート
電極の形状のネガレジストが残留する。さらに、
同図ハに示す如くゲートセルフアラインの方式で
トランジスタのソース、ドレインの拡散領域６６
を形成する。しかしこのままだと第４図の半導体
薄膜と導電性薄膜の交点４７，４８もトランジス
タ４６と同様にトランジスタが形成されてしま
い、データ線４５は交点４７と４８で切れてしま
う。本発明はこのゲートセルフアライン方式によ
る工程簡略化による欠点を、次のようにして補な
う。半導体薄膜にクロスする導電性薄膜の幅（ト
ランジスタ４６ではW1 交点４７ではW2 交点
４８でW3）をトランジスタ部は交点部より長く
とることによる。即ち第６図ロにおいて不純物は
ゲート電極６６をマスクにドープされる際、必ず
横方向にもＸだけ入る。例えば多結晶シリコンで
は1000℃、1HでリンＰは5μmも侵入する。従つ
て、交叉部は導電性薄膜の幅を６〜8μm、トラン
ジスタ部は20μmに設定すると、ゲートセルフア
ラインを行つてもトランジスタはソースとドレイ
ンが分離され、又交叉部は拡散の横拡がりによ
り、トランジスタで言えばソースとドレインがシ
ヨートされ、配線が切れない。
ル４０の図面を示す。ゲート線４７とGND線４
２は同一の導電性薄膜、データ線４５、トランジ
スタ部のチヤネル４６は半導体薄膜よりなる。又
コンデンサ４９を形成するために透明駆動電極４
４をつける前に誘電体膜を全面につける。コンタ
クト・ホール４３はこの誘電体膜を開孔して電極
４４とトランジスタとのコンタクトをとる。この
時シリコン薄膜のソース・ドレイン、配線等の低
抵抗層形成のための不純物注入は工程簡略のため
導電性薄膜（例えば金属、結果として不純物注入
されるシリコン膜等の材料を用いる）をマスクと
して行なう。第６図イ〜ハは、本発明の製造方法
の一実施例を示す。同図イにおいて、透明基板６
０上に不透明な導電性薄膜を形成後パターニング
し、ゲート電極６１を形成する。さらに、このゲ
ート電極６１上に酸化膜等の絶縁膜６２を形成す
る。次に、同図ロにおいて、この絶縁膜６２上に
シリコン薄膜６３を形成し、このシリコン薄膜６
３上ネガレジスト６４を塗布する。さらに、透明
基板６０の裏側より全面露光６５を行い現像す
る。こうして、ゲート電極６１の真上にはゲート
電極の形状のネガレジストが残留する。さらに、
同図ハに示す如くゲートセルフアラインの方式で
トランジスタのソース、ドレインの拡散領域６６
を形成する。しかしこのままだと第４図の半導体
薄膜と導電性薄膜の交点４７，４８もトランジス
タ４６と同様にトランジスタが形成されてしま
い、データ線４５は交点４７と４８で切れてしま
う。本発明はこのゲートセルフアライン方式によ
る工程簡略化による欠点を、次のようにして補な
う。半導体薄膜にクロスする導電性薄膜の幅（ト
ランジスタ４６ではW1 交点４７ではW2 交点
４８でW3）をトランジスタ部は交点部より長く
とることによる。即ち第６図ロにおいて不純物は
ゲート電極６６をマスクにドープされる際、必ず
横方向にもＸだけ入る。例えば多結晶シリコンで
は1000℃、1HでリンＰは5μmも侵入する。従つ
て、交叉部は導電性薄膜の幅を６〜8μm、トラン
ジスタ部は20μmに設定すると、ゲートセルフア
ラインを行つてもトランジスタはソースとドレイ
ンが分離され、又交叉部は拡散の横拡がりによ
り、トランジスタで言えばソースとドレインがシ
ヨートされ、配線が切れない。
第５図は第４図における本発明の断面を示して
いる。Ａ−Ｂはトランジスタ断面、Ｃ−Ｄ，C′−
D′は交叉部の断面である。透明基板５０上に半
導体薄膜部５１，５２，５３，５４を形成後、ゲ
ート絶縁膜５５を形成し更に導電性薄膜によりゲ
ート電極５６、配線５６を形成後、これらの導電
性薄膜をマスクに半導体薄膜へ不純物ドープを行
なう。この後誘電体膜５７をつけてコンタクトホ
ールを開孔後透明駆動電極５８を形成する。この
結果、トランジスタはチヤネル５３が形成され、
又配線部は拡散部分５４がシヨートして本来の配
線機能をなす。
いる。Ａ−Ｂはトランジスタ断面、Ｃ−Ｄ，C′−
D′は交叉部の断面である。透明基板５０上に半
導体薄膜部５１，５２，５３，５４を形成後、ゲ
ート絶縁膜５５を形成し更に導電性薄膜によりゲ
ート電極５６、配線５６を形成後、これらの導電
性薄膜をマスクに半導体薄膜へ不純物ドープを行
なう。この後誘電体膜５７をつけてコンタクトホ
ールを開孔後透明駆動電極５８を形成する。この
結果、トランジスタはチヤネル５３が形成され、
又配線部は拡散部分５４がシヨートして本来の配
線機能をなす。
第７図はこれを更に保持用コンデンサ部に応用
した例である。セル７０はゲート線７１、データ
線７２、コンタクト・ホール７３、GNDライン
７４、交点７５，７６、コンデンサ７７、トラン
ジスタ７８、液晶駆動電極７９からできている。
この場合のコンデンサは半導体薄膜と導電性薄膜
の間のゲート絶縁膜を誘電体膜として形成され
る。しかし通常の如く大きなベタの電極でコンデ
ンサを形成すると、ゲートセルフアラインにより
不純物が半導体膜にドープされずに、コンデンサ
に直列に非常に高い抵抗が入つたと同じになり、
電荷保持の役割をしない。従つてこれを逃れるた
めにコンデンサの電極となる導電性薄膜を、トラ
ンジスタのチヤネル長（W1）より短かい幅の櫛
状にする。この結果櫛目と櫛目の間から不純物が
横方向に拡散し、下部で各々が短絡することによ
り、コンデンサの半導体膜の抵抗を下げることが
できる。
した例である。セル７０はゲート線７１、データ
線７２、コンタクト・ホール７３、GNDライン
７４、交点７５，７６、コンデンサ７７、トラン
ジスタ７８、液晶駆動電極７９からできている。
この場合のコンデンサは半導体薄膜と導電性薄膜
の間のゲート絶縁膜を誘電体膜として形成され
る。しかし通常の如く大きなベタの電極でコンデ
ンサを形成すると、ゲートセルフアラインにより
不純物が半導体膜にドープされずに、コンデンサ
に直列に非常に高い抵抗が入つたと同じになり、
電荷保持の役割をしない。従つてこれを逃れるた
めにコンデンサの電極となる導電性薄膜を、トラ
ンジスタのチヤネル長（W1）より短かい幅の櫛
状にする。この結果櫛目と櫛目の間から不純物が
横方向に拡散し、下部で各々が短絡することによ
り、コンデンサの半導体膜の抵抗を下げることが
できる。
第８図は第７図EFでの断面を示す。基板８０
上にシリコン薄膜を形成し、パターニングの後に
ゲート酸化膜８５及びコンデンサの誘電体膜８６
を形成後、ゲート電極及びコンデンサの電極とな
る導電性薄膜（金属膜やシリコン薄膜）をつけて
ゲート電極８７、コンデンサ電極８８を形成す
る。この後に導電性薄膜をマスクに半導体薄膜に
不純物をドープする。この時トランジスタ部は導
電性薄膜即ちゲート電極の幅が広いのでソース・
ドレイン８２，８３と不純物の入らないチヤネル
８１が形成されて、トランジスタとなる。一方コ
ンデンサは導電性薄膜８８の幅がトランジスタ部
より狭いので、不純物が横方向に拡散して短絡
し、この結果、低抵抗の半導体電極８４が形成さ
れる。この後に絶縁膜８９をつけて、コンタクト
部９１を開孔し、この後駆動電極９０を形成す
る。
上にシリコン薄膜を形成し、パターニングの後に
ゲート酸化膜８５及びコンデンサの誘電体膜８６
を形成後、ゲート電極及びコンデンサの電極とな
る導電性薄膜（金属膜やシリコン薄膜）をつけて
ゲート電極８７、コンデンサ電極８８を形成す
る。この後に導電性薄膜をマスクに半導体薄膜に
不純物をドープする。この時トランジスタ部は導
電性薄膜即ちゲート電極の幅が広いのでソース・
ドレイン８２，８３と不純物の入らないチヤネル
８１が形成されて、トランジスタとなる。一方コ
ンデンサは導電性薄膜８８の幅がトランジスタ部
より狭いので、不純物が横方向に拡散して短絡
し、この結果、低抵抗の半導体電極８４が形成さ
れる。この後に絶縁膜８９をつけて、コンタクト
部９１を開孔し、この後駆動電極９０を形成す
る。
本発明は前述のように、半導体薄膜と、半導体
金属等の導電性薄膜よりなるアクテイブ・マトリ
ツクス基板において、半導体薄膜と導電性薄膜の
交叉部分における導電性薄膜の幅を、トランジス
タ部より狭くすることにより、工程の簡略化を可
能にするものである。特にこの場合拡散の横拡が
りＸに対し、トランジスタでは2X以上、交叉部
コンデンサ部では2X以下にする。
金属等の導電性薄膜よりなるアクテイブ・マトリ
ツクス基板において、半導体薄膜と導電性薄膜の
交叉部分における導電性薄膜の幅を、トランジス
タ部より狭くすることにより、工程の簡略化を可
能にするものである。特にこの場合拡散の横拡が
りＸに対し、トランジスタでは2X以上、交叉部
コンデンサ部では2X以下にする。
本発明は透明基板上に半導体薄膜による薄膜ト
ランジスタを有するアクテイブマトリツクスを提
供するものであり、従来に比し次の利点がある。
ランジスタを有するアクテイブマトリツクスを提
供するものであり、従来に比し次の利点がある。
製造プロセスが簡単で、従来のパルクシリコン
タイプでは６回のフオトエツチング工程を必要と
したが、本発明の方式では３回でよく、工程コス
トが安いと共に、バルクシリコンの如くにＰ−Ｎ
接合断面積が非常に少なく従つて接合リークがわ
ずかであり歩留の向上が望める。
タイプでは６回のフオトエツチング工程を必要と
したが、本発明の方式では３回でよく、工程コス
トが安いと共に、バルクシリコンの如くにＰ−Ｎ
接合断面積が非常に少なく従つて接合リークがわ
ずかであり歩留の向上が望める。
又、上方から入射した光は90％以上通過し、又シ
リコン薄膜中のキヤリアの拡散長も短かいので、
光電流は殆んど発生せず、光に対するリーク筐は
１万ルツクスの下でも10PA以下となり、光の入
射による表示像の消滅は防ぐことができた。
リコン薄膜中のキヤリアの拡散長も短かいので、
光電流は殆んど発生せず、光に対するリーク筐は
１万ルツクスの下でも10PA以下となり、光の入
射による表示像の消滅は防ぐことができた。
更に透明基板に透明液晶駆動を用いると、最も
コントラストの高いFEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。
コントラストの高いFEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。
同時に基板にガラスやそれに準ずる材料を用い
るとパネルの組立が容易となり従来のパルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。
るとパネルの組立が容易となり従来のパルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。
上述の如く本発明は、透明基板上に不透明導電
性薄膜を沈着しパターニングによりゲート電極を
形成し、該ゲート電極上に絶縁膜を被覆する工
程、該絶縁膜上にシリコン薄膜を沈着しパターニ
ング後、このシリコン薄膜上にネガレジストを塗
布する工程、該透明基板の裏側より全面露光し、
ゲート電極上に該ネガレジストを残留する工程、
ゲートセルフアラインにより該シリコン薄膜中に
ソース、ドレイン拡散領域を形成する工程とより
なるようにしたから、ゲート電極をマスクとした
パターングによつて理想的なゲートセルフアライ
ンが実現でき、ソースドレイン拡散を確実に実現
できる。
性薄膜を沈着しパターニングによりゲート電極を
形成し、該ゲート電極上に絶縁膜を被覆する工
程、該絶縁膜上にシリコン薄膜を沈着しパターニ
ング後、このシリコン薄膜上にネガレジストを塗
布する工程、該透明基板の裏側より全面露光し、
ゲート電極上に該ネガレジストを残留する工程、
ゲートセルフアラインにより該シリコン薄膜中に
ソース、ドレイン拡散領域を形成する工程とより
なるようにしたから、ゲート電極をマスクとした
パターングによつて理想的なゲートセルフアライ
ンが実現でき、ソースドレイン拡散を確実に実現
できる。
第１図は従来のアクテイブマトリツクスに用い
たセルの回路図で第２図はバルクシリコンを用い
たセルの平面図、第３図は本発明のセル図であ
る。第４図は本発明によるアクテイブ・マトリツ
クスの平面図、第５図はその断面図、第６図イ，
ロ，ハは本発明に用いるトランジスタの形成方法
を示す。第７図は本発明の他の実施例の平面図、
第８図はその断面図を各々示す。 １１……コンデンサ３の上部電極、１０……ポ
リシリコンゲート、７，８，９……コンタクトホ
ール、１３……Alの駆動電極、１５……薄膜ト
ランジスタ、４１，７１……ゲート線、４５，７
２……データ線、４６，７８……トランジスタ、
４９，７７……コンデンサ、４３……コンタクト
ホール、４４，５８，７９，９０……駆動電極、
５５，８５……ゲート絶縁膜、５３，６７，８１
……トランジスタのチヤネル。
たセルの回路図で第２図はバルクシリコンを用い
たセルの平面図、第３図は本発明のセル図であ
る。第４図は本発明によるアクテイブ・マトリツ
クスの平面図、第５図はその断面図、第６図イ，
ロ，ハは本発明に用いるトランジスタの形成方法
を示す。第７図は本発明の他の実施例の平面図、
第８図はその断面図を各々示す。 １１……コンデンサ３の上部電極、１０……ポ
リシリコンゲート、７，８，９……コンタクトホ
ール、１３……Alの駆動電極、１５……薄膜ト
ランジスタ、４１，７１……ゲート線、４５，７
２……データ線、４６，７８……トランジスタ、
４９，７７……コンデンサ、４３……コンタクト
ホール、４４，５８，７９，９０……駆動電極、
５５，８５……ゲート絶縁膜、５３，６７，８１
……トランジスタのチヤネル。
Claims (1)
- １ 透明基板上に不透明導電性薄膜を沈着しパタ
ーニングによりゲート電極を形成し、該ゲート電
極上に絶縁膜を被覆する工程、該絶縁膜上にシリ
コン薄膜を沈着しパターニング後、このシリコン
薄膜上にネガレジストを塗布する工程、該透明基
板の裏側より全面露光し、ゲート電極上に該ネガ
レジストを残留する工程、ゲートセルフアライン
により該シリコン薄膜中にソース、ドレイン拡散
領域を形成する工程とよりなることを特徴とする
薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127266A JPS5828867A (ja) | 1981-08-13 | 1981-08-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127266A JPS5828867A (ja) | 1981-08-13 | 1981-08-13 | 薄膜トランジスタの製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213428A Division JPH0722201B2 (ja) | 1991-08-26 | 1991-08-26 | 液晶表示装置の製造方法 |
| JP21342791A Division JPH0828521B2 (ja) | 1991-08-26 | 1991-08-26 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5828867A JPS5828867A (ja) | 1983-02-19 |
| JPH0247865B2 true JPH0247865B2 (ja) | 1990-10-23 |
Family
ID=14955761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127266A Granted JPS5828867A (ja) | 1981-08-13 | 1981-08-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828867A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04319859A (ja) * | 1991-04-18 | 1992-11-10 | Canon Inc | 自動発呼機能付きファクシミリ装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2525263Y2 (ja) * | 1989-06-28 | 1997-02-05 | 三恵工業株式会社 | スタンプドマフラ |
| JPH0722201B2 (ja) * | 1991-08-26 | 1995-03-08 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| JP2996854B2 (ja) * | 1994-01-27 | 2000-01-11 | 株式会社 半導体エネルギー研究所 | 絶縁ゲート型電界効果半導体装置作製方法 |
| JP2789168B2 (ja) * | 1994-06-10 | 1998-08-20 | 株式会社 半導体エネルギー研究所 | 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 |
| JP2648788B2 (ja) * | 1994-06-10 | 1997-09-03 | 株式会社 半導体エネルギー研究所 | 絶縁ゲート型電界効果半導体装置 |
| US10502321B2 (en) * | 2014-01-14 | 2019-12-10 | Compart Systems Pte, Ltd. | Gasket retainer for surface mount fluid component |
-
1981
- 1981-08-13 JP JP56127266A patent/JPS5828867A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04319859A (ja) * | 1991-04-18 | 1992-11-10 | Canon Inc | 自動発呼機能付きファクシミリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5828867A (ja) | 1983-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474942A (en) | Method of forming a liquid crystal display device | |
| US5650637A (en) | Active matrix assembly | |
| EP0610969B1 (en) | Active matrix panel | |
| US4103297A (en) | Light-insensitive matrix addressed liquid crystal display system | |
| JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
| JPS59501562A (ja) | 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法 | |
| GB2081018A (en) | Active Matrix Assembly for Display Device | |
| JPH0133833B2 (ja) | ||
| US5337172A (en) | Liquid crystal matrix control employing doped semiconductor pixel electrode surrounded by undoped channel region | |
| JPH0534836B2 (ja) | ||
| JPH0247865B2 (ja) | ||
| US6100951A (en) | Thin-film switching elements for electronic devices and a method of manufacturing the same | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPH09127556A (ja) | 表示装置及びその駆動方法 | |
| JPH0330308B2 (ja) | ||
| JPH0132661B2 (ja) | ||
| JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH06138492A (ja) | 液晶表示装置 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 | |
| JPH0669235A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6053082A (ja) | 薄膜トランジスタ | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2564995B2 (ja) | 液晶表示装置 | |
| JPS61168262A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH036507B2 (ja) |