JPH0772821B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH0772821B2 JPH0772821B2 JP16610290A JP16610290A JPH0772821B2 JP H0772821 B2 JPH0772821 B2 JP H0772821B2 JP 16610290 A JP16610290 A JP 16610290A JP 16610290 A JP16610290 A JP 16610290A JP H0772821 B2 JPH0772821 B2 JP H0772821B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- insulating film
- polysilicon
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 26
- 239000011521 glass Substances 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000000034 method Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は薄膜トランジスタを備えた液晶表示装置に関す
るものである。
るものである。
[従来の技術] 従来アクティブマトリックスを用いたディスプレイパネ
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドット数の大きなパネルを
実現可能な方式として注目を浴びている。
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドット数の大きなパネルを
実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
第1図は従来のアクティブマトリックスの1セルを示し
ている。
ている。
アドレス線Xがトランジスタ2のゲートに入力されてお
り、トランジスタをONさせてデータ線Yの信号を保持用
コンデンサ3に電荷として蓄積させる。再びデータを書
き込むまで、このコンデンサ3により保持され、同時に
液晶4を駆動する。
り、トランジスタをONさせてデータ線Yの信号を保持用
コンデンサ3に電荷として蓄積させる。再びデータを書
き込むまで、このコンデンサ3により保持され、同時に
液晶4を駆動する。
ここでVCは共通電極信号である。液晶のリークは非常に
少ないので、短時間の電荷の保持には十分である。ここ
のトランジスタとコンデンサの製法は通常のICのプロセ
スと全く同じである。
少ないので、短時間の電荷の保持には十分である。ここ
のトランジスタとコンデンサの製法は通常のICのプロセ
スと全く同じである。
第2図は第1図のセルをシリコンゲートプロセスにより
作成した例である。
作成した例である。
単結晶シリコンウェハ上にトランジスタ10とコンデンサ
10が構成される。アドレス線Xとコンデンサの上電極11
は多結晶シリコン(ポリシリコン)で、又データ線Yと
液晶駆動電極13はAlでできており、コンタクトホール7,
8,9により、基板とAl、ポリシリコンとAlが夫々接続さ
れる。
10が構成される。アドレス線Xとコンデンサの上電極11
は多結晶シリコン(ポリシリコン)で、又データ線Yと
液晶駆動電極13はAlでできており、コンタクトホール7,
8,9により、基板とAl、ポリシリコンとAlが夫々接続さ
れる。
しかし、このような構造はプロセスが複雑であり、歩留
まりの制御が困難である等の問題があるため、透明基板
上に薄膜トランジスタを形成した表示体が考えられた。
このような薄膜トランジスタを使用する場合、半導体薄
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
まりの制御が困難である等の問題があるため、透明基板
上に薄膜トランジスタを形成した表示体が考えられた。
このような薄膜トランジスタを使用する場合、半導体薄
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
[発明が解決しようとする問題点および目的] 一般にMOS型トランジスタでは、単結晶シリコンからな
る半導体基板を用いる場合、NチャンネルにあってはP
型基板、PチャンネルにあってはN型基板が用いられ
る、このような構成にあっては、PN接合を利用してソー
ス、ドレイン間のOFFリーク電流の低減を図っているも
のである。
る半導体基板を用いる場合、NチャンネルにあってはP
型基板、PチャンネルにあってはN型基板が用いられ
る、このような構成にあっては、PN接合を利用してソー
ス、ドレイン間のOFFリーク電流の低減を図っているも
のである。
しかしながら、ガラス基板上に設けたアモルファスシリ
コンまたはポリシリコン(以下、非単結晶シリコンと呼
ぶ)からなる薄膜トランジスタにあっては、非単結晶シ
リコン薄膜の性質上、良質なPNが形成できず、トランジ
スタのOFF時に、リーク電を生じてしまいという問題が
あった。
コンまたはポリシリコン(以下、非単結晶シリコンと呼
ぶ)からなる薄膜トランジスタにあっては、非単結晶シ
リコン薄膜の性質上、良質なPNが形成できず、トランジ
スタのOFF時に、リーク電を生じてしまいという問題が
あった。
このような問題点を解決するため、薄膜トランジスタの
チャンネル部を真性半導体としトランジスタのOFF時の
リーク電流を低減しようとする試みがなされているが、
チャンネルを真性に保つことが容易ではなかった。
チャンネル部を真性半導体としトランジスタのOFF時の
リーク電流を低減しようとする試みがなされているが、
チャンネルを真性に保つことが容易ではなかった。
本発明はこのような問題点を克服するものであり、薄膜
トランジスタのチャンネル部が真性領域であることを確
保できる薄膜トランジスタの製造方法を提供することを
目的とする。
トランジスタのチャンネル部が真性領域であることを確
保できる薄膜トランジスタの製造方法を提供することを
目的とする。
[問題点を解決するための手段] 本発明は、一対のガラス基板間に液晶が封入され、該一
対のガラス基板のうち一方のガラス基板上にマトリクス
状に配列されてなる画素電極、該画素電極に接続されて
なる逆スタガー型の薄膜トランジスタ、前記画素電極を
一方の電極とする保持容量を有する液晶表示装置の製造
方法において、前記一方のガラス基板上に密着性のよい
絶縁膜を形成する工程、該絶縁膜上に同一材料からなる
ゲート電極および前記保持容量の他方の電極を形成する
工程、前記ゲート電極および前記保持容量の他方の電極
を酸化して前記ゲート電極の上面と側面および前記他方
の電極の表面に絶縁膜を形成する工程、前記ゲート電極
のゲート酸化膜上に不純物がドープされていない真性非
単結晶シリコン半導体層からなるチャンネル領域を形成
する工程、該チャンネル領域に接続して不純物がドープ
された非単結晶シリコン薄膜からなるソース、ドレイン
領域を形成する工程からなることを特徴とするものであ
る。
対のガラス基板のうち一方のガラス基板上にマトリクス
状に配列されてなる画素電極、該画素電極に接続されて
なる逆スタガー型の薄膜トランジスタ、前記画素電極を
一方の電極とする保持容量を有する液晶表示装置の製造
方法において、前記一方のガラス基板上に密着性のよい
絶縁膜を形成する工程、該絶縁膜上に同一材料からなる
ゲート電極および前記保持容量の他方の電極を形成する
工程、前記ゲート電極および前記保持容量の他方の電極
を酸化して前記ゲート電極の上面と側面および前記他方
の電極の表面に絶縁膜を形成する工程、前記ゲート電極
のゲート酸化膜上に不純物がドープされていない真性非
単結晶シリコン半導体層からなるチャンネル領域を形成
する工程、該チャンネル領域に接続して不純物がドープ
された非単結晶シリコン薄膜からなるソース、ドレイン
領域を形成する工程からなることを特徴とするものであ
る。
[実 施 例] 第3図は本発明に用いるマトリックスセルを示すもので
ある。
ある。
第1図と異なるのは容量のGND配線を新たに設けること
のみであり、基本回路は同じである。この場合のGND電
位は一定バイアスを意味し、バイアスレベルは問わな
い。
のみであり、基本回路は同じである。この場合のGND電
位は一定バイアスを意味し、バイアスレベルは問わな
い。
第4図にセルの構造例を示す。
(A)は平面図であってアドレス線26はデータ線25、駆
動電極及びコンデンサの電極29をソース・ドレインとす
るトランジスタのチャネル28のゲートになっている。又
GNDライン27はアドレス線26と同時に構成され電極29と
の間に容量を構成している。第4図(B)は(A)のAB
線での断面を示すものである。
動電極及びコンデンサの電極29をソース・ドレインとす
るトランジスタのチャネル28のゲートになっている。又
GNDライン27はアドレス線26と同時に構成され電極29と
の間に容量を構成している。第4図(B)は(A)のAB
線での断面を示すものである。
製造プロセスの一例をあげて説明すると、石英等の高融
点ガラス基板31にシリコン薄膜としてポリシリコンを約
3000Å成長させ、その後全面にPイオンを打込みしてN
型とする。但し場合によっては密着性をよくするため、
うすいSiO2をあらかじめ形成することもある。
点ガラス基板31にシリコン薄膜としてポリシリコンを約
3000Å成長させ、その後全面にPイオンを打込みしてN
型とする。但し場合によっては密着性をよくするため、
うすいSiO2をあらかじめ形成することもある。
更にフォトエッチングによりゲート26とコンデンサ電極
27を形成した後に熱酸化により約1500ÅのSiO2膜30をゲ
ート絶縁膜及びコンデンサの誘電体膜として成長させ
る。その後2層目のポリシリコンをつけてフォトエッチ
によりパターンを形成後レジストマスクによりチャネル
部28以外に再びPイオンを打込んでソース・ドレイン電
極及びデータ線の配線部、コンデンサの電極を兼ねた液
晶の駆動電極を形成する。
27を形成した後に熱酸化により約1500ÅのSiO2膜30をゲ
ート絶縁膜及びコンデンサの誘電体膜として成長させ
る。その後2層目のポリシリコンをつけてフォトエッチ
によりパターンを形成後レジストマスクによりチャネル
部28以外に再びPイオンを打込んでソース・ドレイン電
極及びデータ線の配線部、コンデンサの電極を兼ねた液
晶の駆動電極を形成する。
このチャンネル部28に局部的、又は基板全体を均一に、
レーザーを照射しポリシリコンを短時間のうちに溶融、
凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われているもの
である。
レーザーを照射しポリシリコンを短時間のうちに溶融、
凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われているもの
である。
第4図に示す構造においては、光を透過する電極を用い
ているが、更にこの上にAl電極をのせてもよい。
ているが、更にこの上にAl電極をのせてもよい。
第5図は本発明のマトリックス基板を用いた液晶ディス
プレイ装置の簡単な断面を示す。
プレイ装置の簡単な断面を示す。
ポリシリコン電極37をのせた石英基板35とネサ膜よりな
る共通電極39をのせたガラス36に液晶体38をはさむ。更
に偏光板32,33でサンドイッチした後下側に反射板34を
つける。こうすると上から入射した光はポリシリコン電
極37をほとんど経過し、反射板34で反射し、人体の目に
感知される。この方式は通常のFEタイプの液晶が使える
ので、コントラストが高く、同時に視角も広い。
る共通電極39をのせたガラス36に液晶体38をはさむ。更
に偏光板32,33でサンドイッチした後下側に反射板34を
つける。こうすると上から入射した光はポリシリコン電
極37をほとんど経過し、反射板34で反射し、人体の目に
感知される。この方式は通常のFEタイプの液晶が使える
ので、コントラストが高く、同時に視角も広い。
第6図は本発明の他の例として通常のガラス基板上にセ
ルを構成した断面を示す。ガラス基板40上にスパッタ又
はプラズマCVD法等の低温での膜生成法によりポリシリ
コン膜を作成し、全面にPイオン又はBイオンを打込
む。次にフォトエッチングによりゲート43とコンデンサ
電極42を形成する。更に絶縁膜44を形成する。これもや
はり低温成長によるSiO2等を用いる。
ルを構成した断面を示す。ガラス基板40上にスパッタ又
はプラズマCVD法等の低温での膜生成法によりポリシリ
コン膜を作成し、全面にPイオン又はBイオンを打込
む。次にフォトエッチングによりゲート43とコンデンサ
電極42を形成する。更に絶縁膜44を形成する。これもや
はり低温成長によるSiO2等を用いる。
更にトランジスタのソース・ドレイン、コンデンサと駆
動電極を兼ねるための2層目のポリシリコンをやはり低
温で形成する。
動電極を兼ねるための2層目のポリシリコンをやはり低
温で形成する。
このポリシリコンは全くドープしないか、又はシキイ値
をエンハンスメントにするだけの十分な量のBイオンを
打込む。
をエンハンスメントにするだけの十分な量のBイオンを
打込む。
その後レーザビームを局部的又は全体に照射しアニール
をする。レーザビームは一部は1層目のポリシリコンに
吸収されるが、ガラス基板40は透過する。従って1層目
のポリシリコン中のイオン打込みされた不純物の活性
化、2層目のポリシリコンのグレインの成長(特にチャ
ネル部48)が行なわれるべく適当なビームのエネルギー
で適当な時間(パルスレーザであればパルス間隔、CWレ
ーザでは走査スピードに依存)処理すると、ガラス基板
には影響が殆どない範囲でアニールが可能である。
をする。レーザビームは一部は1層目のポリシリコンに
吸収されるが、ガラス基板40は透過する。従って1層目
のポリシリコン中のイオン打込みされた不純物の活性
化、2層目のポリシリコンのグレインの成長(特にチャ
ネル部48)が行なわれるべく適当なビームのエネルギー
で適当な時間(パルスレーザであればパルス間隔、CWレ
ーザでは走査スピードに依存)処理すると、ガラス基板
には影響が殆どない範囲でアニールが可能である。
この方式の特徴はレーザアニールにより、従来の熱アニ
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物の活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性(特に移動度)を改良することが同時にできるこ
とにある。
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物の活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性(特に移動度)を改良することが同時にできるこ
とにある。
その後Alをつけてフォトエッチングしてソース・ドレイ
ン電極46,47を形成する。Alとポリシリコンはこのまま
ではコンタクトがとれにくいのでこの後多少熱処理をす
るか、弱いレーザビームを照射すればよい。
ン電極46,47を形成する。Alとポリシリコンはこのまま
ではコンタクトがとれにくいのでこの後多少熱処理をす
るか、弱いレーザビームを照射すればよい。
[効果] 以上のような発明とすることによって、以下のような効
果が得られる。
果が得られる。
すなわち、 (a)絶縁膜を介して逆スタガー型の薄膜トランジスタ
を形成しているため、真空状態を破ることなく連続して
膜を形成することができる。従って、膜の間に不純物が
混入することがなく、良好な電気的特製を持つ境界面を
得ることができる。
を形成しているため、真空状態を破ることなく連続して
膜を形成することができる。従って、膜の間に不純物が
混入することがなく、良好な電気的特製を持つ境界面を
得ることができる。
(b)基板上に形成したゲート電極上にゲート絶縁膜を
形成した後、連続して不純物をドープしない真性半導体
からなるチャンネル部を形成できるので、真性半導体と
絶縁膜とのMOS界面に不純物が残留することのない薄膜
トランジスタを形成できる。
形成した後、連続して不純物をドープしない真性半導体
からなるチャンネル部を形成できるので、真性半導体と
絶縁膜とのMOS界面に不純物が残留することのない薄膜
トランジスタを形成できる。
(c)ガラス基板上に密着性のよい絶縁膜を形成してい
るためガラス基板と薄膜トランジスタとの密着性が向上
する。
るためガラス基板と薄膜トランジスタとの密着性が向上
する。
(d)逆スタガー型の薄膜トランジスタであるため、ま
た、ガラス基板上に絶縁膜を形成しているため、薄膜ト
ランジスタのチャンネル領域にガラス基板からの不純物
が拡散することを防止できるので、トランジスタの特性
が安定する。
た、ガラス基板上に絶縁膜を形成しているため、薄膜ト
ランジスタのチャンネル領域にガラス基板からの不純物
が拡散することを防止できるので、トランジスタの特性
が安定する。
(e)ゲート電極そのものを酸化することによってゲー
ト絶縁膜を形成できるので、ゲート電極とゲート絶縁膜
との付き回りを良くすることができ、欠陥のない緻密な
絶縁膜を形成できる。
ト絶縁膜を形成できるので、ゲート電極とゲート絶縁膜
との付き回りを良くすることができ、欠陥のない緻密な
絶縁膜を形成できる。
第1図は従来のアクティブマトリックスに用いたセルの
回路図である。 第2図はバルクシリコンを用いたセルの平面図である。 第3図は本発明のセル図である。 第4図(A)、(B)はその実現例の平面図と断面図で
ある。 第5図は本発明の基板をパネルに実装した際の断面図で
ある。 第6図は本発明の他の実施例を示す図である。 7,8,9……コンタクトホール 10……ポリシリコンゲート 11……コンデンサ3のポリシリコンの上部電極 13……Alによる駆動電極 26,27……1層目のポリシリコン 25,29……2層目のポリシリコン 28……チャネル 31……石英基板 32,33……偏光板 34……反射板 35,36……透明基板 39……ネサ膜 37……ポリシリコン駆動電極 38……液晶体 40……ガラス基板 42,43……1層目ポリシリコン 45……2層目ポリシリコン 46,47……Al 48……チャネル
回路図である。 第2図はバルクシリコンを用いたセルの平面図である。 第3図は本発明のセル図である。 第4図(A)、(B)はその実現例の平面図と断面図で
ある。 第5図は本発明の基板をパネルに実装した際の断面図で
ある。 第6図は本発明の他の実施例を示す図である。 7,8,9……コンタクトホール 10……ポリシリコンゲート 11……コンデンサ3のポリシリコンの上部電極 13……Alによる駆動電極 26,27……1層目のポリシリコン 25,29……2層目のポリシリコン 28……チャネル 31……石英基板 32,33……偏光板 34……反射板 35,36……透明基板 39……ネサ膜 37……ポリシリコン駆動電極 38……液晶体 40……ガラス基板 42,43……1層目ポリシリコン 45……2層目ポリシリコン 46,47……Al 48……チャネル
Claims (1)
- 【請求項1】一対のガラス基板間に液晶が封入され、該
一対のガラス基板のうち一方のガラス基板上にマトリク
ス状に配列されてなる画素電極、該画素電極に接続され
てなる逆スタガー型の薄膜トランジスタ、前記画素電極
を一方の電極とする保持容量を有する液晶表示装置の製
造方法において、 前記一方のガラス基板上に密着性のよい絶縁膜を形成す
る工程、 該絶縁膜上に同一材料からなるゲート電極および前記保
持容量の他方の電極を形成する工程、 前記ゲート電極および前記保持容量の他方の電極を酸化
して前記ゲート電極の上面と側面および前記他方の電極
の表面に絶縁膜を形成する工程、 前記ゲート電極のゲート酸化膜上に不純物がドープされ
ていない真性非単結晶シリコン半導体層からなるチャン
ネル領域を形成する工程、 該チャンネル領域に接続して不純物がドープされた非単
結晶シリコン薄膜からなるソース、ドレイン領域を形成
する工程からなることを特徴とする液晶表示装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610290A JPH0772821B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610290A JPH0772821B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10530880A Division JPS5730882A (en) | 1980-07-31 | 1980-07-31 | Active matrix substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03114030A JPH03114030A (ja) | 1991-05-15 |
| JPH0772821B2 true JPH0772821B2 (ja) | 1995-08-02 |
Family
ID=15825054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16610290A Expired - Lifetime JPH0772821B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772821B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2507787A4 (en) | 2009-11-30 | 2013-07-17 | Semiconductor Energy Lab | Liquid crystal display device, control method therefor and electronic device therefor |
| EP2513893A4 (en) | 2009-12-18 | 2016-09-07 | Semiconductor Energy Lab | Liquid crystal display device and electronic device |
| KR20130023203A (ko) | 2010-02-12 | 2013-03-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 구동 방법 |
| KR102082794B1 (ko) | 2012-06-29 | 2020-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치의 구동 방법, 및 표시 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122484A (en) * | 1976-04-07 | 1977-10-14 | Hitachi Ltd | Field effect type polisilicon resistance element |
| JPS5845028B2 (ja) * | 1978-03-27 | 1983-10-06 | シャープ株式会社 | マトリックス型液晶表示装置 |
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
-
1990
- 1990-06-25 JP JP16610290A patent/JPH0772821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03114030A (ja) | 1991-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| US4409724A (en) | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby | |
| GB2081018A (en) | Active Matrix Assembly for Display Device | |
| JPH0261032B2 (ja) | ||
| JPH0133833B2 (ja) | ||
| JPH0227320A (ja) | 薄膜半導体表示装置とその製造方法 | |
| JPH1117185A (ja) | 液晶表示装置及びその製造方法 | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| JPH0142146B2 (ja) | ||
| JP3423108B2 (ja) | 表示装置及び表示装置の製造方法 | |
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0772777B2 (ja) | 液晶表示装置 | |
| JPH05136169A (ja) | 薄膜トランジスタの製造方法 | |
| JP3091883B2 (ja) | 光弁装置および半導体装置 | |
| JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
| KR20020032196A (ko) | 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JP3535500B2 (ja) | 半導体装置の作成方法 | |
| JP2852919B2 (ja) | 液晶表示装置 | |
| JP3234201B2 (ja) | 半導体装置 |