JPH0330504A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0330504A JPH0330504A JP16615089A JP16615089A JPH0330504A JP H0330504 A JPH0330504 A JP H0330504A JP 16615089 A JP16615089 A JP 16615089A JP 16615089 A JP16615089 A JP 16615089A JP H0330504 A JPH0330504 A JP H0330504A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- capacity
- source
- electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタのチップの構造に利用さ
れ、特に、ソース接地で使用される高周波高出力用の電
界効果トランジスタに関する。
れ、特に、ソース接地で使用される高周波高出力用の電
界効果トランジスタに関する。
本発明は、電界効果トランジスタにおいて、ソース電極
とドレイン電極またはゲート電極間に、細いメタライズ
パターンからなるインダクタンスと、このインダクタン
スに接続されたある一定の面積を持つメタライズパター
ンからなるコンデンサとを設けることにより、 実効的にトランジスタの出力容量およびまたは入力容量
を減少させ、高周波性能を向上させたものである。
とドレイン電極またはゲート電極間に、細いメタライズ
パターンからなるインダクタンスと、このインダクタン
スに接続されたある一定の面積を持つメタライズパター
ンからなるコンデンサとを設けることにより、 実効的にトランジスタの出力容量およびまたは入力容量
を減少させ、高周波性能を向上させたものである。
従来、この種の電界効果トランジスタのチップでは、ド
レイン電極、ゲート電極およびソース電極は、各々平面
的に分離された配置に設けられている構造になっていた
。
レイン電極、ゲート電極およびソース電極は、各々平面
的に分離された配置に設けられている構造になっていた
。
前述した従来の電界効果トランジスタのチップにおいて
は、ゲート−ソース間合１ｃ９．およびドレイン−ソー
ス間合１ｃｄｓが、それぞれ入力側および出力側に接続
されるため、高周波で動作する場合、入力および出力側
インピーダンスが小さくなり、また、周波数の変動に対
して位相差が大きくなるため、外部整合回路との整合性
が不十分となり、高周波性能の低下をひきおこす欠点が
ある。
は、ゲート−ソース間合１ｃ９．およびドレイン−ソー
ス間合１ｃｄｓが、それぞれ入力側および出力側に接続
されるため、高周波で動作する場合、入力および出力側
インピーダンスが小さくなり、また、周波数の変動に対
して位相差が大きくなるため、外部整合回路との整合性
が不十分となり、高周波性能の低下をひきおこす欠点が
ある。
本発明の目的は、前記の欠点を除去することにより、高
周波性能の向上を図ったチップ構造を有する電界効果ト
ランジスタを提供することにある。
周波性能の向上を図ったチップ構造を有する電界効果ト
ランジスタを提供することにある。
本発明は、ソース電極、ドレイン電極およびゲート電極
を備えた電界効果トランジスタに右いて、細いメタライ
ズパターンにより形成されたインダクタンスと、ある一
定の面積を持ち前記細いメタライズパターンに接続され
たメタライズパターンにより形成されたコンデンサとを
、前記ソース電極とドレイン電極間に設けたことを特徴
とする。
を備えた電界効果トランジスタに右いて、細いメタライ
ズパターンにより形成されたインダクタンスと、ある一
定の面積を持ち前記細いメタライズパターンに接続され
たメタライズパターンにより形成されたコンデンサとを
、前記ソース電極とドレイン電極間に設けたことを特徴
とする。
また、本発明は、ソース電極、ドレイン電極およびゲー
ト電極を備えた電界効果トランジスタにおいて、細いメ
タライズパターンにより形成されたインダクタンスと、
ある一定の面積を持ち前記細いメタライズパターンに接
続されたメタライズパターンにより形成されたコンデン
サとを、前記ソース電極と前記ゲート電極間に設けたこ
とを特徴とする。
ト電極を備えた電界効果トランジスタにおいて、細いメ
タライズパターンにより形成されたインダクタンスと、
ある一定の面積を持ち前記細いメタライズパターンに接
続されたメタライズパターンにより形成されたコンデン
サとを、前記ソース電極と前記ゲート電極間に設けたこ
とを特徴とする。
ドレイン電極とソース電極とが互いにインダクタンスと
直流阻止用のコンデンサによって接続され、ドレイン−
ソース間容量Ｃｄ％と前記インダクタンスとが高周波動
作時に、その周波数にて並列共振することにより実効的
にドレイン−ソース間容量Ｃｄ、 （出力容量）が低減
される。また、同じく、ゲート電極とソース電極とが互
いにインダクタンスと直流阻止用のコンデンサによって
接続され、ゲート−ソース間容量Ｃｇｓと前記インダク
タンスとが高周波動作時にその周波数にて並列共振する
ことにより、実効的にゲート−ソース間容量Ｃ９−（入
力容量）が低減される。
直流阻止用のコンデンサによって接続され、ドレイン−
ソース間容量Ｃｄ％と前記インダクタンスとが高周波動
作時に、その周波数にて並列共振することにより実効的
にドレイン−ソース間容量Ｃｄ、 （出力容量）が低減
される。また、同じく、ゲート電極とソース電極とが互
いにインダクタンスと直流阻止用のコンデンサによって
接続され、ゲート−ソース間容量Ｃｇｓと前記インダク
タンスとが高周波動作時にその周波数にて並列共振する
ことにより、実効的にゲート−ソース間容量Ｃ９−（入
力容量）が低減される。
従って、高周波性能の向上を図ることが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）は本発明の第一実施例の要部を示す平面図
、右よび第１図ｂ〕はその等価回路図である。
、右よび第１図ｂ〕はその等価回路図である。
本第−実施例は、ドレイン電極１、ソース電極２および
ゲート電極３を備えた電界効果トランジスタにおいて、 本発明の特徴とするところの、細いメタライズパターン
により形成されたインダクタンス４と、ある一定の面積
を持ち前記細いメタライズパターンに接続されたメタラ
イズパターンにより形成されるコンデンサ５とが、ドレ
イン電極ｌとソース電極２との間に設けられている。
ゲート電極３を備えた電界効果トランジスタにおいて、 本発明の特徴とするところの、細いメタライズパターン
により形成されたインダクタンス４と、ある一定の面積
を持ち前記細いメタライズパターンに接続されたメタラ
イズパターンにより形成されるコンデンサ５とが、ドレ
イン電極ｌとソース電極２との間に設けられている。
次に、本第−実施例の動作について説明する。
第１図ら）に示すように、ドレイン−ソース間容量（出
力容量）をＣｄｓとし、インダクタンス４の値をし、コ
ンデンサ５の容ｌを００とする、そして、角周波数をω
として、 ωＬ＞＞ ωＣ０ のようにＣ８を選ぶ、 が成立するようにインダクタンス４を作り込めば、動作
周波数ωのとき並列共振を起こし、実質的にドレイン−
ソース間容量（出力容量）Ｃ４，は大幅に低減され、高
周波性能が向上される。
力容量）をＣｄｓとし、インダクタンス４の値をし、コ
ンデンサ５の容ｌを００とする、そして、角周波数をω
として、 ωＬ＞＞ ωＣ０ のようにＣ８を選ぶ、 が成立するようにインダクタンス４を作り込めば、動作
周波数ωのとき並列共振を起こし、実質的にドレイン−
ソース間容量（出力容量）Ｃ４，は大幅に低減され、高
周波性能が向上される。
第２図（ａ）は本発明の第二実施例の要部を示す平面図
および第２図ら）はその等価回路図である。
および第２図ら）はその等価回路図である。
本第二実施例は、インダクタンス４ａとコンデンサ５ａ
とをソース電極２とゲート電極３との間に設けたもので
ある。第一実施例の場合と同様にして、ゲート−ソース
間容量Ｃ９％（人力容量）とインダクタンス４ａとが動
作周波数において並列共振することによって、電界効果
トランジスタの人力容量を実効的に減少させ、高周波特
性の向上を図ることができる。
とをソース電極２とゲート電極３との間に設けたもので
ある。第一実施例の場合と同様にして、ゲート−ソース
間容量Ｃ９％（人力容量）とインダクタンス４ａとが動
作周波数において並列共振することによって、電界効果
トランジスタの人力容量を実効的に減少させ、高周波特
性の向上を図ることができる。
以上説明したように、本発明は、電界効果トランジスタ
のチップにおいて、ソース電極とドレイン電極またはソ
ース電極間にインダクタンスと直流阻止のコンデンサと
を付加することによって、電界効果トランジスタ出力容
量または人力容量を実効的に減少させ、高周波性能を向
上させる効果がある。
のチップにおいて、ソース電極とドレイン電極またはソ
ース電極間にインダクタンスと直流阻止のコンデンサと
を付加することによって、電界効果トランジスタ出力容
量または人力容量を実効的に減少させ、高周波性能を向
上させる効果がある。
１・・・ドレイン電極、２・・・ソース電極、３・・・
ゲート電極、４．４ａ・・・インダクタンス、５．５ａ
・・・コンデンサ。
ゲート電極、４．４ａ・・・インダクタンス、５．５ａ
・・・コンデンサ。
Claims (1)
- 【特許請求の範囲】 １、ソース電極、ドレイン電極およびゲート電極を備え
た電界効果トランジスタにおいて、 細いメタライズパターンにより形成されたインダクタン
スと、ある一定の面積を持ち前記細いメタライズパター
ンに接続されたメタライズパターンにより形成されたコ
ンデンサとを、前記ソース電極とドレイン電極間に設け
た ことを特徴とする電界効果トランジスタ。 ２、ソース電極、ドレイン電極およびゲート電極を備え
た電界効果トランジスタにおいて、 細いメタライズパターンにより形成されたインダクタン
スと、ある一定の面積を持ち前記細いメタライズパター
ンに接続されたメタライズパターンにより形成されたコ
ンデンサとを、前記ソース電極と前記ゲート電極間に設
けた ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615089A JPH0330504A (ja) | 1989-06-27 | 1989-06-27 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16615089A JPH0330504A (ja) | 1989-06-27 | 1989-06-27 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330504A true JPH0330504A (ja) | 1991-02-08 |
Family
ID=15825989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16615089A Pending JPH0330504A (ja) | 1989-06-27 | 1989-06-27 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330504A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013213153A1 (de) | 2012-07-19 | 2014-02-20 | Panasonic Corp. | Bildübermittlungsvorrichtung, Bildübermittlungsverfahren, Bildübermittlungsprogramm, Bilderkennungs- und authentifizierungssystem und Bildempfangsvorrichtung |
| JP2017169168A (ja) * | 2016-03-18 | 2017-09-21 | 三菱電機株式会社 | 電力増幅器 |
| WO2022224354A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 半導体装置 |
-
1989
- 1989-06-27 JP JP16615089A patent/JPH0330504A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013213153A1 (de) | 2012-07-19 | 2014-02-20 | Panasonic Corp. | Bildübermittlungsvorrichtung, Bildübermittlungsverfahren, Bildübermittlungsprogramm, Bilderkennungs- und authentifizierungssystem und Bildempfangsvorrichtung |
| JP2017169168A (ja) * | 2016-03-18 | 2017-09-21 | 三菱電機株式会社 | 電力増幅器 |
| CN107204746A (zh) * | 2016-03-18 | 2017-09-26 | 三菱电机株式会社 | 功率放大器 |
| DE102017200255B4 (de) | 2016-03-18 | 2022-05-05 | Mitsubishi Electric Corporation | Leistungsverstärker |
| WO2022224354A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60318724T2 (de) | Taktgenerator für eine intergrierte schaltung | |
| JPH0330504A (ja) | 電界効果トランジスタ | |
| JP2738701B2 (ja) | 高周波増幅回路 | |
| JPH0514716Y2 (ja) | ||
| JPH04298105A (ja) | 半導体増幅器 | |
| JPS6348855A (ja) | モノリシツク化マイクロ波集積回路 | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| JPS59216307A (ja) | 半導体素子用整合回路 | |
| JPH01204477A (ja) | 電界効果型超高周波半導体装置 | |
| US10418939B2 (en) | LC resonant clock resource minimization using compensation capacitance | |
| JPS61187278A (ja) | 半導体装置 | |
| JPS59216468A (ja) | フイルタ | |
| CN213043651U (zh) | 一种基于栅极调谐技术的高效率功率放大器 | |
| JPS63204912A (ja) | 半導体増幅器 | |
| JPS6388908A (ja) | モノリシツク集積回路 | |
| JPS6041038Y2 (ja) | ドライバ−回路 | |
| JPS635551A (ja) | 半導体集積回路装置 | |
| JPH02105701A (ja) | マイクロ波集積回路用バイアス回路 | |
| JPS615023U (ja) | 周波数可変式帯域通過濾波器 | |
| JPH0436112Y2 (ja) | ||
| JPS63240077A (ja) | 半導体装置 | |
| KR100715559B1 (ko) | 액티브 소자를 이용한 브로드밴드 밴드패스필터 | |
| JPS6322629B2 (ja) | ||
| JPS6377165A (ja) | 半導体装置 | |
| JPH0344303U (ja) |