JPH0330997B2 - - Google Patents

Description

【発明の詳細な説明】 ＜発明の技術分野＞ 本発明は通常のトランジスタのエミツタ・ベー
ス破壊電圧、すなわち約7V以上の電圧で駆動さ
れるモノリシツク型式の電子回路の使用に特に適
している半導体ダイオードに関している。

＜発明の背景技術＞ 従来技術では、モノリシツク集積回路でダイオ
ード素子を必要とする時にはトランジスタのｐ−
ｎ接合の一方を用いている。

ｎ−ｐ−ｎトランジスタを含む回路の製造には
ｐ型基台が開始点である。高濃度のｎ型ドープ
域、いわゆる「埋込層」が基台に拡散され、これ
はコレクタの抵抗を減ずるために与えられる。次
いでｎ型ドープ・コレクタ層がエピタキシヤルに
より生長される。環状の高濃度ｐ型ドープ域が基
台に真すぐ拡散される。基台、従つて環状ｐ−型
域も回路の最低電位におくことにより、トランジ
スタは回路の残りの部分から分離された区域とな
る。分離拡散の後、ｐ型ドープ剤の拡散があつて
ベースが形成され、その後エミツタ域とコレクタ
接点域が同時に拡散される。最後に金属化接点が
ベースエミツタ、コレクタに印加される。

ベース・エミツタ接合とベース・コレクタ結合
の両基を用いてダイオードを得ることができる。
しかしながら前者は約7Vの破壊電圧であり、高
電圧を得るためには従つてベース・コレクタ接合
を用いる必要があり、ベース減が陽極となり、コ
レクタ域が陰極となる。同時に寄生トランジスタ
が得られ、そのエミツタとベースはダイオードの
陽極及び陰極と共通であり、そのコレクタは基台
により形成される。ダイオードを導通方向にバイ
アスすると、トランジスタもオーブンして基台へ
電流を導く、ｎ域がないため、h_FEは１以上であ
り従つてダイオード電流の半分以上が基台へ逸散
する。その高濃度ドーピングにより、埋込層は基
台へ向つて拡散する荷電キヤリヤの再結合を増加
させ、基台電流を減少させる。コレクタ接触域が
陽極域のまわりにリングを形成することによりさ
らに減少が得られる。同様にして、このリングは
分離域に到達する電流を妨害する。

基台電流をさらに減ずる試みはスエーデン特許
公告第77070688号と770725100号に記載されてい
る。前者はｎ−ｐ−ｎトランジスタのエミツタを
ダイオードの陽極と共に接続することにより寄生
トランジスタのエミツタの効率の低下できる条件
の利用を開示している。後者の出願は又陽極のま
わりのｐ型ドープ域の成長に関係している。

分離域は高電圧を意図したトランジスタでは相
当な空間を占有する。エピタキシヤル層の厚さは
トランジスタのコレクタ・ベース接合により深い
欠乏域用の空間を与えるため増加する電圧に対応
して増大されなければならない。分離域がこのよ
うにさらに下に拡散されなければならないと、こ
の区域は同時に生じる横方向拡散のためさらに大
きな空間を必要とする。エピタキシヤル層を配置
する前に、以後分離拡散が生じる区域の下に分離
拡散に用いられるものと同種のドープ剤を蒸着し
ておく技術によりこの空間を減少することが知ら
れている。これらのドープ剤がエピタキシヤル層
へ拡散していくことを可能とすることにより、よ
り小さい拡がりの分離域が上から拡散した分離域
と共に得られる。

高電圧用トランジスタでは、コレクタの高濃度
ドープ接触域が埋込層へ拡張していくことを可能
とすることによりコレクタ抵抗を低下させること
も既知である。

上述の手段の全てを用いると基台電流をダイオ
ード電流の約５％に減じることが可能である。ダ
イオードが回路の正電位に近接している時に生じ
る電力損失のため、この減少した基台電流でさえ
も高電圧用回路に問題を生じる。

例えば、導通方向で500mAのダイオード電流
で、ダイオードが基台電位より約40V上にある時
には５％の基台漏れ電流は余分な1Wの電力損失
を意味する。この電力損失は与えられた回路で得
られる電力損失と同じオーダーの大きさであり、
従つてその負荷容量の明白な制限である。

＜発明の要約＞ 本発明によると、基台漏れ電流を完全に無視で
きる値にまで減少させることが可能である。これ
は添附した特許請求の範囲から明らかな方法で形
成されるダイオードにより達成される。

＜発明の実施態様＞ 図面で、番号１１は高濃度n⁺ドープ域１２を
形成する第１のｎ型埋込層を備えたｐ型シリコン
半導体基台を表わす。埋込層１２の上には第２の
ｐ型底部拡散域１３と共に下方外部ｐ型分離リン
グ１４がある。基台上にエピタキシヤルｎ層が生
長している。下方分離リング１４まで到達してい
る上方外部分離リング１６と底部拡散域１３まで
到達している内部リング１７はこの層の中に拡散
される。リング１７と底部拡散域１３はダイオー
ド陽極を構成する。これらの区域の全てはp⁺型
である。ダイオード陰極を形成するｎ型域２３で
は、n⁺接触拡散域１８がある。n⁺拡散域１９は、
陽極端子上の接点２１に接続されている接点２０
が備えられている半導体ウエフアの表面と埋込層
１２とを接続する。この端子は、ダイオードが導
通から非導通状態へ変化する時に電流が迅速な電
流変動で基台へ流れることが可能となるようにｐ
−ｎ接合部１３−１２がバイアス可能であるた
め、区域１２に一定の電位を与える仕事を有す
る。

区域１９が区域１２へ真すぐ拡散されている理
由は、この区域へ低抵抗電流路が必要だからであ
る。層１２が層１２，１３（ベース）２３（エミ
ツタ）により形成されるトランジスタのコレクタ
として作用するため順方向のダイオード電流の大
部分はこの路を通過する。下方拡散域へ向う回路
の直列抵抗が大きい場合、n⁺層１２とp⁺層１３
との間の接合部が逆方向にバイアスを与えられ、
これにより基台へ電流漏れが生じる。反対に、層
１２，１３が実質的に同電位に保たれている場
合、逆方向への非常に小さい電流を別とすれば漏
れは無視できる。

本発明によるダイオードの１例として、40Vで
動作するよう意図した回路を製造した。エピタキ
シヤル層１５は３オームcmの抵抗を有し、16μｍ
厚である。p⁺拡散域１３は8μｍ厚でこの区域と
陰極接点域１８との間の距離は5μｍである。導
通方向に500mAの電流がダイオードを通過した
時、1μA以下の基台電流を測定した。回路の電力
損失は0.5W以下であり、従つて基台漏れ電流か
らの増加は完全に無視できる。これは基台漏れ電
流がダイオード電流の約５％に達する既知技術の
最高のダイオードと比肩しうる。ダイオードが基
台電位より40V上にある場合、これは約1Wの電
力損失、すなわちダイオード回路自体の電力損失
の倍を意味する。

本発明によるダイオードは集積回路で高電圧用
を意図したトランジスタを製造する技術によつて
完全に製造可能である。これは本発明によるダイ
オードとトランジスタＴ（両者ともに同一基台１
１にある）を図示した第３図から理解できる。ト
ランジスタＴはエピタキシヤル層３３にそのコレ
クタ層３３を有する。層３３の下にはn⁺拡散域
を介してコレクタ接点ｃと接続されている。n⁺
型サブコレクタ層がある。ベース層３１とエミツ
タ層３８はコレクタ層に従来の方法で拡散され
る。トランジスタ分離拡散域３６は第２図のダイ
オードに図示したものと同じ方法の２段階で作製
される。

製造には以下の拡散段階が用いられる。

１ n⁺域１２，３２用のドープ剤の成長 ２ 項目１によるドープ剤の拡散 ３ p⁺域１３，１４，３４用のドープ剤の成長 ４ エピタキシヤルドープ層１５の印加 ５ p⁺域１６，１７，３６用ドープ剤の成長 ６ n⁺域１９，３９へのドープ剤の成長 ７ 項目５，６により成長したドープ剤の拡散 ８ トランジスタ中のｐドープ・ベース域３１へ
のドープ剤の成長 ９ 項目８によるドープ剤の拡散 10 陰極接点域１８とエミツタ３８用ドープ剤の
成長 11 項目１０による区域の拡散 これらの段階は完全に従来のものであり、従来
技術に記載されている。

【図面の簡単な説明】

第１図は断面図で、第２図は平面図で本発明に
より実施されたモノリシツク集積ダイオードの原
理を図示する。第３図は本発明によるダイオード
を有した集積回路の詳細を図示する。 １１……基台、１２……埋込層、１３……底部
拡散域、１５……エピタキシヤルｎ層、１７……
リング、２０，２１……接点。

Claims (1)

1. 【特許請求の範囲】 １ モノリシツク集積回路のダイオードであつ
   て、第１電導型ｎの高濃度ドープ埋込層１２を有
   する第２電導型ｐの基台１１と、該基台の上方に
   設けられた第１電導型ｎのエピタキシヤル層１５
   とを備え、前記エピタキシヤル層には前記ダイオ
   ードの一方の層２３が形成され、該一方の層には
   接点２２が接続されて前記ダイオードの第１の極
   Ｋを構成した前記ダイオードにおいて、更に 前記埋込層１２の真上に位置する第２の電導型
   ｐの高濃度ドープ底部拡散域１３と、ダイオード
   の前記一方の層２３を取囲み前記高濃度ドープ底
   部拡散域１３と接触する第２電導型ｐの環状高濃
   度ドープ域１７と、前記埋込層１２と接触する第
   １電導型ｎの高濃度ドープ接点拡散域１９とを備
   え、前記環状高濃度ドープ域１７と前記高濃度ド
   ープ接点拡散域１９の各接点２０，２１は互いに
   接続されて前記ダイオードの第２の極Ａを形成し
   ていることを特徴とするモノリシツク集積回路の
   ダイオード。