JPH0335328A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH0335328A JPH0335328A JP1170243A JP17024389A JPH0335328A JP H0335328 A JPH0335328 A JP H0335328A JP 1170243 A JP1170243 A JP 1170243A JP 17024389 A JP17024389 A JP 17024389A JP H0335328 A JPH0335328 A JP H0335328A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- switch
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば産業用プロセスのデータを処理するコ
ンピュータシステムに関し、さらに詳述すれば、システ
ム外部との間にて入出力されるデータを主として処理す
る動作系のコンピュータの最新のデータ内容を待機系が
コピーして動作系をバンクアップし、切換器が動作系と
待機系とを切換えた際にも切換前のデータ処理を継続し
て行うコンピュータシステムに関する。
ンピュータシステムに関し、さらに詳述すれば、システ
ム外部との間にて入出力されるデータを主として処理す
る動作系のコンピュータの最新のデータ内容を待機系が
コピーして動作系をバンクアップし、切換器が動作系と
待機系とを切換えた際にも切換前のデータ処理を継続し
て行うコンピュータシステムに関する。
第３図は従来のコンピュータシステムの構成を示すブロ
ック図であって、システムはＡ、Ｂ２系統からなる６図
中１ａ、 ｌｂはＡ、 Ｂ系それぞれの中央処理装置（
ＣＰ Ｕ） 、２ａ、２ｂはそれぞれの主メモリである
。Ａ系のＣＰＵ１ａ及び主メモリ２ａは内部バス３ａに
、Ｂ系のＣＰＵ１ｂ及び主メモリ２ｂは内部バス３ｂに
接続され、内部バス３ａ、３ｂは、主としてデータ処理
を行う動作系をＡ系又はＢ系へと切換える切離し可能な
切換器１０に接続される。切換器１０を介して、内部バ
ス３ａ、３ｂが産業用プロセス等との間にてデータを入
出力する１０装置１５に接続される。
ック図であって、システムはＡ、Ｂ２系統からなる６図
中１ａ、 ｌｂはＡ、 Ｂ系それぞれの中央処理装置（
ＣＰ Ｕ） 、２ａ、２ｂはそれぞれの主メモリである
。Ａ系のＣＰＵ１ａ及び主メモリ２ａは内部バス３ａに
、Ｂ系のＣＰＵ１ｂ及び主メモリ２ｂは内部バス３ｂに
接続され、内部バス３ａ、３ｂは、主としてデータ処理
を行う動作系をＡ系又はＢ系へと切換える切離し可能な
切換器１０に接続される。切換器１０を介して、内部バ
ス３ａ、３ｂが産業用プロセス等との間にてデータを入
出力する１０装置１５に接続される。
次に、バンクアンプの動作につき説明する０通常、Ａ系
又はＢ系のいずれか一方が動作系、新譜データ処理の主
体であるマスク系として動作している間、他方の系は適
時マスク系の最新のデータ内容をコピーして、マスク系
をバックアップすべく待機している。何らかの要因でマ
スク系が故障すると、切換器ＩＯによって待機系とマス
ク系とが切換えられ、切換えた後は待機していた系がマ
スク系となって動作を開始する。その間、元のマスク系
は修理又は正常晶と交換され、新しいマスク系をバック
アップすべく待機する。
又はＢ系のいずれか一方が動作系、新譜データ処理の主
体であるマスク系として動作している間、他方の系は適
時マスク系の最新のデータ内容をコピーして、マスク系
をバックアップすべく待機している。何らかの要因でマ
スク系が故障すると、切換器ＩＯによって待機系とマス
ク系とが切換えられ、切換えた後は待機していた系がマ
スク系となって動作を開始する。その間、元のマスク系
は修理又は正常晶と交換され、新しいマスク系をバック
アップすべく待機する。
ところで、従来のコンピュータシステムにて切換器ｌＯ
が故障した場合、２つの系統それぞれの内部バスと、デ
ータ入出力を制御する１０装置１５とが切換器１０を介
して接続されているため、切換器をコンピュータから切
離して正常晶と交換する際にそれまでのデータ処理を中
断しなければならず、データ処理の効率が低いという問
題があった。
が故障した場合、２つの系統それぞれの内部バスと、デ
ータ入出力を制御する１０装置１５とが切換器１０を介
して接続されているため、切換器をコンピュータから切
離して正常晶と交換する際にそれまでのデータ処理を中
断しなければならず、データ処理の効率が低いという問
題があった。
本発明はこのような問題を解決するためになされたもの
であって、プロセス等のシステム外部とのデータ入出力
を制御する１０装置と各コンピュータとを切換器を介さ
ず接続することにより、切換器を切離した際にも切離し
前からのデータ処理をＨし得るコンピュータシステムを
提供することを目的とする。
であって、プロセス等のシステム外部とのデータ入出力
を制御する１０装置と各コンピュータとを切換器を介さ
ず接続することにより、切換器を切離した際にも切離し
前からのデータ処理をＨし得るコンピュータシステムを
提供することを目的とする。
本発明のコンピュータシステムは、各コンピュータと、
システム外部とのデータ入出力の制御装置との間に切換
器を接続せず、切換器が切離された際にも、各コンピュ
ータとシステム外部とのデータ入出力の制御装置とを、
両者の間にてシステム外部との入出力データの転送を可
能となすべく接続してあり、切換器が切離された際にも
、動作系から待機系へのデータコピーを可能となすべく
、各コンピュータ同士を接続してあることを特徴とする
。
システム外部とのデータ入出力の制御装置との間に切換
器を接続せず、切換器が切離された際にも、各コンピュ
ータとシステム外部とのデータ入出力の制御装置とを、
両者の間にてシステム外部との入出力データの転送を可
能となすべく接続してあり、切換器が切離された際にも
、動作系から待機系へのデータコピーを可能となすべく
、各コンピュータ同士を接続してあることを特徴とする
。
本発明のコンピュータシステムは、切換器がコンピュー
タから切離された際にも、各コンピュータが切離し直前
の動作系又は待機系の状態を保持し、動作系のコンピュ
ータとシステム外部との間にて入出力データが転送され
、さらに待機系コンピュータは動作系コンピュータをバ
ックアップすべく、その最新のデータ内容をコピーして
待機し、動作系は切換器切離し前からのデータ処理を継
続して行う。
タから切離された際にも、各コンピュータが切離し直前
の動作系又は待機系の状態を保持し、動作系のコンピュ
ータとシステム外部との間にて入出力データが転送され
、さらに待機系コンピュータは動作系コンピュータをバ
ックアップすべく、その最新のデータ内容をコピーして
待機し、動作系は切換器切離し前からのデータ処理を継
続して行う。
以下、本発明をその実施例を示す図面に基づき詳述する
。第１図は本発明に係るＡ、Ｂ２系統からなるコンピュ
ータシステムの構成を示すブロック図であって、Ａ系、
Ｂ系の構成は同一である。
。第１図は本発明に係るＡ、Ｂ２系統からなるコンピュ
ータシステムの構成を示すブロック図であって、Ａ系、
Ｂ系の構成は同一である。
図中１ａ、 ＩｂはＡ系、Ｂ系それぞれのＣＰＵであっ
て、Ａ系ＣＰ０１ａは内部バス３ａを介してＡ系主メモ
リ２ａ及びＡ系１０メイン４ａと接続され、また信号線
５ａを介して切換器１０に接続される。
て、Ａ系ＣＰ０１ａは内部バス３ａを介してＡ系主メモ
リ２ａ及びＡ系１０メイン４ａと接続され、また信号線
５ａを介して切換器１０に接続される。
切換器１０はフリツプ・フロップ（Ｆ／Ｆ）１１に接続
され、Ｆ／Ｆｉｌは、Ａ系ＣＰ Ｕｌａと、各コンピュ
ータ及びシステム外部間のデータ入出力を制御する１０
装置１５間にてＡ系のデータ入出力を中継するＡ系１０
メイン４ａとに接続される。Ａ系ＣＰＵ１ａ、Ａ系１０
メイン４ａ及び切換器ｌＯには、信号線１４を介して、
バソクアソプモード９着脱モード、単独モード等、各コ
ンピュータの処理モードを設定する２つのオルタネイト
スイッチ及びプログラム、データ転送指令用のモメンク
リイスインチ（転送スイッチ）を備えたモードスイッチ
１３が接続される。
され、Ｆ／Ｆｉｌは、Ａ系ＣＰ Ｕｌａと、各コンピュ
ータ及びシステム外部間のデータ入出力を制御する１０
装置１５間にてＡ系のデータ入出力を中継するＡ系１０
メイン４ａとに接続される。Ａ系ＣＰＵ１ａ、Ａ系１０
メイン４ａ及び切換器ｌＯには、信号線１４を介して、
バソクアソプモード９着脱モード、単独モード等、各コ
ンピュータの処理モードを設定する２つのオルタネイト
スイッチ及びプログラム、データ転送指令用のモメンク
リイスインチ（転送スイッチ）を備えたモードスイッチ
１３が接続される。
Ｂ系は、切換器１０． Ｆ／Ｆｉｌ及びモードスイッ
チ１３をＡ系との共有部分とし、その構成はＡ系と同一
であって、その説明を省略する。
チ１３をＡ系との共有部分とし、その構成はＡ系と同一
であって、その説明を省略する。
さらに、Ａ系定電圧電源６ａは、電源線７ａを介してＡ
系ＣＰＵ１ａ、Ａ系主メモリ２ａ＋ Ａ系１０メイン４
ａに５ｖの電圧を供給し、Ｂ系定電圧電源６ｂは、電源
線７ｂを介してＢ系ＣＰＵ１ｂ、Ｂ系主メモリ２ｂ。
系ＣＰＵ１ａ、Ａ系主メモリ２ａ＋ Ａ系１０メイン４
ａに５ｖの電圧を供給し、Ｂ系定電圧電源６ｂは、電源
線７ｂを介してＢ系ＣＰＵ１ｂ、Ｂ系主メモリ２ｂ。
Ｂ系ＩＯメイン４ｂに５■の電圧を供給する。電源線７
ａはダイオード８ａ、電源線７ｂはダイオード８ｂに接
続され、Ａ系、Ｂ系からの電圧は信号線９ヘオア出力さ
れる。オア出力された出力５■の電圧は、電源線７ｃを
介して、切換器１０． Ｆ／Ｆｉｌ及びモードスイッ
チ１３に供給される。なお、ＩＯ装置１５への電力供給
は電源線７ｃを介してであっても図示しない他の電源か
らの供給であってもよい。
ａはダイオード８ａ、電源線７ｂはダイオード８ｂに接
続され、Ａ系、Ｂ系からの電圧は信号線９ヘオア出力さ
れる。オア出力された出力５■の電圧は、電源線７ｃを
介して、切換器１０． Ｆ／Ｆｉｌ及びモードスイッ
チ１３に供給される。なお、ＩＯ装置１５への電力供給
は電源線７ｃを介してであっても図示しない他の電源か
らの供給であってもよい。
第２図は、第１図に示したコンピュータシステムの一部
構成を詳細に示す回路図である。第１図と同一符号は同
一部分を示し、その説明を省略する。バス３ａｌ ＋
３ａ２ ＋ ３ａ３は内部バス３ａを分割したものであ
って、バス３ａＩはアドレス信号（Ａ Ｄ）データ出力
信号（Ｄｏ）及び出力指令ストローブ（ＷＲ）を転送す
る。バス３ａ２はデータ入力信号（ＤＩ）及びＡ系ＣＰ
Ｕ１ａへの応答信号をＡ系ＣＰＵ１ａへ転送し、バス３
ａ３は入力指令ストローブ（ＲＤ）、Ａ系主メモリ２ａ
又はＡ系１０メイン４ａにて検知されるエラー信号を転
送する。
構成を詳細に示す回路図である。第１図と同一符号は同
一部分を示し、その説明を省略する。バス３ａｌ ＋
３ａ２ ＋ ３ａ３は内部バス３ａを分割したものであ
って、バス３ａＩはアドレス信号（Ａ Ｄ）データ出力
信号（Ｄｏ）及び出力指令ストローブ（ＷＲ）を転送す
る。バス３ａ２はデータ入力信号（ＤＩ）及びＡ系ＣＰ
Ｕ１ａへの応答信号をＡ系ＣＰＵ１ａへ転送し、バス３
ａ３は入力指令ストローブ（ＲＤ）、Ａ系主メモリ２ａ
又はＡ系１０メイン４ａにて検知されるエラー信号を転
送する。
図中１ａ、はＡ系ＣＰＵ１ａの中核部であって、Ａ系Ｃ
ＰＵ中核１ａｌが出力する前記ＡＤ、 Ｄｏ、 ＷＲの
信号は、ゲー）１ａ２経てバス３ａｌへ出力される。双
方向ゲーＨａ３はバス３ａ１と信号線５とを結び、信号
線５を介してＢ系の双方向ゲー）１ｂ３と接続される。
ＰＵ中核１ａｌが出力する前記ＡＤ、 Ｄｏ、 ＷＲの
信号は、ゲー）１ａ２経てバス３ａｌへ出力される。双
方向ゲーＨａ３はバス３ａ１と信号線５とを結び、信号
線５を介してＢ系の双方向ゲー）１ｂ３と接続される。
論理回路１ａ４は切換！５１０． Ｆ／Ｆ１１及びモ
ードスイッチ１３から与えられる信号を論理演算してゲ
ート１ａ２及び双方向ゲート１ａ３に与えてこれらを制
御する。信号線５ａｌはＡ系コンピュータの正常をロー
レベル（Ｌ〉、異常をハイレベル（）Ｉ）の信号で切換
器１０へ知らせ、信号線５ａ２は電源線７ｂの電圧異常
を“Ｌ”、正常を“Ｈ”で論理回路１ａ、へ知らせる。
ードスイッチ１３から与えられる信号を論理演算してゲ
ート１ａ２及び双方向ゲート１ａ３に与えてこれらを制
御する。信号線５ａｌはＡ系コンピュータの正常をロー
レベル（Ｌ〉、異常をハイレベル（）Ｉ）の信号で切換
器１０へ知らせ、信号線５ａ２は電源線７ｂの電圧異常
を“Ｌ”、正常を“Ｈ”で論理回路１ａ、へ知らせる。
Ｆ／ＦｉｌはＮＡＮＤ回路の組合せからなり、一方のＮ
ＡＮＤ回路の出力はＡ系ＣＰＵ中核１ａ１．論理回１８
．及び切換器ｌＯに与えられる。
ＡＮＤ回路の出力はＡ系ＣＰＵ中核１ａ１．論理回１８
．及び切換器ｌＯに与えられる。
Ｂ系ＣＰＵ１ｂの構成はＡ系ＣＰＵ１ａと同様であって
、Ａ系の双方向ゲートｌａ３とＢ系の双方向ゲートｌｂ
３とが信号線５を介して接続され、Ｆ／Ｆ１１の他方の
ＮＡＮＤ回路の出力はＢ系ＣＰＵ中核ｔｂ、及び論理回
路１ｂ４に与えられる。
、Ａ系の双方向ゲートｌａ３とＢ系の双方向ゲートｌｂ
３とが信号線５を介して接続され、Ｆ／Ｆ１１の他方の
ＮＡＮＤ回路の出力はＢ系ＣＰＵ中核ｔｂ、及び論理回
路１ｂ４に与えられる。
以上のような構成のバソクア・７ブシステムの動作モー
ドにはバックアンプモード、着脱モード。
ドにはバックアンプモード、着脱モード。
単独モードの３つがあり、各モードの動作を以下に説明
する。
する。
なお、各モードにおけるマスク系、バス３ａ、。
３ｈ１．信号線５の転送信号の出力系及び■０装置１５
への信号入出力系の関係は第１表に示す如くである。
への信号入出力系の関係は第１表に示す如くである。
＋１１バンクアツプモード
例えば、Ａ系がマスク、Ｂ系が待機系であって、Ａ系の
メモリ内容とＢ系のメモリ内容とが現在−致しており、
Ａ系ＣＰＵ１ａはＡ系主メモリ２ａ、 Ａ系Ｔｏメイ
ン４ａとデータのやりとりを行ってプログラムを実行し
ているとする。
メモリ内容とＢ系のメモリ内容とが現在−致しており、
Ａ系ＣＰＵ１ａはＡ系主メモリ２ａ、 Ａ系Ｔｏメイ
ン４ａとデータのやりとりを行ってプログラムを実行し
ているとする。
論理回路１ａ４はゲート１ａ２を開き、双方向ゲートｌ
ａ３をバス３ａ１から信号線５の方向へ開く。また、Ｂ
系の論理回路１ｂ４はゲート１ｂ２を閉し、双方向ゲー
トｌｂ３を信号線５からバス３ｂ、の方向へ開く。
ａ３をバス３ａ１から信号線５の方向へ開く。また、Ｂ
系の論理回路１ｂ４はゲート１ｂ２を閉し、双方向ゲー
トｌｂ３を信号線５からバス３ｂ、の方向へ開く。
Ａ系ＣＰＵ１ａがＡ系主メモリ２ａ又はＡ系［０メイン
４ａにデータを書込む場合、Ａ系ＣＰＵ中核１ａｌが出
力するアドレス信号ＣＡＤ）、データ出力信号（Ｄｏ）
、出力指令ストローブ（ＷＲ）は、ゲ） １ａ２からバ
ス３ａ１を経て双方向デー１１ａ３から信号線５へ出力
され、Ｂ系の双方向ゲートｌｂ３を経てバス３ｂ、へ出
力され、Ａ系と同一アドレス相当のＢ系主メモリ２ｂ又
はＢ系１０メイン４ｂにＡ系と同一データを書込む。
４ａにデータを書込む場合、Ａ系ＣＰＵ中核１ａｌが出
力するアドレス信号ＣＡＤ）、データ出力信号（Ｄｏ）
、出力指令ストローブ（ＷＲ）は、ゲ） １ａ２からバ
ス３ａ１を経て双方向デー１１ａ３から信号線５へ出力
され、Ｂ系の双方向ゲートｌｂ３を経てバス３ｂ、へ出
力され、Ａ系と同一アドレス相当のＢ系主メモリ２ｂ又
はＢ系１０メイン４ｂにＡ系と同一データを書込む。
また、Ａ系ＣＰＵ１ａがＡ系主メモリ２ａ又はＡ系ＩＯ
メイン４ａからデータを読込む場合、Ｂ系に対しては入
力指令ストローブ（ＲＤ）を出力せず、Ｂ系のデータは
Ａ系から与えられる。
メイン４ａからデータを読込む場合、Ｂ系に対しては入
力指令ストローブ（ＲＤ）を出力せず、Ｂ系のデータは
Ａ系から与えられる。
ＩＯ装置１５からプロセスへは、制御権を有するマスク
側のＡ系のデータがプロセスデータとして出力される。
側のＡ系のデータがプロセスデータとして出力される。
プロセスからの入力データは■０装Ｗ１５が取込み、Ａ
系１０メイン４ａ及びＢ系【Ｏメイン４ｂ両方へ出力す
る。即ち、Ａ系とＢ系とのプロセス入力データは常に一
致する。
系１０メイン４ａ及びＢ系【Ｏメイン４ｂ両方へ出力す
る。即ち、Ａ系とＢ系とのプロセス入力データは常に一
致する。
次に、現在マスクであるＡ系のＣＰ Ｕｌａ、主メモリ
２ａ、１０メイン４ａのいずれかに異常が現れ、マスク
をＢ系へ切換える動作について説明する。
２ａ、１０メイン４ａのいずれかに異常が現れ、マスク
をＢ系へ切換える動作について説明する。
Ａ系に異常が発生するとＡ系ＣＰＵ１ａが停止して信号
線５ａＩへの出力信号が“Ｌ”から“１１”になる、こ
れを検知した切換器１０はＦ ／ Ｆ １１へ指令信号
を送り、Ａ系とＢ系との状態を反転させる。即ち、Ｂ系
の論理回路１ｂ、はゲート１ｂ２を開き、双方向ゲーＨ
ｂ３をバス３ｂ、から信号線５の方向へ開く、従って、
Ｂ系ＣＰＵ中核１ｂ、の出力信号がバス３ｂ、、信号線
５を経てＡ系のバス３ａ１へ流れる。
線５ａＩへの出力信号が“Ｌ”から“１１”になる、こ
れを検知した切換器１０はＦ ／ Ｆ １１へ指令信号
を送り、Ａ系とＢ系との状態を反転させる。即ち、Ｂ系
の論理回路１ｂ、はゲート１ｂ２を開き、双方向ゲーＨ
ｂ３をバス３ｂ、から信号線５の方向へ開く、従って、
Ｂ系ＣＰＵ中核１ｂ、の出力信号がバス３ｂ、、信号線
５を経てＡ系のバス３ａ１へ流れる。
Ｂ系ＣＰＵ中核１ｂ、はＢ系がマスクになったことを検
知してプログラムの実行を開始する。Ｂ系は待機期間中
Ａ系のメモリ内容をコピーしていたので、切換え時には
Ａ系のメモリ内容とＢ系のメモリ内容とが一致しており
、切換えによってデータ処理が途切れることはない。
知してプログラムの実行を開始する。Ｂ系は待機期間中
Ａ系のメモリ内容をコピーしていたので、切換え時には
Ａ系のメモリ内容とＢ系のメモリ内容とが一致しており
、切換えによってデータ処理が途切れることはない。
Ｂ系へ切換えられた後、Ａ系定電圧電源６ａをオフして
Ａ系の修理、交換等を行って異常の要因を取り除き、再
びＡ系定電圧電源６ａをオンする。しかし、異常要因を
取り除いている間にもマスクであるＢ系の処理は進行し
ており、Ａ系のメモリ内容がＢ系に一致しない。従って
、モートスインチ１３の転送スイソチをオンして、マス
クであるＢ系ＣＰ ＵｌｂがＢ系主メモリ２ｂの内容を
読出し、この値をそのままＢ系主メモリ２ｂ及びＢ系１
０メイン４ｂ全体にわたって書込む動作を行う。この書
込み動作によってＡ宗主メモリ２ａ及びＡ系ＩＯメイン
４ａのＢ系と同一アドレス相当に、Ｂ系と同一の内容が
書込まれ、Ａ系はＢ系の故障に備えて待機するＢ系の待
機系となる。
Ａ系の修理、交換等を行って異常の要因を取り除き、再
びＡ系定電圧電源６ａをオンする。しかし、異常要因を
取り除いている間にもマスクであるＢ系の処理は進行し
ており、Ａ系のメモリ内容がＢ系に一致しない。従って
、モートスインチ１３の転送スイソチをオンして、マス
クであるＢ系ＣＰ ＵｌｂがＢ系主メモリ２ｂの内容を
読出し、この値をそのままＢ系主メモリ２ｂ及びＢ系１
０メイン４ｂ全体にわたって書込む動作を行う。この書
込み動作によってＡ宗主メモリ２ａ及びＡ系ＩＯメイン
４ａのＢ系と同一アドレス相当に、Ｂ系と同一の内容が
書込まれ、Ａ系はＢ系の故障に備えて待機するＢ系の待
機系となる。
次に、Ｂ系がマスクの状態で、Ｂ系定電圧電源６ｂが異
常になった場合につき説明する。Ｂ系定電圧電源６ｂが
落ちる際にはＢ系ＣＰＵ中核１ｂ１．双方向ゲートｌｂ
３等から異常な出力が出てＡ宗主メモリ２ａの内容が異
常に書換えられる可能性があるため、定電圧電源６ａ、
６ｂからの出力を監視する電圧監視回路（図示省略）を
設ける。Ｂ系定電圧電＃６ｂの出力が異常になった場合
、電圧監視回路は電圧異常信号（ＢＰＥＲ）を信号線５
ａ２を介して論理回路１ａ４に与えるとともに信号線１
２ａへの出力を“Ｌ”にして異常発生を論理回路１ａ４
に知らせる。論理回路１ａ４は、与えられた信号に応じ
て双方向ゲート１ａ３を閉し、Ｂ系からＡ系主メモリ１
ａへの書込みを禁止する。また、切換器ｌＯは信号線１
２ａの′Ｌ°を検知してＦ ／ Ｆ １１を反転させマ
スクをＢ系からＡ系へ切換える。
常になった場合につき説明する。Ｂ系定電圧電源６ｂが
落ちる際にはＢ系ＣＰＵ中核１ｂ１．双方向ゲートｌｂ
３等から異常な出力が出てＡ宗主メモリ２ａの内容が異
常に書換えられる可能性があるため、定電圧電源６ａ、
６ｂからの出力を監視する電圧監視回路（図示省略）を
設ける。Ｂ系定電圧電＃６ｂの出力が異常になった場合
、電圧監視回路は電圧異常信号（ＢＰＥＲ）を信号線５
ａ２を介して論理回路１ａ４に与えるとともに信号線１
２ａへの出力を“Ｌ”にして異常発生を論理回路１ａ４
に知らせる。論理回路１ａ４は、与えられた信号に応じ
て双方向ゲート１ａ３を閉し、Ｂ系からＡ系主メモリ１
ａへの書込みを禁止する。また、切換器ｌＯは信号線１
２ａの′Ｌ°を検知してＦ ／ Ｆ １１を反転させマ
スクをＢ系からＡ系へ切換える。
（２）着脱モード
次に、切換器１０が故障した場合は切換器１０をコンピ
ュータから切離して点検、交換する必要がある０着脱モ
ード時には、切換器ｌＯがシステムから切離されること
により信号線５ａ２＋ ５ｂ２を介して各論理回路ｌａ
４１１ｂ４に与えられる電圧異常信号が無視される点以
外の動作は前述のバンクアップモードと同様である。な
お、Ｆ／Ｆｉｌへの切換指令入力側にはＲＣフィルタ等
を設ければ誤動作が防げる。
ュータから切離して点検、交換する必要がある０着脱モ
ード時には、切換器ｌＯがシステムから切離されること
により信号線５ａ２＋ ５ｂ２を介して各論理回路ｌａ
４１１ｂ４に与えられる電圧異常信号が無視される点以
外の動作は前述のバンクアップモードと同様である。な
お、Ｆ／Ｆｉｌへの切換指令入力側にはＲＣフィルタ等
を設ければ誤動作が防げる。
切換器１０がシステムから切離されている間、Ａ系及び
Ｂ系のコンピュータは切離し前の動作系又は待機系の状
態に固定されるが、データ処理は継続して行われ、待機
系は動作系のメモリ内容をコピーする。従って、切換器
をコンピュータから切離している間もデータ処理には支
障が生しない。
Ｂ系のコンピュータは切離し前の動作系又は待機系の状
態に固定されるが、データ処理は継続して行われ、待機
系は動作系のメモリ内容をコピーする。従って、切換器
をコンピュータから切離している間もデータ処理には支
障が生しない。
（３）単独モード
Ａ系がマスクであって、モードスイッチ１３を単独モー
ドに設定した場合、Ａ系の論理回路１ａ４はゲート１ｂ
２を開き、双方向ゲート１ｂ２を閉しる。
ドに設定した場合、Ａ系の論理回路１ａ４はゲート１ｂ
２を開き、双方向ゲート１ｂ２を閉しる。
またＢ系の論理回路１ｂ、はゲート１ｂ２を開いて双方
向ゲートｌｂ３を閉し、Ａ系からＢ系へのメモリ内容の
コピーを禁じる。従って、Ａ系ＣＰＵ中核ｌａｌ、Ｂ系
ＣＰＵ中核１ｂ＋はそれぞれが読込んだプログラムを独
立して実行する。即ち、マスクであるＡ系はプロセスの
制御権を有しており、Ａ系１０メイン４ａは１０装置１
５とプロセス入出力データを交換する。一方、Ｂ系■０
メイン４ｂは１０１５とデータ交換を行わないので、Ｂ
系はＡ系と異なる独自のプログラムを実行することが可
能となる。
向ゲートｌｂ３を閉し、Ａ系からＢ系へのメモリ内容の
コピーを禁じる。従って、Ａ系ＣＰＵ中核ｌａｌ、Ｂ系
ＣＰＵ中核１ｂ＋はそれぞれが読込んだプログラムを独
立して実行する。即ち、マスクであるＡ系はプロセスの
制御権を有しており、Ａ系１０メイン４ａは１０装置１
５とプロセス入出力データを交換する。一方、Ｂ系■０
メイン４ｂは１０１５とデータ交換を行わないので、Ｂ
系はＡ系と異なる独自のプログラムを実行することが可
能となる。
例えば、マスクであるＡ系がデータ処理をしている間、
Ｂ系に端末装置、デバッグツール等を接続してプログラ
ムデバッグを行うことができる。また、Ｂ系はＡ系から
独立して動作できるため、Ｂ系がリセフトされても、ま
たバグを有するプログラムの実行によりダウンしてもＡ
系には影響を及ぼさない。
Ｂ系に端末装置、デバッグツール等を接続してプログラ
ムデバッグを行うことができる。また、Ｂ系はＡ系から
独立して動作できるため、Ｂ系がリセフトされても、ま
たバグを有するプログラムの実行によりダウンしてもＡ
系には影響を及ぼさない。
なお、本実施例ではＡ系とＢ系とをＦ／Ｆによって切換
える構成としたが、これに限らずラノチリレーによって
切換える構成であっても同様の効果が得られる。
える構成としたが、これに限らずラノチリレーによって
切換える構成であっても同様の効果が得られる。
また、本実施例では内部バスを分離して入出力信号を転
送する構成としたが、入出力信号は必ずしも異なるパス
ラインで転送する必要はなく、これらの入出力信号が同
一のパスラインで転送される構成であっても同様の効果
が得られる。
送する構成としたが、入出力信号は必ずしも異なるパス
ラインで転送する必要はなく、これらの入出力信号が同
一のパスラインで転送される構成であっても同様の効果
が得られる。
さらに、本実施例ではＣＰＬＩ中核、ゲート、双方向ゲ
ート、論理回路を同一のＣＰＵカードに搭載した例につ
き説明したが、これに限らずそれぞれを別のカードに搭
載しても、また他のカードに搭載しても同様の効果が得
られる。
ート、論理回路を同一のＣＰＵカードに搭載した例につ
き説明したが、これに限らずそれぞれを別のカードに搭
載しても、また他のカードに搭載しても同様の効果が得
られる。
本発明のコンピュータシステムは、各コンピュータとプ
ロセスとのデータ人出力を制御する■０装置とが切換器
を介さずに接続され、また各コンピューク同士も切換器
を介さずに接続され、切換器の切離しの如何に拘らずコ
ンピュータと■０装置との間にてデータが転送され、ま
た待機系が動作系の最新のデータ内容をコピーする構成
であるため、データ処理を中断することなく切換器を交
換することができ、データ処理の効率が向上するという
優れた効果を奏する。
ロセスとのデータ人出力を制御する■０装置とが切換器
を介さずに接続され、また各コンピューク同士も切換器
を介さずに接続され、切換器の切離しの如何に拘らずコ
ンピュータと■０装置との間にてデータが転送され、ま
た待機系が動作系の最新のデータ内容をコピーする構成
であるため、データ処理を中断することなく切換器を交
換することができ、データ処理の効率が向上するという
優れた効果を奏する。
第 １ 表
第１図は本発明に係るコンピュータシステムの構成を示
すブロック図、第２図はその一部を詳細に示す回路図、
第３図は従来のコンピュータシステムの構成を示すブロ
ック図である。 １ａ−Ａ系ＣＰＵ １ｂ−Ｂ系ＣＰＵ ２ａ−Ａ系
主メモリ ２ｂ・・・Ｂ系主メモリ ３ａ・・・内部バ
ス３ｂ・・・内部バス ４ａ・・・Ａ系ＩＯメイン ４
ｈ・・・Ｂ系ＩＯメイン ５・・・信号Ｉｎ １０・
・・切換器 １１・・・Ｆ／Ｆ１３・・・モードスイソ
チ １５・・・ＩＯ詰装置お、図中、同一符号は同一、
又は相当部分を示す。
すブロック図、第２図はその一部を詳細に示す回路図、
第３図は従来のコンピュータシステムの構成を示すブロ
ック図である。 １ａ−Ａ系ＣＰＵ １ｂ−Ｂ系ＣＰＵ ２ａ−Ａ系
主メモリ ２ｂ・・・Ｂ系主メモリ ３ａ・・・内部バ
ス３ｂ・・・内部バス ４ａ・・・Ａ系ＩＯメイン ４
ｈ・・・Ｂ系ＩＯメイン ５・・・信号Ｉｎ １０・
・・切換器 １１・・・Ｆ／Ｆ１３・・・モードスイソ
チ １５・・・ＩＯ詰装置お、図中、同一符号は同一、
又は相当部分を示す。
Claims (1)
- （１）１台のコンピュータを、システム外部との間での
入出力の制御装置を介して入出力されるデータを主とし
て処理する動作系、前記以外の少なくとも１台を、動作
系の最新のデータ内容をコピーして待機する待機系とな
すべく切換える、切離し可能に設けられた切換器で各コ
ンピュータを動作系又は待機系へ切換えた際、動作系へ
切換えられたコンピュータが切換前からのデータ処理を
継続して行うコンピュータシステムにおいて、 切換器の切離しの如何に拘らず、各コンピ ュータと入出力の制御装置とを、両者間での入出力デー
タの転送を可能となすべく接続してあり、切換器の切離
しの如何に拘らず、動作系から待機系へのデータ内容の
コピーを可能となすべく、各コンピュータ同士を接続し
てあることを特徴とするコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170243A JPH0792767B2 (ja) | 1989-06-30 | 1989-06-30 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170243A JPH0792767B2 (ja) | 1989-06-30 | 1989-06-30 | コンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0335328A true JPH0335328A (ja) | 1991-02-15 |
| JPH0792767B2 JPH0792767B2 (ja) | 1995-10-09 |
Family
ID=15901328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170243A Expired - Lifetime JPH0792767B2 (ja) | 1989-06-30 | 1989-06-30 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792767B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212015A (en) * | 1975-07-15 | 1977-01-29 | Hiroshi Matsunaga | Automatic mark printing apparatus for plywood and so on |
-
1989
- 1989-06-30 JP JP1170243A patent/JPH0792767B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212015A (en) * | 1975-07-15 | 1977-01-29 | Hiroshi Matsunaga | Automatic mark printing apparatus for plywood and so on |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0792767B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01216459A (ja) | 構成変更制御方式 | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPH0335328A (ja) | コンピュータシステム | |
| JPH0319978B2 (ja) | ||
| JPH07121395A (ja) | 予備装置優先選択方法 | |
| JPH02263251A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| KR20000021045A (ko) | 컴퓨터 제어의 이중화 방법 및 그 시스템 | |
| JPH0264845A (ja) | 主制御部多重化電子計算機 | |
| JPH03171233A (ja) | 二重化情報処理装置 | |
| JPH0474739B2 (ja) | ||
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JPH0348955A (ja) | 補助記憶装置の２重化管理方法 | |
| JP3340284B2 (ja) | 冗長システム | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JPH08137709A (ja) | 情報処理システム | |
| JPH03131938A (ja) | 多重処理システム | |
| JPH041845A (ja) | 多重化システムのアダプタアクセス方式 | |
| JPH10105526A (ja) | コンピュータシステム | |
| JPH04112259A (ja) | マルチプロセッサシステムの障害復旧方式 | |
| JPH06245238A (ja) | 二重化装置切替回路 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPH06348604A (ja) | メモリコピー方式 | |
| JPH05274169A (ja) | 計算機 | |
| JPS6077252A (ja) | 入出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |