JPH0336643A - データ処理方法 - Google Patents
データ処理方法Info
- Publication number
- JPH0336643A JPH0336643A JP1172348A JP17234889A JPH0336643A JP H0336643 A JPH0336643 A JP H0336643A JP 1172348 A JP1172348 A JP 1172348A JP 17234889 A JP17234889 A JP 17234889A JP H0336643 A JPH0336643 A JP H0336643A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- format
- indian
- representation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 230000010365 information processing Effects 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 6
- 238000007781 pre-processing Methods 0.000 abstract description 4
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 2
- PXXLQQDIFVPNMP-UHFFFAOYSA-N 3-(diethylcarbamoyl)benzoic acid Chemical compound CCN(CC)C(=O)C1=CC=CC(C(O)=O)=C1 PXXLQQDIFVPNMP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のデータの取扱方法に関し、特に
複数のアドレス表現形式のデータを混在して収り扱うデ
ータ処理方法に関する。
複数のアドレス表現形式のデータを混在して収り扱うデ
ータ処理方法に関する。
情報処理装置の取り扱うデータのアドレスの主記憶装置
上の表現方法には複数あり、−船釣に用いられている形
式としては２種類のものがある。
上の表現方法には複数あり、−船釣に用いられている形
式としては２種類のものがある。
それはビッグインディアンと呼ばれるものとリトルイン
ディアンと呼ばれるものである。
ディアンと呼ばれるものである。
ビッグインディアンと呼ばれる表現方法は主記憶が表現
する一語のＭＳＢ側を低いアドレスとして表現する。例
えばバイトのアドレスでは主記憶が３２ビツトであると
すると２３１から２２４の重みを持ったビットが表現す
るバイトを低位のアドレスとしＬＳＢ（Ｉｌになるに従
い高位のアドレスであると表現する。ビットアドレスで
も同様にＭＳＢ側を低位のビットアドレスとし、Ｌ Ｓ
Ｂ、ｌ！！Ｊを高位のビットアドレスと表現する。
する一語のＭＳＢ側を低いアドレスとして表現する。例
えばバイトのアドレスでは主記憶が３２ビツトであると
すると２３１から２２４の重みを持ったビットが表現す
るバイトを低位のアドレスとしＬＳＢ（Ｉｌになるに従
い高位のアドレスであると表現する。ビットアドレスで
も同様にＭＳＢ側を低位のビットアドレスとし、Ｌ Ｓ
Ｂ、ｌ！！Ｊを高位のビットアドレスと表現する。
リトルインディアンと呼ばれる方式はビッグインディア
ンの反対で、ＬＳＢ側が低位アドレスと表現され、ＭＳ
Ｂ側が高位のアドレスと表現される。
ンの反対で、ＬＳＢ側が低位アドレスと表現され、ＭＳ
Ｂ側が高位のアドレスと表現される。
このような異なった表現形式のデータを混在して取り扱
う情報処理装置では、バイト操作やビット操作の様な主
記憶の語長と異なるビット幅のデータを取り扱う場合の
アドレスの対応が異なり、データの間で互換性がとれな
くなる。例えば、バイト列の順番が異なってしまい文字
列を表現したデータで順番が異なってしまったり、バイ
トデータやビットデータのアドレスが示されても示さて
たデータの位置が異なってしまうため、双方のデータを
統一的に一つのプログラムで取り扱うことはできない。
う情報処理装置では、バイト操作やビット操作の様な主
記憶の語長と異なるビット幅のデータを取り扱う場合の
アドレスの対応が異なり、データの間で互換性がとれな
くなる。例えば、バイト列の順番が異なってしまい文字
列を表現したデータで順番が異なってしまったり、バイ
トデータやビットデータのアドレスが示されても示さて
たデータの位置が異なってしまうため、双方のデータを
統一的に一つのプログラムで取り扱うことはできない。
前述したようなアドレスの表現形式の異なったデータを
混在して取り扱う情報処理装置では、取り扱うデータの
表現形式がどの表現形式であるかを知り、その表現形式
に従って操作を行う必要がある。一般には情報処理装置
が取り扱うデータの表現形式は一つの方式に決定されて
おり、決定された方式と異なるデータを収り扱う場合に
は通常の命令では処理することができずデータの変換を
命令あるいはプログラムで行う必要がある。
混在して取り扱う情報処理装置では、取り扱うデータの
表現形式がどの表現形式であるかを知り、その表現形式
に従って操作を行う必要がある。一般には情報処理装置
が取り扱うデータの表現形式は一つの方式に決定されて
おり、決定された方式と異なるデータを収り扱う場合に
は通常の命令では処理することができずデータの変換を
命令あるいはプログラムで行う必要がある。
上述したアドレスの表現形式が異なるデータが混在した
情報処理装置では、その情報処理装置が仮定したデータ
を取り扱う場合は通常の処理を行うのみであり、何等問
題はない。しかし、データの表現形式が仮定したものと
異なった場合には、データをアクセスする際にデータの
表現形式の相違を意識し、その変換も含めて処理プログ
ラムを作成しなければならない。例えば、文字列で“°
ＡＢ ＣＤ ”というものが与えられると、主記憶上で
はビッグインディアンの表現ではＭＳＢ側からＡＢＣＤ
という順番となるが、リトルインディアンではＭＳＢ側
からＤＣＢＡという順番となる。すなわち、ビッグイン
ディアンで表現されたデータをリトルインディアンで取
り扱うと文字列“ＡＢＣＤ″′が“Ｄ ＣＢ Ａ ”と
いう順番と見なされてしまいデータの互換性をとること
ができない。そこで、もし全処理している情報処理装置
がリトルインディアンを仮定して処理を行うように設計
されていた場合に、ビッグインディアンで表現されたデ
ータを処理しようとするとバイトの順番を入れ換える処
理を本来の処理の前に行わなければならず、処理能力が
低下する。また、この入れ換え処理は操作するデータの
形式に依存し、単純な入れ換えを行うだけでは対処する
ことが出来ない。また、統一的に作成された処理プログ
ラムでは異なる形式のデータを混在して取り扱うことは
できず、同じ処理プログラムもビッグインディアン用と
リトルインディアン用の２つの処理プログラムを作成す
る必要がある。
情報処理装置では、その情報処理装置が仮定したデータ
を取り扱う場合は通常の処理を行うのみであり、何等問
題はない。しかし、データの表現形式が仮定したものと
異なった場合には、データをアクセスする際にデータの
表現形式の相違を意識し、その変換も含めて処理プログ
ラムを作成しなければならない。例えば、文字列で“°
ＡＢ ＣＤ ”というものが与えられると、主記憶上で
はビッグインディアンの表現ではＭＳＢ側からＡＢＣＤ
という順番となるが、リトルインディアンではＭＳＢ側
からＤＣＢＡという順番となる。すなわち、ビッグイン
ディアンで表現されたデータをリトルインディアンで取
り扱うと文字列“ＡＢＣＤ″′が“Ｄ ＣＢ Ａ ”と
いう順番と見なされてしまいデータの互換性をとること
ができない。そこで、もし全処理している情報処理装置
がリトルインディアンを仮定して処理を行うように設計
されていた場合に、ビッグインディアンで表現されたデ
ータを処理しようとするとバイトの順番を入れ換える処
理を本来の処理の前に行わなければならず、処理能力が
低下する。また、この入れ換え処理は操作するデータの
形式に依存し、単純な入れ換えを行うだけでは対処する
ことが出来ない。また、統一的に作成された処理プログ
ラムでは異なる形式のデータを混在して取り扱うことは
できず、同じ処理プログラムもビッグインディアン用と
リトルインディアン用の２つの処理プログラムを作成す
る必要がある。
本発明のデータ処理方法は複数のバイト・アドレスおよ
びビット・アドレスの表現方法によって表現されたデー
タを混在して取り扱う情報処理装置において、論理アド
レスから物理アドレスに変換を行うために用いるアドレ
ス変換テーブルに取り扱うデータのアドレス表現形式を
示すピッＩ・を設け、この表現形式を示すビットのつい
た変換テーブルに対応して物理アドレス内のデータはす
べて示されたデータの表現方法であるとしてデータの操
作をハードウェアあるいはマイクロプログラムでのデー
タの取扱方法を変更することで複数の表現方法のデータ
をデータのアドレスの表現方法に対応してプログラムを
変更することなしに一元的に一つのプログラムによって
操作および演算を行うことを可能とする。
びビット・アドレスの表現方法によって表現されたデー
タを混在して取り扱う情報処理装置において、論理アド
レスから物理アドレスに変換を行うために用いるアドレ
ス変換テーブルに取り扱うデータのアドレス表現形式を
示すピッＩ・を設け、この表現形式を示すビットのつい
た変換テーブルに対応して物理アドレス内のデータはす
べて示されたデータの表現方法であるとしてデータの操
作をハードウェアあるいはマイクロプログラムでのデー
タの取扱方法を変更することで複数の表現方法のデータ
をデータのアドレスの表現方法に対応してプログラムを
変更することなしに一元的に一つのプログラムによって
操作および演算を行うことを可能とする。
本発明において情報処理装置は、論理アドレスから物理
アドレスに変換するためのアドレス変換テーブルが示す
メモリ領域に格納されているデータの形式を示すビット
を設えたアドレス変換装置と、変換テーブルに示された
データ形式に従ってデータの整列を行うアライナと、上
記ビットによってデータの取扱を変更することの出来る
命令実実行ユニット制御装置とから成っている。
アドレスに変換するためのアドレス変換テーブルが示す
メモリ領域に格納されているデータの形式を示すビット
を設えたアドレス変換装置と、変換テーブルに示された
データ形式に従ってデータの整列を行うアライナと、上
記ビットによってデータの取扱を変更することの出来る
命令実実行ユニット制御装置とから成っている。
データをアクセスする場合には、まずアクセスする論理
アドレスで変換テーブルを検索するか、そのとき論理ア
ドレスから変換された物理アドレスを得ると同時に変換
テーブルからそのアドレスに格納されているデータがど
のアドレス表現形式であるかを知る。この情報によって
アクセスされたデータをアライナによって内部で収り扱
う形式に整列する。また、整列されたデータは命令実行
されるが実行時もこの情報を使用し、データの取扱いが
変更される。
アドレスで変換テーブルを検索するか、そのとき論理ア
ドレスから変換された物理アドレスを得ると同時に変換
テーブルからそのアドレスに格納されているデータがど
のアドレス表現形式であるかを知る。この情報によって
アクセスされたデータをアライナによって内部で収り扱
う形式に整列する。また、整列されたデータは命令実行
されるが実行時もこの情報を使用し、データの取扱いが
変更される。
次に、本発明の実施例について図面を参照し゛Ｃ説明す
る。
る。
本発明の一実施例を示す第１図を参照すると、１は中央
処理装置であり、プログラムの実行を制御する。２は主
記憶装置であり、中央処理装置ｌがアクセスするプログ
ラム、データとアドレス変換テーブルが格納されている
。３はアライナであり、データの整列を行う。４は実行
ユニットで中央処置装置１内でプログラムの実行を行な
う。５は実行ユニット制御装置であり、マイクロプログ
ラムやハードウェアによって実行ユニツｌ−４を制御す
る。６は主記憶装置２内のメモリでありここにデータ及
びアドレス変換テーブル９が格納される。７はビッグイ
ンディアン表現データ、８はリトルインディアン表現デ
ータである。
処理装置であり、プログラムの実行を制御する。２は主
記憶装置であり、中央処理装置ｌがアクセスするプログ
ラム、データとアドレス変換テーブルが格納されている
。３はアライナであり、データの整列を行う。４は実行
ユニットで中央処置装置１内でプログラムの実行を行な
う。５は実行ユニット制御装置であり、マイクロプログ
ラムやハードウェアによって実行ユニツｌ−４を制御す
る。６は主記憶装置２内のメモリでありここにデータ及
びアドレス変換テーブル９が格納される。７はビッグイ
ンディアン表現データ、８はリトルインディアン表現デ
ータである。
いま、実行ユニット４がデータをアクセスしようとする
場合、まずアドレス変換テーブル９をアクセスし、デー
タバス１３を通して中央処理装置１内のテーブル１１に
取り込まれる。この変換テーブル内の物理アドレスによ
ってアドレスが変換されると同時に変換テーブル内のア
ドレス表現形式指定ビット１０も同時に１２に収り込ま
れ、いまアクセスするデータがビッグインディアンであ
るかリトルインディアンであるかを知ることができる。
場合、まずアドレス変換テーブル９をアクセスし、デー
タバス１３を通して中央処理装置１内のテーブル１１に
取り込まれる。この変換テーブル内の物理アドレスによ
ってアドレスが変換されると同時に変換テーブル内のア
ドレス表現形式指定ビット１０も同時に１２に収り込ま
れ、いまアクセスするデータがビッグインディアンであ
るかリトルインディアンであるかを知ることができる。
その後、物理アドレスに変換されたアドレスによって主
記憶をアクセスする。リード時は主記憶装置２から読み
出されたデータはデータバス１３を通ってアライナ３に
入力される。アライナ３は１２から出力されたアドレス
表現形式を示す信号１５によってデータのアドレス表現
形式を知り、その情報に従ってデータを整列し、内部で
使用するデータの並びとする。整列されたデータは内部
データバス１４を用いて実行ユニット４に渡しデータを
処理する。書き込み時はこの反対で、実行ユニット４か
ら出力されたデータは内部データバス１４を通りアライ
ナ３に渡される。アライナ３は読み出し時と反対に内部
の形式から信号１５で指示されたアドレス表現形式に整
列し直し、バス１３を経由して主記憶装置２内に書き込
む。
記憶をアクセスする。リード時は主記憶装置２から読み
出されたデータはデータバス１３を通ってアライナ３に
入力される。アライナ３は１２から出力されたアドレス
表現形式を示す信号１５によってデータのアドレス表現
形式を知り、その情報に従ってデータを整列し、内部で
使用するデータの並びとする。整列されたデータは内部
データバス１４を用いて実行ユニット４に渡しデータを
処理する。書き込み時はこの反対で、実行ユニット４か
ら出力されたデータは内部データバス１４を通りアライ
ナ３に渡される。アライナ３は読み出し時と反対に内部
の形式から信号１５で指示されたアドレス表現形式に整
列し直し、バス１３を経由して主記憶装置２内に書き込
む。
また、アライナ３のみでデータの整列を行うことが出来
ない場合には、信号１５が実行ユニット制御装置５に伝
えられ、命令実行時に実行ユニット４の処理を実行ユニ
ット制御装置５によって、変更することによって対応す
ることができるようになっている。
ない場合には、信号１５が実行ユニット制御装置５に伝
えられ、命令実行時に実行ユニット４の処理を実行ユニ
ット制御装置５によって、変更することによって対応す
ることができるようになっている。
以上説明したように、本発明によれば、アドレスの表現
形式の異なるデータが混在した情報処理装置においてデ
ータの前処理を行うことなしに異なるデータをアドレス
変換テーブル内のデータのアドレス形式を表現するビッ
トを格納することによって処理することができ、前処理
のオーバーヘッドが生じることがない。また、ひとつの
アドレス表現形式のためのプログラムによって異なるア
ドレス表現形式のデータをアドレス変換テーブルの内容
を変更することによって処理することができ、データ形
式に対応した別々のプログラムを作成する必要がない。
形式の異なるデータが混在した情報処理装置においてデ
ータの前処理を行うことなしに異なるデータをアドレス
変換テーブル内のデータのアドレス形式を表現するビッ
トを格納することによって処理することができ、前処理
のオーバーヘッドが生じることがない。また、ひとつの
アドレス表現形式のためのプログラムによって異なるア
ドレス表現形式のデータをアドレス変換テーブルの内容
を変更することによって処理することができ、データ形
式に対応した別々のプログラムを作成する必要がない。
第１図は本発明の一実施例を示す構成図である。
１・・・中央処理装置、２・・・主記憶装置、３・・・
アライナ、４・・・実行ユニット、５・・・実行ユニッ
ト制御装置、６・・・主記憶、７・・・ビッグインディ
アン表現データ、８・・・リトルインディアン表現デー
タ、９・・・アドレス変換テーブル、１０・・・アドレ
ス表現形式指定ピッＩ・、１１・・・アクセスするアド
レスに対応したアドレス変換テーブルの複写、１２・・
・アクセスするアドレスに対応したアドレス表現形式指
定ビットの複写、１３・・・データバス、１４・・・内
部データバス。
アライナ、４・・・実行ユニット、５・・・実行ユニッ
ト制御装置、６・・・主記憶、７・・・ビッグインディ
アン表現データ、８・・・リトルインディアン表現デー
タ、９・・・アドレス変換テーブル、１０・・・アドレ
ス表現形式指定ピッＩ・、１１・・・アクセスするアド
レスに対応したアドレス変換テーブルの複写、１２・・
・アクセスするアドレスに対応したアドレス表現形式指
定ビットの複写、１３・・・データバス、１４・・・内
部データバス。
Claims (1)
- 複数のバイト・アドレスおよびビット・アドレスの表現
方法によって表現されたデータを混在して取り扱う情報
処理装置において、論理アドレスから物理アドレスに変
換を行うために用いるアドレス変換テーブルに取り扱う
データのアドレス表現形式を示すビットを設け、この表
現形式を示すビットのついた変換テーブルに対応して物
理アドレス内のデータはすべて示されたデータの表現方
法であるとしてデータの操作をハードウェアあるいはマ
イクロプログラムでのデータの取扱方法を変更すること
で複数の表現方法のデータをデータのアドレスの表現方
法に対応してプログラムを変更することなしに一元的に
一つのプログラムによって操作および演算を行うことを
可能とすることを特徴とするデータ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172348A JPH0336643A (ja) | 1989-07-03 | 1989-07-03 | データ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172348A JPH0336643A (ja) | 1989-07-03 | 1989-07-03 | データ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336643A true JPH0336643A (ja) | 1991-02-18 |
Family
ID=15940242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172348A Pending JPH0336643A (ja) | 1989-07-03 | 1989-07-03 | データ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946215A (en) * | 1996-01-23 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Machine tool controlling network communication controlling system |
| WO2010029794A1 (ja) * | 2008-09-12 | 2010-03-18 | 株式会社ルネサステクノロジ | データ処理装置及び半導体集積回路装置 |
-
1989
- 1989-07-03 JP JP1172348A patent/JPH0336643A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946215A (en) * | 1996-01-23 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Machine tool controlling network communication controlling system |
| WO2010029794A1 (ja) * | 2008-09-12 | 2010-03-18 | 株式会社ルネサステクノロジ | データ処理装置及び半導体集積回路装置 |
| JP2014179107A (ja) * | 2008-09-12 | 2014-09-25 | Renesas Electronics Corp | 半導体集積回路装置 |
| US9524237B2 (en) | 2008-09-12 | 2016-12-20 | Renesas Electronics Corporation | Data processing device and semiconductor intergrated circuit device for a bi-endian system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406644A (en) | Apparatus and method for emulating a computer instruction set using a jump table in the host computer | |
| US4835733A (en) | Programmable access memory | |
| JPS5916301B2 (ja) | デ−タフアイルを処理するためにデ−タフイ−ルド記述子を用いるデ−タ処理方法及び装置 | |
| JPH0248931B2 (ja) | ||
| JPS5917463B2 (ja) | マイクロプログラム可能コンピユ−タ方式 | |
| JPH0414385B2 (ja) | ||
| EP0310600B1 (en) | Arrangement for software emulation | |
| US4068299A (en) | Data processing system incorporating a logical compare instruction | |
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JPS623461B2 (ja) | ||
| US4181935A (en) | Data processor with improved microprogramming | |
| JPS6266330A (ja) | 命令カウンタのロ−ド装置 | |
| KR920006611B1 (ko) | 정보처리장치 | |
| GB1179047A (en) | Data Processing System with Improved Address Modification Apparatus | |
| JPS6055911B2 (ja) | 主記憶装置 | |
| JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
| JPS6235151B2 (ja) | ||
| JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 | |
| JPS62126447A (ja) | アドレス変換方法 | |
| JPS6218076B2 (ja) | ||
| JPS5951069B2 (ja) | 仮想記憶方式の情報処理装置 | |
| JPS6360427B2 (ja) | ||
| JPS6221131B2 (ja) | ||
| JPS59106047A (ja) | マイクロコンピユ−タ | |
| JPS63241647A (ja) | マイクロプロセツサ |