JPS5917463B2 - マイクロプログラム可能コンピユ−タ方式 - Google Patents

Description

【発明の詳細な説明】 発明の背景 ミニコンピユータサイズの小形プロセサを取り扱い、お
よび／またはそれを設計するとき、大形システムでは起
らない多くの問題が生じる。

常に取り組まなければならない重要な問題はストレージ
キヤパシテイまたはメモリサイズの問題である。Ｂｕｒ
ｒＯｕｇｈｓＢ７ＯＯのようなミニコンピユータでは、
ユーザプログラムとデータに対して最大量のストレージ
が許容できるように充分慎重に利用しなければならない
制限されたメモリストレージ容量を有することがしばし
ばある。１つのアプローチはマイクロインストラクシヨ
ンストレージとユーザコードを１個の大形の、または共
用のメモリユニツト内へ組み合せることであつた。

このストレージ配列では、マイクロインストラクシヨン
ストレージに用いられないメモリスペースがユーザコー
ドに用いられる。典型的には、このような共用メモリ装
置はマイクロプログラムメモリをデータまたはソースレ
ベルメモリから分離させる能力を有する。境界を分ける
マイクロプログラムストレージおよびユーザコードまた
はＳレベルストレージが移動可能である共用メモリの使
用によつて直ちに有効な利益が得られる。

マイクロプログラムおよびＳレベルメモリスペースはそ
れ故、システムの要求が変化するのに合わせて調節でき
、トレードオフ（Ｔｒａｄｅ−０ｆｆ）が特定の用途に
適うようになされる。それ故、機械内に構成されるフア
ームウエアの量が、ユーザプログラムを運行させるのに
要するプロセサ能力を提供するために必要な量だけであ
る機械を有することが望ましい。

このような機械は最小限度のマイクロプログラムストレ
ージスペースを必要とするだけで、プログラマが彼の目
的プログラムを運行させ必要なデータ値をストアすると
きプログラマによつて使用される共用メモリをより一層
解放する。この作業はフアームウエアのロード時間バイ
ンデイング（Ｂｉｎｄｉｎｇ）によつて行われる。この
型の装置では、設計について、ソース言語レベルのバイ
ンデイングではなされない考慮がなされる。

目的プログラム定義および／またはプログラムサブルー
チンの運行時バインデイングと異なり、ロード時間バイ
ンデイングでは、ユーザが彼の目的プログラムをロード
した時一度にシステムフアームウエアを構成することが
扱われる。この設計のアプローチは、システムのオペレ
ーシヨンの或る時に必要とされ得る全ての可能なフアー
ムウエアモジユールのライブラリの構成を必要とする。
それ故、或る与えられたユーザプログラムに対して、プ
ログラムを運行させるのにどのフアームウエア制御器が
必要とされるかを処理システムが自動的に決定すること
が望ましい。

さらに、決定装置がプロセサ内にあつてフアームウエア
モジユールをロードし、ローター（ＩＯａｄｅｒ）がエ
ンジニアによつて経済的に再構成可能であることが望ま
しい。この発明の目的は、プロセサに常駐している、ま
たは現存しているマイクロプログラム可能なデイジタル
プログラムに対してローターを提供し、フアームウエア
制御器をユーザプログラムロード時間に前記プロセサ内
にロードすることである。

この発明の他の目的は、プロセサのマイクロプログラム
環境に経済的に変化が与えられるようになされたロータ
ーを提供することである。この発明のさらに他の目的は
、どのフアームウエアモジユールがシステムプロセサ（
インタープリタ）内にバインド（Ｂｉｎｄ）され、入れ
られた特別ユーザプログラムについてオペレートすべき
であるかを決定する能力があるローターを提供すること
である。

発明の概要 マイクロプログラム可能なデイジタルプロセサのフアー
ムウエア構造をロード時間にバインドするのに利用され
得るファームウェアローターが提供される。

このようなファームウェアローターはベースのまたは主
要部の機械構造の固定コンポーネントとしてプロセサシ
ステムに゛圃久的に常駐できるであろう。ローターは、
ユーザプログラマが例えばキーワードコードを含むソフ
トウエアプログラムをロードすることによつて駆動され
るであろう。システムに対して用意された全ての周辺ま
たは計算フアームウエアの収集またはライブラリは、各
マイクロストリング名と対応補助ストレージアドレスの
デイレクトリを含む補助ストレージ上にストアされてよ
い。

典型的には、見出し情報を含むユーザプログラムがシス
テム内にロードされるとき、検出器がコードを認知して
フアームウエアロードオペレーシヨンを開始する。

デコーダはそのとき見出し情報をデコードし、ロードさ
れたユーザプログラムを行うためにシステムに必要とさ
れるフアームウエアモジユールの表を獲得する。このオ
ペレーシヨンが終了すると、必要なフアームウエアマイ
クロストリングが補助ストレージから共用メモリロケー
シヨン内にバインドされる。

バインデイングの間、各フアームウエアモジユール内の
引用アドレスが翻訳されて、メモリ内にロードされた後
、新しいロケーシヨンを表わすようになる。発明の詳細
な説明 １．語義 或る特定の用語が以下の明細書において頻繁に用いられ
ており、それらは次のように解釈しなければならない。

プログラム言語形式：これは２進信号にエンコードされ
得る任意の書式であつて、この書式はプログラマまたは
コンピユータが特別な処理システムの回路について何ら
知識を有することなく使用することができる。

Ｓレベルインストラクシヨン：これはデータセツトにつ
いて行われるルーチンまたはプロセスを規制する情報を
含むインストラクシヨンである。

Ｓインストラクシヨンは先行技術のマクロインストラク
シヨンまたはソース言語インストラクシヨンに相当する
。

Ｍレベルインストラクシヨン：これは、Ｓインストラク
シヨンによつて要求されるプロセスを行うために１個以
上のこのようなオペレーシヨンが必要とされる処理シス
テムで行われる操作指令を特定する情報を含むインスト
ラクシヨンである。

Ｍインストラクシヨンは先行技術に用いられたマイクロ
インストラクシヨンに相当する。

Ｎインストラクシヨン：これは、処理システム内に用い
られて、Ｍインストラクシヨンの作成を駆動する特別制
御信号を特定する情報を含むインストラクシヨンである
。

１個 以上のＮインストラクシヨンがＭインストラクシヨンを
作成するのに必要であろう。

２．設計のアプローチ マイクロプログラム可能なプロセサでは、定義によれば
フアームウエアは装置に対して重要部分である設計構造
と一体をなす部分である。

マイクロインストラクシヨンがないとマイクロプログラ
ム可能なプロセサはオペレートできない。フアームウエ
アをマイクロインストラクシヨンコンピユータに付加す
ることによつて機械の設計が完成する。「Ｄａｔａｍａ
ｔｌＯｎｌｌｌ９６７年、Ｐ．２２〜２４において、「
フアームウエア」（Ｆｉｒｍｗａｒｅ）という語を造り
出した０ｐ１ｅｒによつて定義されたように、「フアー
ムウエ力は、特定の用途のために機械の論埋設計を完成
するマイクロインストラクシヨンコンピユータの制御メ
モリ内に常駐するマイクロプログラムを指示する。

それ故、フアームウエアは各場合において、ちようどハ
ード配線の増幅器およびフイルタ一等が現存する機械構
造と適合して構成されるように、現存する機械構造と適
合して構成されねばならない。フア〒ムウエアはエンジ
ニアにとつて設計における最適の手段となる。それはコ
ンピユータシステム内でサブシステムタスクが行われる
他の構成となつている。ハードウエア対応部では、この
発明であるのは個々の抵抗器、コンデンサ、論理ゲート
等ではなく、抵抗器、コンデンサ、論理ゲート等の特別
の内部接続によつて構成された結果のモジユールである
が、同じように、フアームウエアにおいても、この発明
であるのは個々のマイクロインストラクシヨンではなく
、マイクロインストラクシヨンの特別の内部接続によつ
て構成されたマイクロプログラムである。プロセサを設
計するとき、エンジニアは設計の要件を評価し、どのよ
うにしてシステム内の各コンポーネントのタスクにアプ
ローチしなければならないかを決めなければならない。

場合によつてフアームウエア設計が利用されるが他の場
合にはデイジタル論理、アナログ回路、受動回路、能動
回路、フイルタ一、マルチプレクサ等を用いてよい。何
れの場合でも、その選択は、速度、費用、可変性、容量
、重量等に関するトレードオフを伴う。同一メモリにお
けるマクロインストラクシヨンとマイクロインストラク
シヨンの双方のストレージという概念はマイクロインス
トラクシヨンプロセサの設計において発展過程にある概
念 ５である。

共用メモリの使用によつて、より経済的なメモリ寸法と
メモリアドレス指定ハードウエアの節約が可能になるが
、ストレージ容量に新たに考慮をはられなければならな
くなる。業界では、マイクロインストラクシヨンの機械
に １ｉおいて、個々に特定されたマクロインストラク
シヨンステツプがマクロインストラクシヨンにより要求
されるマイクロインストラクシヨンのストリングによつ
て達成されるが、機械のマイクロインストラクシヨン容
量は常に各プログラ １ムの運行に充分利用されている
とはかぎらないことが認められている。このために、従
来のハード配線の制御器の代りにフアームウエアモジユ
ールと通常呼ばれているマイクロインストラクシヨンの
より多くの使用が機械の設計に利用２される場合が増え
てきた。テープ、デイスク、プリンタおよびオペレータ
コンソールユニツトの周辺能力を有し、これらのユニツ
トの制御器がフアームウエアモジユールとして構成され
る典型的な機械では、フアームウエアの量が以前２の機
械と比べて相当増加しているで晩ろう。この増加した量
の周辺フアームウエアに中央プロセサの基本フアームウ
エア構造を加えると、共用メモリのマイクロインストラ
クシヨンストレージの最適化が重要な留意点となる。共
用メモＪリから不必要なマイクロインストラクシヨンを
除去すると、ユーザプログラムインストラクシヨン（Ｓ
レベルインストラクシヨン）とデータワードのために付
加的なストレージスペースが解放されることは明白であ
る。それ故、コンピユータフアームウエアの「ロード時
間バインデイング］は共用メモリスペースの最適化を可
能にし、先行技術に教示されているような「運行時間バ
インデイング」に対して、共用ＳレベルおよびＭレベル
メモリを利用・するマイクロインストラクシヨンプロセ
サにおけるアプリケーシヨンのための重要な改善をなし
ている。

「ロード時間バインデイング」とは、ユーザプログラム
がロードされるとき特別のユーザプ！グラムを処理する
のに必要なフアームウエアをロードすることである。こ
れにより、データのストレージに対する共用メモリにお
ける最大のＳレベルストレージスペースを自動的に解放
するプログラムを運行させるのに必要な最小限の量のマ
イクロインストラクシヨンをロードすることが容易にな
る。共用メモリのこの方法では、ストレージ割当てはフ
ァームウェアローターによつて達成することができる。

全てのシステムコンポーネントと同じように、このよう
なローダの設計は、ローターがオペレートしなければな
らず、かつデイジタル論理回路または固定常駐フアーム
ウエアモジユールによつて作成されることができる環境
に特定されている。マイクロプログラム可能なプロセサ
環境 この発明は、３個の分かれたインストラクシヨナルシス
テム、すなわち、Ｓレベル、ＭレベルおよびＮレベルイ
ンストラクシヨンを用いるマイクロプログラム可能なコ
ンピユータにおいて動作する。

Ｎインストラクシヨン（ＮａｎＯインストラクシヨン）
の登録簿は通常、リードオンリメモリに設置される。Ｍ
インストラクシヨンの登録簿は読取り／書出しメモリに
通常ストアされるこれらのインストラクシヨンと共に動
的に変化することができる。データを含むＳインストラ
タシヨンの登録簿はプログラマオペレーシヨンによつて
ロードされ読取り／書出しメモリにストアされる。この
発明が動作するコンピユータシステムはＦａｂｅｒによ
る「複数レベルのサブインストラクシヨンセツトを用い
た多形プログラム可能ユニツト］（米国特許出願連続番
号第８２５５６９号、１９７３年３月２７日英国特許第
１３１８２３１号、第１３１８２３２号、第１３１８２
３３号、第１３１８２３４号、１９７０年５月５日ペル
キー特許第７５００６８号、１９７１年３月１日フラン
ス特許第７０１６５５０号）に教示されている。この発
明が達成される態様は以下の説明に関し図面を参照する
ことによつて一層理解されやすくなるであろう。第１図
は、プログラム可能中央プロセサ１１がポート選択ユニ
ツト１３とインターフエースしてポート選択ユニツト１
３を経てテープユニツト１５、プリンタ１７、デイスク
ユニツト１９およびオペレータコンソール２１のような
周辺装置と通信するコンピユータシステムのプロツク図
である。

プログラム可能中央プロセサ１１はまた、ＮａｎＯイン
ストラクシヨンをストアするためにＮａｎＯプログラム
メモリ２３を接続し、Ｓレベルインストラクシヨンおよ
びＭレベルインストラクシヨンの双方をストアするため
に共用メモリ２５を接続した。双方のメモリはソリツド
ステート型であつてもランダムアクセスデイスク型であ
つてもよい。しかしながら、Ｎメモリ２３は本来は最も
速いメモリサイクルを有する型であるように選択される
であろう。共用メモリ２５は通常は非破壊読出し型すな
わちＮＤＲＯであり、一方ＮａｎＯメモリ２３は好まし
くはリードオンリメモリ型ＲＯＭであるがＮＤＲＯであ
つてもよい。プログラム可能プロセサ１１は第２図に示
すように２個の基礎部分、すなわち、演算論理ユニツト
２７すなわちＡＬＵと制御部分２９とから形成される。

メモリ制御２９の一部分として、マイクロプログラム制
御ユニツト３１は共用メモリ２５＝に接続されてマイク
ロインストラクシヨンロケーシヨンをアドレス指定しメ
モリ２５からマイクロインストラクシヨンを読出す。メ
モリ制御ユニツト３３は共用メモリ２５に接続されてデ
ータワードに関して同様な機能を果す。制御部分２９と
演算ユニツト２７双方の基本レジスタおよびデータ径路
が第３図に示されている。

ＡＬＵ２７には、他の装置の間にあつて加算器として働
く論理ユニツト３５、論理ユニツト３５の出力に接続さ
れたバレル（Ｂａｒｒｅｌ）スイツチ３７、およびバレ
ルスイツチ３７の出力と入力の間のフイードバツクにお
いて論理ユニツト３５に接続されたＡレジスタ３７が含
まれる。さらに、それぞれ直列に結ばれたＢレジスタ３
９および真理／否定ゲート４１が含まれ、直列接続は、
論理．加算器３５の４個または８個のビツトキヤリ、バ
レルスイツチ３７の出力および論理ユニツト３５の出力
から平行なフイードバツクループに接続されている。付
加的な入力が共用メモリ２５のＳレベルメモリから来る
。直列接続の出力、すなわち、真理／否定ゲート４１か
らの出力は論理ユニツト３５に送られる。Ｂレジスタ３
９はプログラム可能ユニツト１１メモリ２５との間の１
次インターフエースである。

このレジスタはまた、加算器３５に対する２次入力とし
て働き、演算オペレーシヨンと関連した或る特定の２次
機能を果す。真理／否定ゲート４１はＢレジスタ３９の
真理内容を提供し、またはレジスタ３９の内容の補数を
提供するのに役立つ。

Ａレジスタ３２は３個の機能的に同様なレジスタである
。

Ａレジスタ３７の各々はバレルスイツチ３８の出力から
ロードされる。制御部分２９には、ＡＬＵ２７とメモリ
２５および周辺装置との間のインターフエースを提供す
る領域、Ｍインストラクシヨンのデコード化を扱う領域
およびＮインストラクシヨン制御信号を受容し発送する
領域が含まれる。

ＡＬＵ２７からの出力はバレルスイツチ３７から来てお
り、代替マイクロプログラムカウンタレジスタ（ＡＭＰ
ＣＲ）４９に対してだけでなく、インターフエース４３
、ベースレジスタ４５および４６、およびメモリ入力レ
ジスタ４７に対して供給することができる。

バレルスイツチ３８の出力もまたシフト量レジスタ（Ｓ
ＡＲ）５１に供給することができる。インターフエース
ゲート４３は、メモリアドレスレジスタ５１かカウンタ
５３の何れかに対する転送のためにアドレスおよび他の
情報を受容するのに役立つ。

レジスタベースレジスタ（ＲＢＲ）４５は主メモリの２
５６ワードプロツクのベースアドレスを含み、ＭＡＲ５
ｌと共に完全なメモリアドレスをストアする。ＲＢＲ４
５と関連するのはベースレジスタ２（ＢＲ２）４６で、
これは主メモリの２５６ワードプロツクのベースアドレ
スかまたは装置アドレスの最上位部分を含んでよい。メ
モリ情報レジスタ（ＭＩＲＯ）４７は、主メモリまたは
装置に書出されている情報を緩衝するのに用いられる。
マイクロインストラクシヨンの内容はマイクロインスト
ラクシヨンデコーダ５５によつて受容され、Ｎメモリを
アドレス指定してリテラルレジスタ５７、シフト量レジ
スタ（ＳＡＲ）５１および代替マイクロプログラムカウ
ントレジスタ（ＡＭＰＣＲ）４９に対して転送される。

シフト量レジスタ４９はシフト量カウントかまたはその
語長補数の何れかを保持してそれをデータがバレルスイ
ツチ３７でシフトされるビツトの数を制御するとき使用
するようにしている。代替マイクロプログラムカウンタ
レジスタ４９はＭプログラム内のプログラムジャンプお
よびサブルーチンリターンのためにジアップまたはリタ
ーンアドレスを含む。このレジスタ４９のアドレスは通
常、リターンされるべき位置よりも小さいものである。
このレジスタ４９は、マイクロプログラムカウントレジ
スタ５９から、またはバレルスイツチ３７の出力から、
またはマイクロインストラクシヨンデコーダ５５からロ
ードされることができる。このレジスタに関連するのは
マイクロプログラムカウントレジスタ（ＭＰＣＲ）５９
で、これはメモリ２５のＭ部分に対するインストラクシ
ヨンアドレスカウンタである。それは通常、現インスト
ラクシヨンアドレスを含む。Ｎインストラクシヨンデコ
ードはテスト論理回路６１および指令レジスタ６３によ
つて行われる。

デスト論理回路６１は条件レジスタ６５から情報を受け
るが、この条件レジスタの内容は、エラー指示器、割込
み、部分的および全体的プール変数およびロツクアウト
指示器として作用する１セツトのテスト可能なビツトで
ある。メモリおよび装置オペレーシヨンはプログラム可
能ユニツト１１とメモリ２５または周辺装置１５，１７
，１９，２１の幾つかとの間にデータを転送するのに用
いられる。

プログラム可能ユニツト１１はスイツチインターロツク
２方向バスを経てメモリモジユールおよび装置に接続さ
れる。メモリおよび装置アドレスはメモリアドレスレジ
スタ（ＭＡＲ）５１．メモリ入力レジスタ４７およびベ
ースレジスタ４６からこれらのバスを経て送られる。前
記のように、ＮａｎＯインストラクシヨンによるＭイン
ストラクシヨンの作成は３つの時間位相の間で行われる
。

このように、Ｎインストラクシヨンによつて指示される
制御信号は３グループ、すなわち位相１、位相２および
３．位相３に分離される。位相１は条件テスト、次期イ
ンストラクションアトＶ入計算、メモリおよび装置のオ
ペレーシヨンの開始に用いられてインストラクシヨンリ
テラルをＬＩＴ５７またはＳＡＲ５ｌ内にロードし論理
ユニツトオペレーシヨンに対して準備する。位相２は、
キヤリ伝播、インストラクシヨン緩衝、インストラクシ
ヨン修正およびマイクロインストラクシヨン実行のため
位相３を遅延させるのに用いられる。位相３は行先選択
を含む論理ユニツトオペレーシヨンを行うのに用いられ
る。ローター機能ローター機能では、ユーザプログラム
がコンピユータシステム内に入り周辺装置の決定がその
プログラムの運行に必要になつたとき、検出が行われる
。

一度このタスクが決定されると、インストラクシヨンは
プロセサに給送されてフアームウエア制御器をロードし
必要な周辺部の各々をオペレートすることができる。こ
の目的で、機械にロードされる各プログラムの開始時に
制御カードまたは見出しインストラクシヨンが挿入され
る。このインストラクシヨンには、フラグまたはキー、
およびプログラムの運行に用いられる特定のフアームウ
エアモジユールの各々を規定するコードワードの表が含
まれる。見出しインストラクシヨンについてより詳細な
説明が以下になされる。ローターの関係は、プロセサに
入れられるプログラムまたはデータを監視することであ
り、プログラムが入れられ決定が必要なフアームウエア
モジユールでなされたときは、必要なフアームウエアを
メモリにバインドすることである。

このようなローターは、作成されると、第４図に示すよ
うに、プロセサユニツト１１と共用メモリ２５との間の
情報バスに結合することができる。

ローター６５は、このバスに接続されると、入力情報を
監視でき、フアームウエア仕様情報をメモリ２５のスト
レージからプロツクするためオペレートできるゲート６
７を制御することができる。ローター６５はそのとき、
フアームウエア仕様情報によつて指示されたようにオペ
レートしてフアームウエアをメモリ２５内に上重ねしま
たはコンパイルできる。第５図はこのローター６５をよ
り詳細に示したものである。

デコーダ６９は各プログラムのヘツドに挿入されたフア
ームウエア仕様情報コードの検出に対しプログラムコー
ドを監視する。これが検出されると、デコーダ６９から
の出力はインストラクシヨンデコーダ７１を能動化し、
プロセサ１１からメモリ２５に向かう直接情報バスにあ
る「Ａｎｄ」ゲート６７を不能動化する。プロセサ１１
からのフアームウエア仕様情報はそのときデコーダ７１
によつてデコードされ、デコーダ７１は順次、プリンタ
制御バインデイング７３、テープＦｂｌ脚バインデイン
グ７５およびコンソール制御バインデイングJモV等のよ
うな複数個のコンパイル指令ジエネレータを能動化する
。これらのジエネレータ７３〜７７等は各々プロセサ１
１、マイタロインストラクシヨンデコーダ５５に接続さ
れて、特別なフアームウエアモジユールをメモリ内にロ
ードするのに必要な予め決められた固定マイクロコード
を生成する。フアームウエア仕様信号の端部はローター
をりセツトする。この代りに、前述のようなローターは
それ自体、ハードウエアの代りにフアームウエアで作成
されてよい。

このようなローターはメモリのリードオンリ部分にスト
アされコンピユータ内に″圃久的に常駐するであろう。
ハードウエアに対するローターのこの機構の第１の利点
は費用であろう。他の利点は、作成およびすでにフアー
ムウエアで制御構造を有するコンピユータシステム内に
おける再作成が容易なことであろう。この発明の好まし
い実施例はマイクロプログラム可能デイジタルコンピユ
ータのベース機械構造に゛圃久的に常駐するフアームウ
エア作成ローターである。

このようなローターおよびシステムは第６図に示され以
下に説明される構成を有するであろう。中央プロセサ１
１はベース機械ハードウエアを含む。

このハードウエアの説明は前述された。中央プロセサ１
１には幾らかのポート選択ユニツト１３が接続されてよ
く、これらは各々、幾らかの例えば４個のポートを有し
、プロセサ１１と共に種々の周辺装置とインターフエー
スしている。これらの周辺装置はテープユニツト１５、
プリンタ１７、デイスクパツク１９およびオペレータコ
ンソール２１であつてよい。リードオンリＮａｎＯプロ
グラムメモリ２３は中央プロセサ１１に結合され機械に
対して基本となる全てのＮａｎＯインストラクシヨンワ
ードを含む。さらにプロセサ１１には共用メモリ２５が
接続される。メモリ２５の一部分は入カレジスタ７９お
よび出力レジスタ８１である。メモリ２５の一部分はベ
ースインタープリタフアームウエア８３である。

このフアームウエアはメモリ２５のリードオンリ部分内
に常駐しており、前記説明および参照のように当業界で
ベースインタープリタハードウエアと通常呼ばれている
プロセサ１１と共に、マイクロプログラムシステムのイ
ンタープリタ構造を含む。インタープリタフアームウエ
ア８３はインタープリタに特定された基本インターフエ
ースおよび制御シーケンスを定義する。ローダーフアー
ムウエア８５はメモリ２５のリードオンリ部分内に常駐
している。

このローターは複数個のマイクロインストラクシヨンプ
ログラムを含んで、見出し情報を含むユーザプログラム
がコンピユータシステムにロードされるとき周辺フアー
ムウエアおよびインタープリタ計算フアームウエアをＭ
レベルストレージにロードする。初期ロードオペレーシ
ヨンの基本とならない全ての利用可能な周辺制御器（フ
アームウエア）およびインタープリタ（プロセサ）計算
フアームウエアはデイスクのような補助ストレージでラ
イブラリの形式でストアされる。各フアームウエアモジ
ユールはデイスク番号およびトラツク番号を含む固定ラ
イブラリアドレスを有し、プログラムの開始に正規化さ
れる全ての内部プログラムインデツクスと共にストアさ
れる。ユーザプログラムの開始時にロードされる見出し
情報はローターに対してインストラクシヨンを含む。

第７図に示されるように、この情報には、フアイル一名
８７、ローダーインターロツクコードワード８９、特別
プログラムローターに対するバインデイング情報がスト
アされる補助デイスクストレージアドレス９１のような
アドレス、およびユーザプログラムに予約されたワード
数９３が含まれる。第７図は、この見出し情報を有する
典型的な８０または９６カラムカードの図である。１０
個の１６進デイジツトの第１フイールドはプログラム名
８７に対して予約される。

４個の１６進デイジツトの第２フイールドは、入れるべ
き名付けられたプログラムを示しそれが正しくないとき
はローター情報をインターロツクするコード標識（８９
）ワードに対して予約される。

４個の１６進デイジツトの第３フイールドはバインデイ
ング情報を含むユーザプログラムフアイルのデイスクロ
ケーシヨン（９１）に用いられる。

一方、４個の１６進デイジツトの第４フイールドはロー
ドされるべきユーザプログラムの長さ（９３）を規制す
る。フアイル名はその特別プログラムに対してバインデ
イング情報を含むパラメータプロツクを引用する。この
バインデイング情報は２０ビツトのフイールドに含まれ
、そこでは各ビツト位置が異なつたフアームウエアモジ
ユールを示している。現在必要な「１」およびフイール
ドの各位置に必要とされない「Ｏ」を用いることによつ
て、パラメータプロツクはユーザプログラムを運行させ
る必要なフアームウエアを規制することができる。シス
テムにロードされたプログラム見出しはローターを駆動
する。

部分的に見出し情報を読取ると、ローターはフアームウ
エアロケーシヨン表を呼出し、バインデイング情報に規
制された各フアームウエアモジユールを順次ロードし始
める。フアームウエアロケーシヨン表は各モジユールの
ライブラリストレージアドレスを含む。ローターはその
アドレスに起き、モジユールを獲得し、それを共用メモ
リにバインドする。各マイクロプログラムが個々のプロ
グラム開始に適応した指標と共にストアされたならば、
各フアームウエアプログラムは共用メモリにコンパイル
されるとき再指標付けされねばならない。

ローターは各マイクロプログラムによつて用いられるス
トレージを監視し、共用メモリのロケーシヨンに関して
共用メモリにバインドされるときの各マＣイクロプログ
ラムを再指標付けする。最後に特定されたモジユールが
バインドされ再指標付けされると、ローターは制御を中
止するか、または続行してオペレートし共用メモリスト
レージの他の領域を特定する。

典型的には、バインデ．インク情報は最初にＩ／０装置
モジユールを、次にプロセサ計算フアームウエアを特定
することができる。これらのインストラクシヨンを読取
り、必要なマイクロプログラムをロードすると、ロータ
ーは緩衝ストレージ、スクラツチパツドメモリストレー
ジを特定し、制御を中止する前にユーザプログラムをロ
ードすることができる。ローターのオペレーシヨンにつ
いては、以下の説明に関し第８図のフロー図を参照する
ことにより一層明らかに理解されるであろう。

オペレータのコンソールのロードキーを押圧するとロー
ターに対して開始信号が発生する。

ローターはそのとき見出しをチエツクしてプログラム名
を読取り、情報の全てのライブラリがストアされている
ストレージデイスクの探索を開始する。これらのデイス
クはＩ／０装置、すなわち周辺制御器のライブラリを含
み、かつインタープリタ（プロセサ）自体に対する計算
フアームウエア（アルゴリズム）のライブラリを含む。
ローターがプログラム名に相当するフアイルを口ゲート
しないならば、オペレータにエラーの信号を発する。フ
アイルが現存しているならば、ローターは、フラグワー
ドを含む見出しに次のフイールドを読取る。このフラグ
ワードが有効であるならば、ローターは見出しの第３フ
イールドからバインデイング情報フアイルのデイスクア
ドレスを読取る。このバインデイング情報を含むパラメ
ータプロツクがそのとき読取られる。このバインデイン
グ情報プロ．ツクは真理ビツトを用いて特定マイクロス
トリングに対する必要性を示す。ローターはそのとき全
ての選択制御器のアドレス表を取出し、パラメータプロ
ツクによつて特定される指示された制御器をアドレス指
定して読取られた順序で共用メモリ内にバインドするこ
とを開始する。

全ての制御器がゼロに対してベースを指標付けられた「
ライブラＩ月にストアされるので、ローターはバインデ
イングのメモリロケーシヨンに対するベースとして各制
御器（フアームウエアモジユール）を再指標付ける。周
辺制御器フアームウエアのバインデイングが終了すると
、ローターは編集インストラクシヨンをメモリにバイン
ドする。

一度編集能力がバインドされると、プロセサ計算フアー
ムウエアのデイスクアドレス表が取出され、ユーザプロ
グラムを運行させるのに要する必要な計算アルゴリズム
が周辺匍脚器の後方で共用メモリ内にロードされるが、
これは必要なマイクロストリング指標の再指標付けに対
するこれらの制御器と同じ態様で行われる。

この計算フアームウエアがロードされた後、全ての選択
Ｓインストラクシヨン作成のデイスタアドレス表が取出
される。

この情報が利用可能であるとき、ローターはバインデイ
ング情報からＳインストラクシヨン作成仕様を読取り、
各ルーチンを順に計算フアームウエアの後方にコンパイ
ルする。このバインデイングオペレーシヨンは前記の制
御器および計算アルゴリズムのバインデイングと同じ態
様で行われる。内部ルーチン標識の再指標付けもまた前
記のように行われる〇一度この情報がメモリにバインド
されると、バツフア要件が読取られ、各バツフアスペー
スがメモリにバインドされる。

次に、スクラツチパツト要求はプログラムパラメータプ
ロツクから読取られ、ストレージスペースがスクラツチ
パツドメモリに対して予約される。

充分なメモリが利用できないと、エラー警報器が鳴る。
このバインデイングが終了すると、ローターはダンプ（
Ｄｕｍｐ）に対してエンドポインタをセツトする。

このポインタは共用メモリの前記バインドされた領域を
共用メモリのまだ使用されていない部分から分ける。バ
インドされた部分はユーザー「ダンプ不能（Ｕｎｄｕｍ
ｐａｂＩｅ）ｌすなわちユーザリードオンリとなり、一
方、バインドされていない部分はユーザー「ダンプ可能
（Ｄｕｍｐａｂｌｅ）」すなわちユーザ読取り／書出し
のままである。このポインタがセツトされると、ロータ
ーはユーザ目的コードをコンパイルしてシステムに対す
る制御を中止する。しかしながら、この端部ポインタは
、ユーザ書出しに対してバインドされた下部がバツフア
およびスクラツチパツドメモリを含むように特定されて
よい。

第９図にはこの場合が示されており、そこでは、バイン
ドされたマイクロコード９５が「ユーザダンプ不能」で
あるが、バツフア９７、スクラ゛ンチパ゛ンドメモリ９
９およびユーザ目的コード１０１は「ユーザダンプ可能
」である。これから使用すべき部分１０３は「ユーザダ
ンプ可肯…のままである。この発明の範囲を離れること
なく多くの異なつた実施例が可能であろう。

それ故、前記説明に含まれる全ての事柄は例示として解
されるべきで制限された意味に解されるべきでないこと
が意図されている。この発明についてはつぎのような実
施態様が可能である。

（１）インタープリタ／プロセサ、前記プロセサに接続
された複数個の周辺装置、および前記プロセサに接続さ
れマイクロインストラクシヨンとユーザ目的コードの双
方をストアする共用メモリを有するマイクロプログラム
可能コンピユータシステムをオペレートする方法であつ
て、共用メモリの外部の補助ストレージにシステム周辺
フアームウエアおよびプロセサ計算フアームウエアをス
トアするステツプ、各ユーザプログラムを運行させるの
に必要な周辺およびプロセサ計算フアームウエアを特定
するステツプ、ユーザプログラムロード時間にフアーム
ウエア仕様をシステムフアームウエア要求に翻訳するス
テツプ、このように要求されたフアームウエアモジユー
ルの各々を共用メモリにロードするステツプ、そのよう
にロードされた共用メモリの領域をユーザダンプ可能領
域から分けるステツプ、およびユーザソースコードを分
けられた領域外のロケーシヨンにおいて共用メモリ内に
ロードするステツプを含む方法。

２）システム周辺フアームウエアおよびプロセサ計算フ
アームウエアをストアするステツプには、ストアされる
べき各マイクロストリングにラベル付けし、ゼロに指標
付けされた補助ストレージベースに各周辺フアームウエ
アマイクロストリングおよび各計算マイクロストリング
をストアし、ストアされたマイクロストリングの各々に
対してマイクロストリング名およびアドレスの表を構成
することが含まれる実施態様第（１）項の方法。

３）特定するステツプには、 各ユーザプログラム名に対して参照するバインデイング
情報のストレージにおける表を構成し、プログラム名、
プログラムコードワード、バインデイング情報のストレ
ージアドレス、およびユーザプログラムの長さと共に運
行されるべきユーザプログラムに見出しを付けることが
含まれる実施態様第（２）項の方法。

、４）翻訳するステツプには、 プログラム名をロードされたプログラムのプログラム見
出しから読取り、そのプログラムに対してストレージに
おけるバインデイング情報を口ゲートし、順に各マイク
ロストリング要求を読取り、前記マイクロストリングア
ドレス表をアクセスして必要な各マイクロストリングを
アドレス欄指定することが含まれる実施態様第（３）項
の方法。

（５）要求されるフアームウエアモジユールの各々をロ
ードするステツプにはさらに、共用メモリにおけるバイ
ンドされたロケーシヨンに対する各マイクロストリング
指標ベースを再指標付けすることが含まれる実施態様第
（４）項の方法。

（６）マイクロプログラム可能なコンピユーターシステ
ムに対するファームウェアローターであつて、前記シス
テムは周辺装置を有するインタープリタ／プロセサ、お
よび前記インタープリタ／プロセサに接続された共用メ
モリを有し、前記共用メモリはマイクロインストラクシ
ヨンストリングおよびユーザプログラム目的コードの双
方をストアすることができ、周辺制御器マイクロストリ
ングおよびプロセサ計算マイクロストリングを含む前記
コンピユータシステムに用いられるフアームウエアモジ
ユールをストアする手段を含み、前記手段が前記プロセ
サと関連しており、前記コンピユータの運行されるべき
各ユーザプログラムに対するフアームウエア要求を獲得
する手段を含み、前記手段が前記プロセサに接続されて
おり、前記獲得された要求を、前記共用メモリにバイン
ドされるフアームウエアモジユールおよび前記モジユー
ルの前記ストレージロケーシヨンに翻訳する手段を含み
、前記手段が前記獲得手段に接続されており、各フアー
ムウエア要求の前記共用メモリへのバインデイングを生
成する手段を含み、前記手段が前記ストレージおよび前
記翻訳手段および前記共用メモリに接続されているファ
ームウェアローター。

（７）マイクロインストラクシヨン制御プロセサお ５
よび前記プロセサと関連したマイクロインストラクシヨ
ン制御周辺装置を有するマイクロプログラム可能コンピ
ユータシステムにおいて、前記周辺装置は、前記プロセ
サおよび幾つかの前記周辺装置をオペレートするマイク
ロインストラクシヨンストリングを含む補助ストレージ
を含んでおり、マイクロストリング、およびりードオン
リ部分にファームウェアローターを含むユーザソースコ
ードの双方を保持する共用メモリであつて、システムの
フアームウエア要求を読取つてシステムにロードされた
ユーザプログラムを運行させる第１マイクロインストラ
クシヨン手段、前記読取り要求を前記第１マイクロイン
ストラクシヨン手段からフアームウエアモジユールおよ
び前記モジユールのストレージロケーシヨンに翻訳する
第２マイクロインストラクシヨン手段、および前記要求
されたフアームウエアモジユールを前記ストレージロケ
ーシヨンから前記共用メモリにバインドする第３マイク
ロインストラクシヨン手段を含む共用メモリ。

（８）前記第３マイクロインストラクシヨン手段が第４
マイクロインストラクシヨン手段を含み、共用メモリに
おけるロケーシヨンに対しして各フアームウエアモジユ
ールベースを再指標付けする実施態様第（７）項のメモ
リ。

【図面の簡単な説明】

第１図はローターがオペレートするマイクロプロセサシ
ステムのプロツク図である。

Claims (1)

1. 【特許請求の範囲】 １ マイクロインストラクションおよびソースレベルイ
   ンストラクションの両方をデータプロセサの共用メモリ
   にストアする方法であつて、複数のファームウェアモジ
   ュールを共用メモリの外部の補助ストレージにストアす
   るステップと、特定のプログラムを実行させるのに必要
   な前記複数のファームウェアモジュールのうちから特定
   のファームウェアモジュールを特定するステップと、前
   記特定のプログラムのロード時間で前記ファームウェア
   モジュール仕様を一組の要求されたファームウェアモジ
   ュールに翻訳するステップと、前記組の要求されたファ
   ームウェアモジュールの各ファームウェアモジュールを
   前記共用メモリの領域にロードするステップと、そのよ
   うにロードされた共用メモリの前記領域をユーザダンプ
   可能領域から分けるステップと、ソースレベルインスト
   ラクションを前記分けられた領域の外部の記憶位置で共
   用メモリにロードするステップとを備える、方法。 ２ 共用メモリを有するマイクロプログラム可能なコン
   ピュータシステムを用いてファームウェアモジュールお
   よびユーザープログラム目的コードの両方をストアする
   ファームウェアローダーであつて、前記システムはコー
   ド化された見出し情報を有するプログラムを受けるよう
   にされて前記プログラムの始まりと要求された特定のフ
   ァームウェアモジュールとを識別し、前記ローダーはフ
   ァームウェアモジュールをストアする補助ストレージシ
   ステムと、前記コード化されたヘッダー情報に応答して
   プログラムの始まりを検出するデコーダ手段と、前記デ
   コーダ手段の前記検出と前記コード化された見出し情報
   とに応答して共用メモリにロードされる前記ファームウ
   ェアモジュールのうちから特定のファームウェアモジュ
   ールを特定するインストラクショクデコーディング手段
   と、前記インストラクションデコーディング手段により
   制御されて前記補助ストレージシステムから共用メモリ
   に前記ファームウェアモジュールのうちの前記特定され
   た特定のファームウェアモジュールをロードするフアー
   ムウエアバインデイング手段とを備える、ファームウェ
   アローダー。