JPH0337213B2 - - Google Patents
Info
- Publication number
- JPH0337213B2 JPH0337213B2 JP6582185A JP6582185A JPH0337213B2 JP H0337213 B2 JPH0337213 B2 JP H0337213B2 JP 6582185 A JP6582185 A JP 6582185A JP 6582185 A JP6582185 A JP 6582185A JP H0337213 B2 JPH0337213 B2 JP H0337213B2
- Authority
- JP
- Japan
- Prior art keywords
- modules
- sub
- module
- execution
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 1
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、データ処理装置、特に複数の実行モ
ジユールが選択的に主記憶装置上にローデイング
され、かつ1つまたは複数の入口をもつ複数のサ
ブ・モジユールが上記実行モジユールによつて利
用される如き処理態様がとられるデータ処理装置
において、上記複数のサブ・モジユールを主記憶
装置上に常駐させかつ主記憶装置に現にローデイ
ングされている実行モジユールが当該複数のサ
ブ・モジユールを共通に利用できるようにしたデ
ータ処理装置に関するものである。
ジユールが選択的に主記憶装置上にローデイング
され、かつ1つまたは複数の入口をもつ複数のサ
ブ・モジユールが上記実行モジユールによつて利
用される如き処理態様がとられるデータ処理装置
において、上記複数のサブ・モジユールを主記憶
装置上に常駐させかつ主記憶装置に現にローデイ
ングされている実行モジユールが当該複数のサ
ブ・モジユールを共通に利用できるようにしたデ
ータ処理装置に関するものである。
例えば第3図に示す如く、メイン・モジユール
1によつて実行モジユール2−1,2−2,2−
3を選択的に呼出して処理を実行し、当該実行モ
ジユールにおける処理の間に各実行モジユールに
共通的に利用するサブ・モジユールを呼出して処
理を実行するような場合がある。
1によつて実行モジユール2−1,2−2,2−
3を選択的に呼出して処理を実行し、当該実行モ
ジユールにおける処理の間に各実行モジユールに
共通的に利用するサブ・モジユールを呼出して処
理を実行するような場合がある。
このような場合においては、従来、第4図に示
す如く、すべての実行モジユールを主記憶装置4
上に常駐させかつすべてのサブ・モジユールを主
記憶装置4上に常駐させる構成をとるか、あるい
は第5図に示す如く、各実行モジユールに対して
すべてのサブ・モジユールを結合した上で、当該
結合された単位をメイン・モジユール1が動的に
主記憶装置4上にローデイングする構成をとるか
であつた。
す如く、すべての実行モジユールを主記憶装置4
上に常駐させかつすべてのサブ・モジユールを主
記憶装置4上に常駐させる構成をとるか、あるい
は第5図に示す如く、各実行モジユールに対して
すべてのサブ・モジユールを結合した上で、当該
結合された単位をメイン・モジユール1が動的に
主記憶装置4上にローデイングする構成をとるか
であつた。
しかし、第4図に示す前者の場合には、主記憶
装置4上の記憶容量が大とならざるを得ない。ま
た第5図に示す後者の場合には、(i)主記憶装置上
にローデイングされた実行モジユールがサブ・モ
ジユールを必要とするとき当該複数のサブ・モジ
ユールをローデイングする方式を採用すると、当
該サブ・モジユールのローデイング時間が問題と
なり、また(ii)各実行モジユールに対して複数のサ
ブ・モジユールを静的に結合せしめておいて、上
記実行モジユールの1つがローデイングされる際
に上記サブ・モジユールをも一緒にローデイング
する方式を採用すると、デイスク・メモリ上でも
上記結合単位を1つの単位として保持することが
必要であり、デイスク・メモリ上で同じサブ・モ
ジユールが複数個存在する形となり、デイスク・
メモリの効率的利用という面から好ましくない。
装置4上の記憶容量が大とならざるを得ない。ま
た第5図に示す後者の場合には、(i)主記憶装置上
にローデイングされた実行モジユールがサブ・モ
ジユールを必要とするとき当該複数のサブ・モジ
ユールをローデイングする方式を採用すると、当
該サブ・モジユールのローデイング時間が問題と
なり、また(ii)各実行モジユールに対して複数のサ
ブ・モジユールを静的に結合せしめておいて、上
記実行モジユールの1つがローデイングされる際
に上記サブ・モジユールをも一緒にローデイング
する方式を採用すると、デイスク・メモリ上でも
上記結合単位を1つの単位として保持することが
必要であり、デイスク・メモリ上で同じサブ・モ
ジユールが複数個存在する形となり、デイスク・
メモリの効率的利用という面から好ましくない。
本発明は上記の点を解決することを目的として
おり、上記サブ・モジユールを主記憶装置上に常
駐せしめると共に、選択的にローデイングされる
各実行モジユールが当該サブ・モジユールを共通
に利用できるようにすることを目的としている。
おり、上記サブ・モジユールを主記憶装置上に常
駐せしめると共に、選択的にローデイングされる
各実行モジユールが当該サブ・モジユールを共通
に利用できるようにすることを目的としている。
第1図は本発明の一実施例構成を示している。
図中の符号1,2−1,2−2,2−3,3,
4,は第3図ないし第5図に対応し、5はデイス
ク・メモリ、6はローデイング・ルーチン、7−
1,7−2,……は夫々個々のサブ・ルーチン、
8はデイスパツチ・ルーチンを表わしている。ま
たローデイング・ルーチン6は共通領域9と複数
の分岐テーブル10−1,10−2,……とをも
つている。共通領域9には、上記分岐テーブル1
0−1,10−2,……の先頭位置を上記デイス
パツチ・ルーチン8に知らせるために、分岐テー
ブルの先頭アドレスが記述されており、上記デイ
スパツチ・ルーチン8が参照するようにされる。
また各分岐テーブル10−1,10−2,……に
は夫々個々のサブ・ルーチン7−1,7−2,…
…の主記憶装置4上での格納位置が記述されてい
る。
図中の符号1,2−1,2−2,2−3,3,
4,は第3図ないし第5図に対応し、5はデイス
ク・メモリ、6はローデイング・ルーチン、7−
1,7−2,……は夫々個々のサブ・ルーチン、
8はデイスパツチ・ルーチンを表わしている。ま
たローデイング・ルーチン6は共通領域9と複数
の分岐テーブル10−1,10−2,……とをも
つている。共通領域9には、上記分岐テーブル1
0−1,10−2,……の先頭位置を上記デイス
パツチ・ルーチン8に知らせるために、分岐テー
ブルの先頭アドレスが記述されており、上記デイ
スパツチ・ルーチン8が参照するようにされる。
また各分岐テーブル10−1,10−2,……に
は夫々個々のサブ・ルーチン7−1,7−2,…
…の主記憶装置4上での格納位置が記述されてい
る。
各実行モジユール2−1,2−2,……に対し
て静的に結合されるデイスパツチ・ルーチン8に
は、各個々のサブ・ルーチンに対応する形で、当
該個々のサブ・ルーチンに対応する分岐テーブル
の位置を抽出すると共に、当該分岐テーブルの内
容が示すアドレス位置に分岐する機能11−1,
11−2,……が与えられている。
て静的に結合されるデイスパツチ・ルーチン8に
は、各個々のサブ・ルーチンに対応する形で、当
該個々のサブ・ルーチンに対応する分岐テーブル
の位置を抽出すると共に、当該分岐テーブルの内
容が示すアドレス位置に分岐する機能11−1,
11−2,……が与えられている。
メイン・モジユール1は、従来と同様に各実行
モジユール2−1,2−2,……を選択的に主記
憶装置4上にローデイングする機能をもつと共
に、第1図図示の主記憶装置4中に示す如く、複
数のサブ・ルーチン7−1,7−2,……と静的
に結合されたローデイング・ルーチン6を主記憶
装置4上にローデイングする機能をもつ。そし
て、当該複数のサブ・ルーチン7−1,7−2,
……とローデイング・ルーチン6とは主記憶装置
4上に常駐され、共通領域9上に分岐テーブルの
先頭アドレスを格納し、かつ分岐テーブル10−
1,10−2,……上に夫々のサブ・ルーチンの
格納位置をセツトする。
モジユール2−1,2−2,……を選択的に主記
憶装置4上にローデイングする機能をもつと共
に、第1図図示の主記憶装置4中に示す如く、複
数のサブ・ルーチン7−1,7−2,……と静的
に結合されたローデイング・ルーチン6を主記憶
装置4上にローデイングする機能をもつ。そし
て、当該複数のサブ・ルーチン7−1,7−2,
……とローデイング・ルーチン6とは主記憶装置
4上に常駐され、共通領域9上に分岐テーブルの
先頭アドレスを格納し、かつ分岐テーブル10−
1,10−2,……上に夫々のサブ・ルーチンの
格納位置をセツトする。
今、主記憶装置4上にローデイングされている
実行モジユールが例えばサブ・ルーチン7−1を
利用しようとする場合、第2図に示す如く、当該
実行モジユールは、コール命令によつてデイスパ
ツチ・ルーチン11−1を実行するようにする。
これによつて、デイスパツチ・ルーチン11−1
は、上記共通領域9上の分岐テーブル先頭アドレ
スを抽出し、サブ・ルーチン7−1に対応する分
岐テーブル10−1の位置を判定して、当該分岐
テーブル10−1を索引する。そして、該テーブ
ル10−1の内容にもとづいて、所望のサブ・ル
ーチン7−1に分岐する。
実行モジユールが例えばサブ・ルーチン7−1を
利用しようとする場合、第2図に示す如く、当該
実行モジユールは、コール命令によつてデイスパ
ツチ・ルーチン11−1を実行するようにする。
これによつて、デイスパツチ・ルーチン11−1
は、上記共通領域9上の分岐テーブル先頭アドレ
スを抽出し、サブ・ルーチン7−1に対応する分
岐テーブル10−1の位置を判定して、当該分岐
テーブル10−1を索引する。そして、該テーブ
ル10−1の内容にもとづいて、所望のサブ・ル
ーチン7−1に分岐する。
ローデイング・ルーチン6は次のように構成さ
れる。
れる。
(1) 1つまたは複数の入口をもつサブ・モジユー
ルのすべてと静的に結合される。
ルのすべてと静的に結合される。
(2) 上記すべての入口に対応する分岐テーブル1
0−1,10−2,……を用意し、エキスター
ナル宣言によつて、各入口に分岐することが可
能となるようにされ、 (3) 共通領域9上に、分岐テーブルの先頭番地を
設定し、デイスパツチ・ルーチン8が当該先頭
番地を参照できるようにされる。
0−1,10−2,……を用意し、エキスター
ナル宣言によつて、各入口に分岐することが可
能となるようにされ、 (3) 共通領域9上に、分岐テーブルの先頭番地を
設定し、デイスパツチ・ルーチン8が当該先頭
番地を参照できるようにされる。
デイスパツチ・ルーチン8は次のように構成さ
れる。
れる。
(4) すべての実行モジユール2−1,2−2,…
…と静的に結合され、グローバル宣言によつ
て、上記入口への分岐先を当該ルーチン8内に
持ち込むようにする。
…と静的に結合され、グローバル宣言によつ
て、上記入口への分岐先を当該ルーチン8内に
持ち込むようにする。
(5) そして、夫々の分岐先に分岐できるようにす
る。
る。
(6) また分岐先のモジユールの引数アドレスリス
ト(復帰番地)を当該ルーチン8の復帰番地と
するようにする。
ト(復帰番地)を当該ルーチン8の復帰番地と
するようにする。
以上説明した如く、本発明によれば、サブ・モ
ジユールを主記憶装置上に常駐させ、かつ主記憶
装置上にローデイングされた実行モジユールが上
記複数のサブ・モジユールのいずれの入口へも処
理を分岐させることが可能となる。
ジユールを主記憶装置上に常駐させ、かつ主記憶
装置上にローデイングされた実行モジユールが上
記複数のサブ・モジユールのいずれの入口へも処
理を分岐させることが可能となる。
第1図は本発明の一実施例構成、第2図は処理
態様を説明する説明図、第3図ないし第5図は本
発明の前提問題を説明する説明図を示す。 図中、1はメイン・モジユール、2−1,2−
2,……は夫々実行モジユール、3および7−
1,7−2,……はサブ・モジユール、4は主記
憶装置、5はデイスク・メモリ、6はローデイン
グ・ルーチン、8はデイスパツチ・ルーチン、9
は共通領域、10−1,10−2,……は夫々分
岐テーブル、11−1,11−2,……は分岐機
能を表わす。
態様を説明する説明図、第3図ないし第5図は本
発明の前提問題を説明する説明図を示す。 図中、1はメイン・モジユール、2−1,2−
2,……は夫々実行モジユール、3および7−
1,7−2,……はサブ・モジユール、4は主記
憶装置、5はデイスク・メモリ、6はローデイン
グ・ルーチン、8はデイスパツチ・ルーチン、9
は共通領域、10−1,10−2,……は夫々分
岐テーブル、11−1,11−2,……は分岐機
能を表わす。
Claims (1)
- 1 メイン・モジユールと、該メイン・モジユー
ルによつて選択的に主記憶装置上にローデイング
される複数の実行モジユールと、該夫々の実行モ
ジユールにおける処理の実行中に当該夫々の実行
モジユールから利用される1つまたは複数の入口
をもつ複数のサブ・モジユールとをそなえ、上記
メイン・モジユールと上記実行モジユールの1つ
と上記複数のサブ・モジユールとが主記憶装置上
に駐在されて処理を実行するデータ処理装置にお
いて、上記複数のサブ・モジユールと静的に結合
されかつ上記各サブ・モジユールの入口を指示す
る分岐テーブルを少なくとももつローデイング・
ルーチンを上記複数のサブ・モジユールと静的に
結合せしめて上記主記憶装置上に常駐するよう構
成すると共に、上記複数の実行モジユールの夫々
に上記分岐テーブルの内容を取込んで当該分岐テ
ーブルの内容が指示する上記サブ・モジユールの
1つに分岐させるデイスパツチ・ルーチンを静的
に結合せしめておくよう構成され、上記ローデイ
ング・ルーチンと上記複数のサブ・モジユールと
が上記メイン・モジユールによつて上記主記憶装
置上にローデイングされかつ常駐され、かつ上記
デイスパツチ・ルーチンを結合された上記実行モ
ジユールが上記メイン・モジユールによつて選択
的に主記憶装置上にローデイングされることを特
徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6582185A JPS61224041A (ja) | 1985-03-29 | 1985-03-29 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6582185A JPS61224041A (ja) | 1985-03-29 | 1985-03-29 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224041A JPS61224041A (ja) | 1986-10-04 |
| JPH0337213B2 true JPH0337213B2 (ja) | 1991-06-04 |
Family
ID=13298074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6582185A Granted JPS61224041A (ja) | 1985-03-29 | 1985-03-29 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224041A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01142936A (ja) * | 1987-11-30 | 1989-06-05 | Matsushita Electric Ind Co Ltd | 情報連結方法 |
| JP2865291B2 (ja) * | 1988-02-16 | 1999-03-08 | 富士通株式会社 | モジュール結合制御方式 |
-
1985
- 1985-03-29 JP JP6582185A patent/JPS61224041A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224041A (ja) | 1986-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6077265A (ja) | ベクトル処理装置 | |
| EP0779584B1 (en) | Apparatus for storing information for a host processor | |
| ATE60150T1 (de) | Datenbehandlungssystem zur durchfuehrung von programmen in form von suchbaeumen, sogenannter paralleller ausfuehrung. | |
| JPH0337213B2 (ja) | ||
| JPS62182822A (ja) | 自動運転方式 | |
| JPS6232497B2 (ja) | ||
| JPH02105962A (ja) | システム起動装置 | |
| JP3149904B2 (ja) | Os切換装置 | |
| JPH0221610B2 (ja) | ||
| JPS5856153A (ja) | サブル−チンリタ−ン方式 | |
| JPS59178543A (ja) | 相対アドレス形式プログラム実行可能な通信制御装置 | |
| JPH01195540A (ja) | データのロードおよびダンプ方式 | |
| JPH0341847B2 (ja) | ||
| JPS6168643A (ja) | インタプリタ方式言語機能の拡張方式 | |
| JPS62293347A (ja) | プログラム開発システム | |
| JPS62121549A (ja) | Osシミユレ−タの高速化方式 | |
| 解体かー et al. | SkSZ | |
| JPS61125653A (ja) | 入出力命令制御方式 | |
| JPH0368046A (ja) | メモリアクセス方式 | |
| JPS62281040A (ja) | ペ−ジ管理方式 | |
| JPH02193223A (ja) | プログラム番号呼出方式 | |
| JPS60220416A (ja) | 情報処理システム初期化方式 | |
| JPS62285132A (ja) | オペレ−テイングシステム内制御モジユ−ルの切換方式 | |
| JPS63168753A (ja) | 高速スワツピング方式 | |
| JPH01197867A (ja) | マルチプロセッサシステム |