JPH0337304B2 - - Google Patents

Info

Publication number
JPH0337304B2
JPH0337304B2 JP60241158A JP24115885A JPH0337304B2 JP H0337304 B2 JPH0337304 B2 JP H0337304B2 JP 60241158 A JP60241158 A JP 60241158A JP 24115885 A JP24115885 A JP 24115885A JP H0337304 B2 JPH0337304 B2 JP H0337304B2
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
integrated circuit
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60241158A
Other languages
English (en)
Other versions
JPS62101052A (ja
Inventor
Yoshitaka Fukuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60241158A priority Critical patent/JPS62101052A/ja
Publication of JPS62101052A publication Critical patent/JPS62101052A/ja
Publication of JPH0337304B2 publication Critical patent/JPH0337304B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明の混成集積回路装置の製造方法に関す
る。
［発明の技術的背景とその問題点］ 従来から混成集積回路装置の製造方法として、
第３図の工程図に示す方法が知られている。
この方法では、アルミナ等のセラミツクス多層
配線基板を形成する第１の工程と、この多層配線
基板上のシールリングパターン（気密封止用の金
属製キヤツプを装着するための導体パターン）上
にフラツクスを用いて予備半田し洗浄する第２の
工程と、チツプ部品を多層配線基板の所定位置に
接着剤によりマウントし、ボンデイングする第３
の工程と、電気的機能検査を行う第４の工程と、
第２の工程で形成された予備半田上に金属製キヤ
ツプを装着しリフローする第５の工程と、前記金
属製キヤツプに設けられたガス穴を不活性雰囲気
中で半田で塞ぎ、気密封止する第６の工程とを順
次たどることにより混成集積回路が製造されてい
た。
ところでこの方法では、チツプ部品をマウント
する際に使用する接着剤を硬化するため、多層配
線基板を加熱する必要がある。例えばエポキシ系
接着剤では150〜160℃で１〜３時間の加熱が必要
である。またチツプ部品と多層配線基板との電気
的接続を形成するためのワイヤーボンデイングを
するにも基板を120〜150℃に加熱する必要があ
る。さらに電気的機能検査の工程でも混成集積回
路装置の消費電力が大きいものである場合には発
熱が生じる。
このように従来の方法では、加熱や発熱によつ
て基板の温度がかなり上昇し、そのため予備半田
層が酸化されて気密封止不良をまねき、歩留りの
低下をきたしていた。また高温ではシールリング
パターンと半田とが拡散反応をおこすため接合部
分の強度が不十分となつて混成集積回路装置の信
頼性が低下するという問題があつた。
［発明の目的］ 本発明はこのような問題を解消するためなされ
たもので、気密封止不良が生じることがなく、信
頼性の高い混成集積回路装置を歩留りよく製造す
る方法を提供することを目的とする。
［発明の概要］ すなわち本発明の混成集積回路装置の製造方法
は、多層配線基板上にチツプ部品をマウント、ボ
ンデイングし、電気的機能検査後にチツプ部品全
体を気密封止して混成集積回路装置を製造するに
あたり、前記チツプ部品のマウント、ボンデイン
グ工程および電気的機能検査の工程終了後に気密
封止のための半田層を多層配線基板上に形成し、
次いで、この半田層上に金属製キヤツプをかぶせ
て半田リフローし、金属製キヤツプを基板上に固
定して気密封止することを特徴とする。
［発明の実施例］ 次に本発明の実施例について図面を用いて説明
する。
第１図は本発明方法の一実施例を示す工程図、
第２図は本発明方法により製造された混成集積回
路装置の断面図である。
この実施例では、まず多層配線基板１を形成し
（第１の工程）、この多層配線基板１上のダイボン
デイングパツド２にエポキシ系接着剤３を介して
ICチツプ等のチツプ部品４をマウントするとと
もにチツプ部品４と多層配線基板１上のワイヤー
ボンデイングパツド５とをAuやAl線等のワイヤ
６によりボンデイングする（第２の工程）。
次いで電気的機能検査を行い（第３の工程）、
その後に多層配線基板１にメタライズ形成された
シールリング７（金属製キヤツプ取付け用の導体
パターン）の上にSn／Pb（63／67）の共晶半田が
設けられる（第４の工程）。次にこの半田層８上
に金属製キヤツプ９をかぶせ、半田リフローして
金属製キヤツプ９を多層配線基板１上に固定し
（第５の工程）、次いで金属製キヤツプ９に設けら
れたガス穴１０を窒素ガスあるいはHeガス等の
不活性雰囲気中でフラツクスレス半田１１で塞
ぎ、気密封止する（第６の工程）。なお図中符号
１２はコンデンサーあるいはレジスター等の受動
チツプ部品である。
このようにして製造した混成集積回路装置は、
従来の半田層を、チツプ部品をマウントする前に
形成し製造した混成集積回路装置に比べて熱履歴
が少ないので半田の酸化や拡散がなく機密性に優
れたものとなる。
［発明の効果］ 以上説明したように本発明方法によれば、製造
過程において気密封止用の半田層が酸化すること
がないので、気密封止不良が発生せず、歩留りが
向上する。また多層配線基板上の導体パターンで
あるシールリングと半田との拡散も生じないの
で、混成集積回路装置の信頼性が向上し、動作寿
命が伸びるという利点がある。
【図面の簡単な説明】
第１図は本発明方法の一実施例を示す工程図、
第２図は本発明方法により製造された混成集積回
路装置の断面図、第３図は従来方法を示す工程図
である。 １……多層配線基板、３……接着剤、４……チ
ツプ部品、７……シールリング、８……半田、９
……金属製キヤツプ。

Claims (1)

    【特許請求の範囲】
  1. １ 多層配線基板上にチツプ部品をマウント、ボ
    ンデイングし、電気的機能検査後にチツプ部品全
    体を気密封止して混成集積回路装置を製造するに
    あたり、前記チツプ部品のマウント、ボンデイン
    グ工程および電気的機能検査の工程終了後に気密
    封止のための半田層を多層配線基板上に形成し、
    次いで、この半田層上に金属製キヤツプをかぶせ
    て半田リフローし、金属製キヤツプを基板上に固
    定して気密封止することを特徴とする混成集積回
    路装置の製造方法。
JP60241158A 1985-10-28 1985-10-28 混成集積回路装置の製造方法 Granted JPS62101052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60241158A JPS62101052A (ja) 1985-10-28 1985-10-28 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60241158A JPS62101052A (ja) 1985-10-28 1985-10-28 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62101052A JPS62101052A (ja) 1987-05-11
JPH0337304B2 true JPH0337304B2 (ja) 1991-06-05

Family

ID=17070123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60241158A Granted JPS62101052A (ja) 1985-10-28 1985-10-28 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62101052A (ja)

Also Published As

Publication number Publication date
JPS62101052A (ja) 1987-05-11

Similar Documents

Publication Publication Date Title
JP4134893B2 (ja) 電子素子パッケージ
JPS62202548A (ja) 半導体装置
KR100260686B1 (ko) 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법
JP2002170919A (ja) 半導体チップの積層実装方法
JP3462479B2 (ja) 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
JPH01168045A (ja) 気密封止回路装置
JPH0337304B2 (ja)
JPH0551179B2 (ja)
JPH0337305B2 (ja)
JPH01225140A (ja) 半導体装置の製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPS5925378B2 (ja) 電子部品の実装方法
JP3036455B2 (ja) 半導体装置の製造方法
JPS59111350A (ja) 半導体装置
JP2685945B2 (ja) 半導体装置の製造方法
JP2008177610A (ja) 電子素子パッケージ
JPH0120559B2 (ja)
JPS59144146A (ja) 混成集積回路装置の製造方法
JP3051225B2 (ja) 集積回路用パッケージ
JPH0682705B2 (ja) 半導体装置の実装方法
JPH0212934A (ja) 混成集積回路装置
JPH02222563A (ja) 混成集積回路
JPS624331A (ja) ワイヤボンデイング方法
JPS63107127A (ja) 半導体装置
JP2001102739A (ja) チップ部品の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees