JPH0339434B2

JPH0339434B2 -

Info

Publication number: JPH0339434B2
Application number: JP57160021A
Authority: JP
Inventors: Motoaki Asao
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1982-09-13
Filing date: 1982-09-13
Publication date: 1991-06-13
Also published as: JPS5949078A

Description

【発明の詳細な説明】本発明は文字放送受信機等の画像表示装置のラ
ウンデイング処理方法に関する。

文字放送システムは、テレビジヨン信号の垂直
帰線期間に多重された文字情報データを受信機側
で抜き取つて画像メモリに格納して行くと共に、
既に格納されたデータをテレビジヨン同期信号に
同期して読出し受像管上に表示するようにしたも
のである。

このような文字放送システムのうち特に日本の
パターン方式に関して言えば、受像管上に表示さ
れる１（単位）画素は水平方向に約175nsec.の幅
を持ち、垂直方向に走査線２本で構成されてい
る。このため、前述の画像メモリから読出したデ
ータを直接表示するようにした場合には、受像管
上の文字等の傾斜部が第１図ａのようになつて見
にくいものとなる。このため、上記傾斜部等に対
応する画素データをこの画素の前又は後方向に1/
２画素分だけ伸長して表示することが考えられて
おり、これを一般にラウンデイング処理と称して
いる。

斯るラウンデイング処理はコード方式である英
国のテレテキストシステムには既に採用されてい
るが、そのテレテキストの方法を日本のパターン
方式の文字放送システムに直接適用することはで
きない。なぜなら、先ず第１に、パターン方式で
は表示されるパターンが１文字毎に独立している
のではなく幾つかの表示ブロツクに跨つて連続し
ていることがあるので、コード方式のように１文
字を構成する１バイト単位でラウンデイング処理
を行なうことができないからである。また第２
に、パターン方式ではコード方式に比較して非常
に精細度の高い表示を行なうことができるので、
ラウンデイング処理を行なつたために精細度が損
なわれることのないようにしなければならないか
らである。

そこで、本発明は斯る点に鑑みパターン方式の
画像表示に好適なラウンデイング処理方法を提案
するものであり、以下、その詳細を説明する。

第２図及び第３図は本発明ラウンデイング処理
方法の原理を示すものである。即ち、本発明では
画像メモリから読出された各ラインのデータをラ
イン走査によつて表示する場合に、現在表示中の
ライン（以下、表示ラインと略称する）上のこれ
から表示しようとする画素データ（第２図ａ，ｂ
のD₀）を、このD₀の前後に隣接する画素データ
D₁，D₂及び上記表示ラインの直前又は直後に表
示されるライン（以下、前ライン又は後ラインと
略称する）上で前記データD₁，D₀，D₂の各々と
同一水平位置にあるデータD₃，D₄，D₅と比較し、
その比較結果に応じて上記データD₀をそのまゝ
表示したり、このデータの前半又は後半の1/2画
素分を反転（以下、ハーフドツト処理と云う）さ
せて表示するのである。その際、前述の文字放送
システムでは、先の第１図に示すように、２：１
インタレースの画面表示を行ない、同一データを
奇数フイールドと偶数フイールドで各１回ずつ映
出するようにしているので、奇数フイールドでは
表示ライン及び前ライン上の、また、偶数フイー
ルドでは表示ライン及び後ライン上の前記各デー
タD₀〜D₅の比較を行なうようにしている。

斯る点を第３図を参照して詳述するに、同図は
奇数フイールドの表示の場合であり、この場合に
表示ライン上のこれから表示しようとするデータ
D₀がハーフドツト処理されるのは、図示ａ〜ｄ
の四つのモードである。即ち、今、説明の便宜
上、同図ａ〜ｄ中のハツチング部分が文字や図形
部分に相当するデータ（２値データの“１”に対
応）を示し、無ハツチング部が背景に相当するデ
ータ（同様に“０”に対応）を示すものとする
と、例えば同図ａのように表示ライン上のデータ
D₀が背景データ“０”であり、この表示ライン
上のデータD₁及び前ラインのデータD₄が文字図
形データ“１”で且つ表示ライン上のデータD₂
及び前ラインのデータD₅が背景データ“０”の
場合に、上記データD₀の前半の1/2画素分を文字
図形データ“１”に反転させるのである。この場
合に上記データD₀の前半を反転させることによ
つてラウンデイング処理が実現されるのは、前述
の第１図から明らかである。そして、第３図のｂ
〜ｄの場合も同様であり、また、図示していない
偶数フイールドの場合は同図ａ〜ｄの各々の前ラ
インを後ラインとして考えると判るように、奇数
フイールドの場合と同様に表示ライン上のデータ
D₀及びその周囲のデータD₁〜D₅（表示ラインと後
ライン）に応じて、そのデータD₀の前半又は後
半の1/2画素分をハーフドツト処理するか否かを
決定する訳である。

第４図は斯る本発明の原理に従つて画像メモリ
から読出されたデータを得てラウンデイング処理
を行なう一実施回路例を示している。同図に於い
て、ラツチ回路１は図示しないデータバスによつ
て１バイト単位でパラレルに読出される前述の前
ライン又は後ラインのデータをラツチするもので
あり、奇数フイールドの場合に前ラインのデータ
がラツチされ、偶数フイールドの場合に後ライン
のデータがラツチされるようになつている。ま
た、第１シフトレジスタ２は上記画像メモリから
同様に読出される表示ラインのデータを取り込む
ものであり、これは奇数フイールドの場合でも偶
数フイールドの場合でも同じである。その際、表
示ラインと前又は後ラインの各１バイトのデータ
は前記画像メモリから時分割で読出され、先ず前
ライン又は後ラインのデータが前記ラツチ回路１
にラツチされ、次に表示ラインのデータが第１シ
フトレジスタ２にロードされるものである。そし
て、この第１シフトレジスタ２に表示ラインのデ
ータがロードされるタイミングで、上記ラツチ回
路１にラツチされた前ライン又は後ラインのデー
タが第２シフトレジスタ３にロードされるように
なつている。従つて、この第１第２シフトレジス
タ２，３のシリアル読出しを表示クロツクによつ
て行なうと、この各レジスタからは先の二つのラ
イン上で互いに同一水平位置にある各画素データ
が同時に読出されることになる。

次に第１インバータ４及び第１第2Dフリツプ
フロツプ５，６は先の第２シフトレジスタ３内の
前ライン又は後ラインのデータから第２図及び第
３図で説明した各１画素分のデータD₃，D₄，D₅
を同時に取り出すためのものであり、また、第２
インバータ７及び第３第4Dフリツプフロツプ８，
９は先の第１シフトレジスタ１内の表示ラインの
データから同様の各１画素分のデータD₁，D₀，
D₂を同時に取り出すためのものである。そして、
これらと第１アンドゲート１０とによつて表示ラ
イン上の画素データD₀の後半の1/2画素分をハー
フドツト処理するか否かを判定し、また、第２ア
ンドゲート１１とによつて上記データD₀の前半
の1/2画素分をハーフドツト処理するか否かを判
定するようになつている。その際、上記前者の判
定には表示ラインのデータD₁，D₀，D₂と前又は
後ラインのデータD₃，D₄を使用し、前又は後ラ
インのデータD₅を使用していないのは、先の第
３図から判るように、この判定には上記データ
D₅が必要でないからである。また、前記後者の
判定には前又は後ラインのデータD₃を使用して
いないのも、同様の理由による。

更に第３インバータ１２、第５第6Dフリツプ
フロツプ１３，１４、及びオアゲート１５からな
る回路は、前述の各判定出力即ち第１第２アンド
ゲート１０，１１の各出力及び表示ライン上のデ
ータD₀即ち第3Dフリツプ・フロツプ８のＱ出力
を得て、そのデータD₀の前半又は後半の1/2画素
分の背景データ“０”を文字図形データ“１”に
反転させる処理を行なうものであり、この回路の
出力即ち上記オアゲート１５の出力が受像管に導
かれて表示される訳である。

第４図の各部のタイムチヤートを画面上に表示
される画素パターンの一例（第５図ａに対応させ
て示したものが、第５図ｂ（同図で奇、偶は奇数
フイールド及び偶数フイールドの場合の各波形を
夫々示す）である。この第５図ｂに於いて、例え
ば今、奇数フイールドの場合の図中の画素データ
D₁，D₀，D₂及びD₃，D₄，D₅を考えると、同図
イ，ロよりD₁＝D₀＝“０”、D₂＝“１”で且つD₃
＝D₅＝“０”、D₄＝“１”であるから、第１シフト
レジスタ２からのデータD₂のタイミングに相当
するta〜tb期間に第２アンドゲート１１の出力
（同図ニの奇）が“１”になり、この時、第１ア
ンドゲート１０の出力（同図ハの奇）は“０”で
ある。そして、先の第２アンドゲート１１の出力
は第5Dフリツプフロツプ１３で１画素分だけ遅
延されるから、このフリツプ・フロツプ１３の出
力が“１”になるのは次のtb〜tc期間であり、ま
た、この期間でも先の第１アンドゲート１０の出
力は“０”となつている。一方、第6Dフリツ
プ・フロツプ１４のＱ出力は、その入力よりも1/
２画素分だけ遅れ、且つ第3Dフリツプ・フロツプ
８によつて表示ラインデータ（同図ロ）よりも更
に１画素分だけ遅れているから、結局、同図ホの
ようにtd〜te期間で“１”になつている。そして
先の第１アンドゲート１０の出力（同図ハ）と第
5Dフリツプ・フロツプ１３の出力と第６フリツ
プ・フロツプ１４の出力（同図ホ）がオアゲート
１５で合成されるので、このオアゲート１５の出
力（同図ヘの奇）は先のtb〜te期間では“１”に
なり、この出力は前述の表示ラインデータ（同図
ロ）から１ 1/2画素分だけ遅れたものであるか
ら、同図ロ，ヘの比較から判るように表示ライン
上のデータD₀の前半の1/2画素に相当する部分が
“０”から“１”に反転（同図ヘのハツチング部
分）されることになる。他のデータや偶数フイー
ルドの場合について考えても同様である。従つ
て、結局、第５図の動作モデルでは同図ａに示す
逆ハツチング部分がハーフドツト処理される訳で
ある。

以上説明した如く本発明のラウンデイング処理
方法では、表示ライン上のこれから表示しようと
する１画素分のデータD₀を、その画素の前後に
夫々隣接する各１画素分のデータD₁，D₂及び、
前又は後ライン上で先の３画素の各々と同一水平
位置にあるデータD₃，D₄，D₅と比較し、その比
較結果に応じて前記データD₀の前半又は後半を
ハーフドツト処理するようにしているので、画像
メモリから読出される各ラインの画像データが連
続した文字や図形を表わすものであつても、この
文字や図形の傾斜部等の必要な個所に対しての
み、正確にハーフドツト処理することができ、従
つて、パターン方式の文字放送受信機等の画像表
示に好適である。

【図面の簡単な説明】

第１図はラウンデイング処理を説明するための
表示パターン図、第２図及び第３図は本発明のラ
ウンデイング処理方法の原理を説明するための
図、第４図は本発明の一実施例を示す回路ブロツ
ク図、第５図はその各部のタイムチヤートを表示
パターンと共に示す図である。１……ラツチ回路、２，３……シフトレジス
タ、５，６……Ｄフリツプ・フロツプ。

Claims

【特許請求の範囲】１各ラインの画素データを格納した画像メモリ
を備え、このメモリから読出した上記データを水
平方向のライン走査によつて表示して行く場合
に、上記メモリから読出された或るライン上のこれ
から表示しようとする画素のデータD₀と、その
画素の前後に夫々隣接する画素の各データD₁，
D₂と、これら３画素D₀，D₁，D₂の各々と同一水
平位置にあり上記ラインの直前又は直後に表示さ
れるライン上の３画素の各データD₃，D₄，D₅と、
からなる６画素の各データD₀，D₁，D₂，D₃，
D₄，D₅を比較演算して、この比較結果に応じて前記表示しようとする画
素の前半又は後半をハーフドツト処理するように
した画像表示装置のラウンデイング処理方法に於
いて、前記表示しようとする画素の前後に夫々隣接す
る前記画素の両データD₁，D₂の値が異なる時に
のみ前記ハーフドツト処理を許容することを、特徴とする画像表示装置のラウンデイング処理方
法。