JPH033952B2 - - Google Patents

Info

Publication number
JPH033952B2
JPH033952B2 JP57095333A JP9533382A JPH033952B2 JP H033952 B2 JPH033952 B2 JP H033952B2 JP 57095333 A JP57095333 A JP 57095333A JP 9533382 A JP9533382 A JP 9533382A JP H033952 B2 JPH033952 B2 JP H033952B2
Authority
JP
Japan
Prior art keywords
region
type
base
transistor
crossover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57095333A
Other languages
English (en)
Other versions
JPS58212157A (ja
Inventor
Haruyasu Yamada
Toyoki Takemoto
Tadanaka Yoneda
Tsutomu Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57095333A priority Critical patent/JPS58212157A/ja
Priority to EP83103726A priority patent/EP0093304B1/en
Priority to DE8383103726T priority patent/DE3361832D1/de
Publication of JPS58212157A publication Critical patent/JPS58212157A/ja
Priority to US07/124,423 priority patent/US4826780A/en
Priority to US07/295,380 priority patent/US5066602A/en
Publication of JPH033952B2 publication Critical patent/JPH033952B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0119—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs
    • H10D84/0121—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs the complementary BJTs being vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65—Integrated injection logic
    • H10D84/658—Integrated injection logic integrated in combination with analog structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/67—Complementary BJTs
    • H10D84/673—Vertical complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路装置の製造方法に関
し、特に高速のバイポーラトランジスタを含む半
導体集積回路装置の製造に関する。
半導体集積回路装置にはPNPトランジスタ、
NPNトランジスタ等が一体化構成されている。
ここで、一般にNPNトランジスタのスイツチン
グ速度は高速にすることが出来る反面、PNPト
ランジスタは構造が複雑であつたり、横方向形成
されたものは高速にすることが出来ない欠点を有
する。従つて、PNPトランジスタ、NPNトラン
ジスタとを含む半導体集積回路装置はその両トラ
ンジスタの速度的なアンバランスが生じる故に全
体として見た場合、回路的にも多くの制限があつ
た。
第１図はPNPトランジスタを、集積回路の標
準であるNPNトランジスタの製造工程を利用し
て一体化形成した従来の半導体集積回路装置を示
す。
第１図において、１はｐ形基板、２は高濃度ｎ
形埋込層、３はｎ形エピタキシヤル層、４は予備
分離拡散層を示す。５はエピタキシヤル層３表面
から形成された分離拡散層で、予備分離拡散層４
と途中で接続され、活性領域の分離を行つてい
る。
６ｅ，６ｃ，７ｂはｐ形拡散層である。ここ
で、NPNトランジスタ部分においては７ｂはベ
ースとなるｐ形領域で、ラテラルPNPトランジ
スタ部分においては６ｅ，６ｃはそれぞれエミツ
タとコレクタを形成している。８ｂはPNPトラ
ンジスタのベース領域用のコンタクト、９ｅは
NPNトランジスタのエミツタ、９ｃはNPNトラ
ンジスタのコレクタコンタクトのための高濃度ｎ
形拡散層である。第１図で一体化形成された、
NPN、PNPトランジスタにおいて、PNPの横型
トランジスタはベース幅（領域６ｅと６ｃ間距
離）が平面的、つまりマスクのパターン精度で定
まる。一般的に、マスク精度はそれほど正確なも
のではないため、通常短いもので3μｍ程度であ
る。従つて、ベース幅の狭いPNPトランジスタ
を形成出来ない。また、NPNトランジスタのベ
ース領域７ｂにおいては拡散によつて濃度傾斜が
ついているため、電界傾斜がベース領域で形成さ
れるのでキヤリアの加速がなされ高速化が実現す
る。しかし、PNPトランジスタのベース領域３
はエピタキシヤル層そのものであり、濃度傾斜が
なく高速化が実現されない。さらに、PNPトラ
ンジスタのコレクタ領域６ｃの濃度がベース領域
３よりむしろ高く、ベース幅を縮小していつた場
合、コレクタ、エミツタ間耐圧が急速に下がる。
以上の様に、第１図では製造工程を追加するこ
となくPNPトランジスタを一体化出来るが、第
１図のPNPトランジスタはベースの幅が広い、
拡散プロフアイルにより電界傾斜がついていな
い、PNPトランジスタのコレクタ濃度がベース
濃度よりも高く耐圧が低い等の３つの理由により
横型PNPトランジスタは縦型NPNトランジスタ
に比べて著しく特性が劣るのが通常である。従つ
て、第１図に示す半導体集積回路装置においては
全体としての特性が不十分なものとなつていた。
次に、これを改善した半導体集積回路装置の従
来例を第２図に示す。第２図の場合は製造工程を
追加し、縦型のPNPトランジスタを一体形成し
たものである。
第２図において、１１はｐ形基板、１２は高濃
度ｎ形埋込層、１３はｎ形エピタキシヤル層、１
４はｐ形予備分離拡散層で、１５は分離拡散層で
ある。この分離拡散層１４及び１５により、活性
領域を分離させている。１６はｎ形埋込層１２上
にイオン注入法等で製作されたｐ形領域で、縦形
PNPトランジスタのコレクタとなる領域である。
１７，１８はそれぞれ分離拡散層１４，１５の領
域形成時に同時形成されるもので、コレクタ領域
１６の引出し拡散層となつている。１９はベース
１３の引出し拡散層である。２０はp+の拡散層
で分離拡散層１５と同時に形成され、縦型PNP
トランジスタのエミツタとなる領域である。２１
は通常のNPNトランジスタのエミツタ層、２２
はベース層、２３はエミツタ２１と同時に形成さ
れたコレクタ・コンタクト部である。
さて、第２図でp+エミツタ拡散層２０、ベー
スとなるｎ形エピタキシヤル層１３、p+形コレ
クタ層１６によつて縦型PNPトランジスタが形
成される。このPNPトランジスタは第１図で示
した横型PNPトランジスタと違い、ベース幅が
マスクの寸法及び寸法精度によつて決定されてお
らず、エピタキシヤル層１３の厚み、p+拡散コ
レクタ領域１６及びp+エミツタ拡散層２０の深
さに依存しているため、拡散制御によつてベース
幅は狭く出来る利点がある。しかしこの構造にお
いても多くの欠点がある。まず第１にベース幅で
あるが、これはエピタキシヤル層１３の厚みから
エミツタ２０の拡散深さとｐ形コレクタ領域１６
の上方拡散幅とを引いたものによつて決定される
ので、ベース幅の分布が非常に大きい。それに加
えるにｐ形コレクタ領域１６の濃度は埋込層１２
の濃度との加減によつてきまるため、上方拡散
は、ｐ形コレクタ領域１６のドーピング量によつ
て一義的に決まらず、従つて、ベース幅の分布は
ますます大きくなつてしまい、ベース幅がパター
ン精度で制限されないというもののベース幅の決
定制御が困難である。しかも、このトランジスタ
においてもエピタキシヤル層がベースであり第１
図で示したPNPトランジスタでみられた欠点で
あるベース領域での濃度勾配がない点及びコレク
タ１２の濃度がベースよりも高い問題は改善され
ていない。すなわち、このトランジスタもベース
幅の決定制御が困難、濃度勾配がない、耐圧が低
いという３つの問題を有している。
本発明は従来の欠点に鑑みてなされたもので、
高速のPNPバイポーラトランジスタとクロスオ
ーバ素子とを形成しかつこれと高性能なNPNバ
イポーラトランジスタを含む半導体集積回路装置
をプロセス上有利な方法で提供することを目的と
する。すなわち、本発明は第１図の横型PNPバ
イポーラトランジスタの低速性と第２図の縦型
PNPバイポーラトランジスタのベース幅を制御
性良く決定出来ない点及び耐圧を改善するととも
に、通常の半導体集積回路で形成される高速の
NPNバイポーラトランジスタを含む半導体集積
回路装置の製造工程を大幅に増加することなく一
体化形成可能とする方法を提供せんとするもので
ある。さらに、上記方法に加えるにクロスオーバ
素子を同時に一体化形成可能とする半導体集積回
路装置の製造方法を提供せんとするものである。
以下、本発明の一実施例を図面を用いて説明す
る。第３図は本発明の一実施例の方法により形成
された半導体集積回路装置の構造断面図を示すも
のである。本実施例においては縦型のPNPトラ
ンジスタと縦型NPNトランジスタ及びクロスオ
ーバ素子を一体化形成したものであり、縦型
PNPトランジスタの部分に改良を加え一体化形
成したものである。
第３図において、３１はｐ形半導体基板、３２
はｎ形高濃度埋込領域、３３は0.5〜1.0Ωcm程度
のｎ形エピタキシヤル層で３〜4μｍの厚さに成
長される。３４はｐ形高濃度の予備拡散埋め込み
領域で、エピタキシヤル層３３表面から形成され
るｐ形高濃度拡散領域３５と対をなし、エピタキ
シヤル層３３の分離をおこないPNPバイポーラ
トランジスタ形成領域、クロスオーバ素子の形成
領域及びNPNトランジスタのコレクタ領域を形
成している。この分離領域３４，３５は酸化膜分
離によつて行なつても本発明の効果は変わらな
い。３６はｐ形の高濃度埋込領域で、埋込領域３
２の内側に設置され、分離領域３４と同時に形成
されている。高濃度埋込領域３６の表面濃度は、
基板３１上の埋込領域３２が高濃度のためにかな
り下がつており、このため上方への拡散は少なく
て、拡散領域３４ほど高くはならない。３７は拡
散領域３５と同時に形成されたp+拡散領域で、
コレクタ抵抗の削減のために設置されたものであ
る。３８はn+の拡散領域で、埋込領域３２と接
続される。３９は本発明にて形成される主要領域
の１つで、低ドーズのイオン注入法により形成さ
れ、シート抵抗値として通常のNPNトランジス
タのベース抵抗の200Ω／口に比べて１桁以上高
い2KΩ／口〜4KΩ／口程度のp-領域でありPNP
トランジスタのコレクタ領域となる。４０はコレ
クタ領域３９と同時に形成されたp-領域で、こ
の中に配線のクロスオーバ素子を形成する。４１
は本発明の主要領域の１つであるｎ形ウエルで、
イオン注入法でp-領域３９内に形成されPNPト
ランジスタのｎ形ベース領域となる。４２はベー
ス領域４１と同時に形成されたｎ形ウエルでクロ
スオーバ素子を形成する。４３はｎ形ベース領域
４１内に形成される約200Ω／口程度のｐ形領域
でPNPトランジスタのエミツタ領域であり、縦
型のNPNトランジスタのコレクタ領域内に形成
されるｐ形ベース領域４４と同時に形成される。
４５はクロスオーバ素子のp-領域４０のコンタ
クト用拡散領域で、領域４３，４４と同時形成さ
れる。４６はベース領域４１のｎ形コンタクト拡
散領域であり、NPNトランジスタのエミツタ領
域４７と同時に形成される。４８はNPNトラン
ジスタのコレクタ３３のｎ形コンタクト領域であ
る。これと同時に拡散領域４９を形成し、ｎ形ウ
エル４２と合わせてクロスオーバ素子を構成す
る。
以上の説明ならびに第３図から明かなように、
ｐ形エミツタ領域４３、ｎ形ベース領域４１、ｐ
形コレクタ領域３９で縦型PNPトランジスタが
形成され、ｎ形エミツタ領域４７、ｐ形ベース領
域４４、ｎ形コレクタ領域３３で縦型NPNトラ
ンジスタが形成され、n-形領域４２とn+形領域
４９でクロスオーバ素子が形成されていることが
わかる。
ここで、以上の方法で形成された縦型PNPト
ランジスタの特性を第４図に示す。第３図の縦型
PNPトランジスタの各領域の深さ方向の不純物
濃度分布を基に説明する。従来の第１図、第２図
のPNPトランジスタの問題点が解消出来ること
を説明する。ベースであるｎ形領域４１が、低濃
度のp-コレクタ領域３９内に形成されており、
狭いベース幅が得られ、そのｐ形不純物の濃度の
制御及び深さの制御がp-領域３９上から打ち込
まれる不純物のイオン注入によつて精度良く定め
られ、ｐ形エミツタ領域も同様に形成できる。従
つて、ベース幅（エミツタ領域４３の低部からベ
ース領域４１の低部までの距離）は、ｎ形ベース
領域４１とｐ形エミツタ領域４３の不純物の制御
のみによつて決定されるので制御性が良い。つま
り、第２図の場合は３つのパラメータであつた
が、本実施例では領域４１と４３の形成という２
つのパラメータでベース幅が決定される。また、
ｎ形ベース領域４１は最終的にはイオン注入後の
不純物のドライブインによつて決められるため、
第４図から明らかなように、上から下方向に濃度
が下がる濃度勾配がついており、電界加速が行な
われる構造になつているのでキヤリアの走行速度
が増大し、高速動作が可能となるとともに、n+
ベースコンタクト領域４６にてベースコンタクト
を確実に形成できる。また、コレクタとなるｐ形
コレクタ領域３９の濃度は第４図からも明らかな
ように従来と異なり、ベース領域よりも低濃度の
p-であるため、耐圧も高く、高濃度ｐ形領域３
６の存在のためコレクタ抵抗は低くできる。
さらに、第３図の縦型PNPトランジスタの特
長を、深さ方向不純物分布を示す第４図を参照し
て述べる。この第４図において、埋込領域３２は
例えばAs（砒素）のような拡散係数の小さいもの
を使用し、ｐ形領域３６はボロン等を使用するこ
とにより、基板３１からの上方拡散が図示したよ
うになる。またｐ形エミツタ領域４３、ｎ形ベー
ス領域４１及び領域３６よりも低濃度のｐ形コレ
クタ領域３９は、イオン注入法でそれぞれボロ
ン、リン等を打ち込みその後の熱処理により制御
性良く形成される。第４図で明らかなように、領
域３９よりも高濃度のｎ形ベース領域４１はその
濃度傾斜が大きく、ベースに電界傾斜が得られ
る。さらに、コレクタ領域３９が極めて低濃度と
出来るため、ベース領域４１の形成はその深さ
も、ベースへの不純物の添加量とエミツタ領域４
３の不純物量の両者により実質的に定められ、コ
レクタ領域３９の不純物濃度に依存することがな
いので、その制御に困難性はない。
以上のPNPトランジスタと同時にクロスオー
バ素子が形成される。クロスオーバ素子の電極コ
ンタクトはn+拡散領域４９の両端に接続されそ
の間の酸化膜上（図示せず）をアルミ等の配線が
クロスする。
本実施例の如きクロスオーバ素子は次の長所が
ある。
(1) クロスオーバ部のp-島領域４０とクロスオ
ーバ領域４９の接合界面に低濃度のｎ領域４２
が存在するので、クロスオーバ領域４９の拡散
層が実質的に深いのでエツジ効果の影響が小さ
く接合耐圧が高い。
(2) 上記のように低濃度の半導体領域４２の接合
面を有するので、クロスオーバ素子の寄生接合
容量が小さく信号の減衰を小さくできる。
(3) クロスオーバ部のp-島領域４０は深い拡散
層となつているので、クロスオーバ領域４９の
下の幅が広く、パンチスルー、あるいは欠陥等
の影響が少なくクロスオーバ素子の歩留りが向
上する。
ところで、p+形埋込領域３６がクロスオーバ
素子のp-島領域４０の下に形成されている場合
には(3)に述べた効果がより向上する。
また、本実施例に係る構造では、クロスオーバ
島領域４０とPNPトランジスタのコレクタ領域
３９が共通プロセスであり、NPNトランジスタ
のベース領域４４がPNPトランジスタのエミツ
タ領域４３及びクロスオーバ素子の島領域４０の
コンタクト４５と共通プロセスで形成されるた
め、縦型PNPトランジスタを形成するために、
新たなプロセスとして、単にベースとなるｎ形領
域４１とクロスオーバ領域４２を形成するプロセ
スの追加にすぎなく非常に簡便な構造となつてい
る。
以上の様に、本発明は、高耐圧、高速、高密度
な縦型PNPトランジスタと高速の縦型NPNトラ
ンジスタと、高密度に適した低寄生容量のクロス
オーバ素子とを工程数を大幅に増やすことなく一
体形成出来、高耐圧、高速半導体集積回路を製造
する上で優れた工業的効果を有するものである。
【図面の簡単な説明】
第１図及び第２図は従来の半導体集積回路装置
の構造断面図、第３図は本発明の一実施例の方法
にて縦型PNPトランジスタ、縦型NPNトランジ
スタ、クロスオーバ素子を一体化した半導体集積
回路装置の構造断面図、第４図は第３図の縦型
PNPトランジスタの不純物分布図である。 ３９，４０……p-領域、４１，４２……ｎ領
域、４３，４４，４５……ｐ領域、４６，４７，
４８，４９……n+領域。

Claims (1)

    【特許請求の範囲】
  1. １ ｐ形半導体基板上に、ｎ形エピタキシヤル層
    よりなりｎ形並びにｐ形埋込領域を有するPNP
    トランジスタ形成領域、前記ｎ形エピタキシヤル
    層よりなりｎ形埋込領域を有する縦型NPNトラ
    ンジスタのコレクタ領域及びクロスオーバ素子の
    島領域を形成し、前記PNPトランジスタ形成領
    域及び前記クロスオーバ素子の島領域にそれぞれ
    前記ｐ形埋込領域よりも低濃度の前記PNPトラ
    ンジスタのｐ形コレクタ領域及び前記クロスオー
    バ素子のｐ形低濃度領域をイオン注入で形成し、
    前記PNPトランジスタのコレクタ領域及び前記
    クロスオーバ素子のｐ形低濃度領域にそれぞれ前
    記PNPトランジスタのコレクタ領域よりも高濃
    度で表面から下方に向かつて濃度が下がる濃度勾
    配を有するｎ形ベース領域及び前記クロスオーバ
    素子の第一のクロスオーバ部領域をイオン注入で
    形成し、前記ｎ形ベース領域、前記NPNトラン
    ジスタのコレクタ領域にそれぞれ前記ｎ形ベース
    領域よりも高濃度の前記PNPトランジスタのｐ
    形エミツタ領域及び前記NPNトランジスタのｐ
    形ベース領域を形成し、前記ｎ形ベース領域、前
    記NPNトランジスタのベース領域及び前記第１
    のクロスオーバ部領域にそれぞれｎ形ベースコン
    タクト領域、前記NPNトランジスタのｎ形エミ
    ツタ領域及び第２のクロスオーバ部領域を形成す
    ることを特徴とする半導体集積回路装置の製造方
    法。
JP57095333A 1982-04-19 1982-06-02 半導体集積回路装置の製造方法 Granted JPS58212157A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57095333A JPS58212157A (ja) 1982-06-02 1982-06-02 半導体集積回路装置の製造方法
EP83103726A EP0093304B1 (en) 1982-04-19 1983-04-18 Semiconductor ic and method of making the same
DE8383103726T DE3361832D1 (en) 1982-04-19 1983-04-18 Semiconductor ic and method of making the same
US07/124,423 US4826780A (en) 1982-04-19 1987-11-23 Method of making bipolar transistors
US07/295,380 US5066602A (en) 1982-04-19 1989-01-10 Method of making semiconductor ic including polar transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57095333A JPS58212157A (ja) 1982-06-02 1982-06-02 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58212157A JPS58212157A (ja) 1983-12-09
JPH033952B2 true JPH033952B2 (ja) 1991-01-21

Family

ID=14134788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57095333A Granted JPS58212157A (ja) 1982-04-19 1982-06-02 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58212157A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753667B2 (ja) * 1974-07-04 1982-11-13

Also Published As

Publication number Publication date
JPS58212157A (ja) 1983-12-09

Similar Documents

Publication Publication Date Title
US4826780A (en) Method of making bipolar transistors
US20040048428A1 (en) Semiconductor device and method of manufacturing the same
JPS60124869A (ja) トランジスタの製造方法
US5677209A (en) Method for fabricating a vertical bipolar transistor
US5408124A (en) Monolithic semiconductor device having a vertical structure with a deep-base and finger-emitter power transistor having a ballast resistance
US20100032766A1 (en) Bipolar Junction Transistor with a Reduced Collector-Substrate Capacitance
JPS6229904B2 (ja)
EP0328286B1 (en) Method of manufacturing a multicollector vertical PNP transistor
JPH0526342B2 (ja)
JPH033952B2 (ja)
JPH033953B2 (ja)
JPH0315349B2 (ja)
JPS6334627B2 (ja)
JP2663751B2 (ja) 半導体装置
JP2558472B2 (ja) 半導体集積回路
JPH0561775B2 (ja)
JP2604793B2 (ja) 半導体装置
JP2627289B2 (ja) 半導体集積回路の製造方法
JPS6140140B2 (ja)
JPH0436578B2 (ja)
JPS6347965A (ja) 半導体集積回路
JPH0834244B2 (ja) 半導体集積回路装置
JPS6031105B2 (ja) 半導体装置
JPH01253272A (ja) バイポーラトランジスタ
JPH0451067B2 (ja)