JPH05334196A - メモリ多重化システムにおけるメモリ管理方式 - Google Patents

メモリ多重化システムにおけるメモリ管理方式

Info

Publication number
JPH05334196A
JPH05334196A JP3251198A JP25119891A JPH05334196A JP H05334196 A JPH05334196 A JP H05334196A JP 3251198 A JP3251198 A JP 3251198A JP 25119891 A JP25119891 A JP 25119891A JP H05334196 A JPH05334196 A JP H05334196A
Authority
JP
Japan
Prior art keywords
data
memory
block
abnormal
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3251198A
Other languages
English (en)
Inventor
Hideyuki Takeuchi
英幸 竹内
Kenji Oya
研二 大屋
Kaoru Mogi
薫 茂木
Makoto Uryuhara
信 瓜生原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON KOSOKU TSUSHIN KK
Oki Electric Industry Co Ltd
Original Assignee
NIPPON KOSOKU TSUSHIN KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON KOSOKU TSUSHIN KK, Oki Electric Industry Co Ltd filed Critical NIPPON KOSOKU TSUSHIN KK
Priority to JP3251198A priority Critical patent/JPH05334196A/ja
Publication of JPH05334196A publication Critical patent/JPH05334196A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 同一内容データのメモリが少なくとも2重化
以上されているシステムにおいて、各メモリのデータの
異常時の修復を容易化し、しかもシステム動作の信頼性
を向上させるメモリ多重化システムにおけるメモリ管理
方式を提供する。 【構成】 0系メモリ1及び1系メモリ2の各ブロック
ごとにサムチェックを行い,正常又は異常結果をブロッ
ク管理情報として管理し、この情報を参照することによ
って、例えばブロックAの斜線部データが異常な場合、
同一データを格納する1系メモリ2の正常なブロックa
からデータを読み出して得られた同じデータを前記ブロ
ックAに転送して、書き込んで修復する。また1系メモ
リ2のブロックdのデータが異常な場合、同一データを
格納する0系メモリ1の正常なブロックDからデータを
読み出して得られた同じデータを前記ブロックdに転送
して、書き込んで修復する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えばメモリが少な
くとも2重化以上されているシステムなどにおいて、メ
モリの状態を監視し、異常が発生した場合は修復させる
メモリ多重化システムにおけるメモリの管理方式に関す
る。
【0002】
【従来の技術】従来、例えばコンピュータシステムなど
においては、システム異常時のデータ保護のために、デ
ータを格納するメモリを、例えば2重化して運用してい
る場合が多くある。
【0003】メモリの内容を2重化しているシステムに
おいて、メモリ部が図2に示すように0系メモリと1系
メモリとで構成され、各系メモリには同一のデータが格
納され、各系のメモリの格納領域の終端領域には、サム
チェック(合計チェック)用データが格納されている場
合、図2に示す0系のメモリの斜線部の領域のデータが
破壊されるとサムチェックなどでデータ異常を確認する
ことができる。
【0004】このようにして0系メモリにデータ異常を
検出すると、1系メモリも前記と同様なサムチェックで
データ異常が検出されなければ、同一の内容が格納され
ている1系メモリからデータを全て読み出して、異常を
検出した0系メモリに1系メモリから読み出されたデー
タを書き替えて、データを正常にしていた。
【0005】
【発明が解決しようとする課題】しかしながら、以上の
従来例のデータの正常又は異常の判断を0系メモリと1
系メモリの単位のサムチェックなどで行っているため、
例えば0系のメモリの一部分領域のデータが破壊されて
も、1系メモリからデータを全部読み出して、0系メモ
リを書き替えなければ、0系メモリのデータを修復する
ことができず、各系のメモリの容量が大きくなればなる
ほど、各系メモリ間のデータの全面転送に長い時間を必
要とする。
【0006】また各系メモリに異なる一部分領域で、異
常が発生している場合でも、各系メモリ単位としては、
データ異常と判断されるので、この場合は各系メモリ間
で、データの全面転送を行うことができず、従って異常
データを正常データに修復することができないという問
題があった。しかもこの場合はメモリに格納されている
データをシステムの動作に提供できなくなり、システム
運用できなくるという重要な問題があった。例えば電話
回線などにインターフェースして、電話機からダイヤリ
ングされたダイヤル番号から、最短ルートで相手の電話
機と回線接続するための情報(LCR:Least Cost Routing
情報)などを、2重化して格納しいている装置などに
おいては、上記のような問題があるとユーザに大きな問
題を与えていた。
【0007】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、同一内容データの
メモリが少なくとも2重化以上されているメモリ多重化
システムにおいて、各メモリのデータの異常時の修復を
容易化し、しかもシステム動作の信頼性を向上させるメ
モリ多重化システムにおけるメモリの管理方式を提供す
ることである。
【0008】
【課題を解決するための手段】この発明は、以上の目的
を達成するために、同一データのメモリが冗長的に備え
られ、しかも少なくとも2重化以上されているメモリ多
重化システムにおいて、以下の特徴的な方法によって改
良した。
【0009】つまり、各メモリの格納領域を同じ複数ブ
ロックに分けて、しかも各ブロックにはデータを格納す
るデータ格納領域とデータチェックを行うためのチェッ
クデータを格納するチェックデータ格納領域を備えて、
各メモリの各ブロックのチェックデータを使用して、各
メモリの各ブロックごとにデータが正常か否かを判定し
て、この結果を管理情報として管理し、この管理情報か
らあるメモリのブロックのデータが正常でないと判定さ
れると、このメモリは他のいずれかのメモリの、前記正
常でないと判定されているメモリのブロックと同一デー
タ関係のブロックであって、しかも正常なブロックのデ
ータを取り込んで、前記正常でないと判定されたブロッ
クのデータを修復することを特徴とする。
【0010】
【作用】この発明によれば、例えばある一つのメモリの
ブロックAが異常で、他のメモリのブロックbが異常の
場合でも、互いに同一のブロックのデータでなければ、
互いに正常なブロックからデータの取り込みを行い、自
メモリの異常なブロックのデータを修復して正常化する
ことができるので、システム運用を停止させることが軽
減される。また修復のためのデータ転送もブロック単位
で行うため、転送時間を軽減することができる。
【0011】
【実施例】次にこの発明に係るメモリ多重化システムに
おけるメモリの管理方式の好適な一実施例を図面を用い
て説明する。
【0012】図1は、メモリ多重化システムにおいて、
この実施例ではメモリが2重化されて、0系メモリ1と
1系メモリ2において、異常が発生した場合の修復の手
順を説明する図である。
【0013】この図1を、詳細に説明する前に、この実
施例のメモリ多重化システムにおけるメモリのブロック
管理方式を実現するための、一例の機能ブロック図であ
る図3を用いてシステムの構成と機能を説明する。そし
て図3は、電話回線などにインターフェースされ、前述
のLCR情報などを2重化格納して、最安価の回線接続
を行うための機能ブロックもこのシステムに接続できる
ようにしている。
【0014】図3において、このメモリ多重化システム
10は、同じデータを格納している0系メモリ1及び1
系メモリ2と、CPU3と、プログラムメモリ部4と、
ブロック管理情報格納部5と、入出力部6とで構成され
ている。このメモリ多重化システム10の外部には、入
出力部6に設けられている入出力バスライン23に回線
制御部22と、モデム21どが接続されている。
【0015】次に上記各構成部の機能を説明する。0系
メモリ1と、1系メモリ2は、それぞれ同一のデータを
図1に示すように4ブロックに分けて格納している。
【0016】例えば0系メモリ1は、ブロックA〜ブロ
ックDに分けて、各ブロックには1バイト程度のチェッ
クデータ格納領域が備えられている。また1系メモリ2
においても、0系メモリ1と同様に、ブロックa〜ブロ
ックdに分けて、各ブロックには、1バイト程度のチェ
ックデータ格納領域が備えられている。しかもブロック
Aとブロックaは同一のデータが格納され、またブロッ
クBとブロックbも同一なデータが格納され、またブロ
ックCとブロックcも同一なデータが格納され、またブ
ロックDとブロックdも同一なデータが格納されてい
る。このシステムを普通に動作させる上では、0系メモ
リ1、1系メモリ2、のいずれかひとつのメモリのデー
タだけを使用する。しかしながら、いずれか一方のメモ
リ、又は両方の0系及び1系メモリ1、2のデータが異
常になった場合は、両方の0系及び1系メモリ1、2の
間でデータ転送を行い異常なブロックのデータを修復す
る。CPU3は、プログラムメモリ部4に格納されてい
るプログラムに基づき、このメモリ多重化システム10
全体の制御を行う他に、前記0系メモリ1及び1系メモ
リ2の各ブロックのデータとチェックデータを順番に読
み出させて取り込む。取り込まれたこれらのデータは、
例えばサムチェック(合計チェック)などの方法で、サ
ムチェック演算を行う。この演算の結果、例えばサムチ
ェック結果が例えば『0』ならばそのブロックのデータ
は正常と判定し、また『0』以外になればそのブロック
のデータは、何等かの原因で異常になっていると判断す
る。そしてこの正常又は異常の結果をブロック管理情報
として、各ブロックごとに得て、しかもこのブロック管
理情報をブロック管理情報メモリ部5に供給して格納さ
せる。そして0系メモリ1及び1系メモリ2に格納する
データが更新されるごとに、各ブロックごとのチェック
データも更新させて格納させる。
【0017】プログラムメモリ部4は、例えばROMな
どで構成でき、このメモリ多重化システム10全体を制
御するためのプログラムなどを格納し、例えばCPU3
が0系メモリ1及び1系メモリ2の各ブロックのデータ
を取り込んで、例えば前記サムチェックを行い、正常か
異常かなどの情報をブロック管理情報としてブロック管
理情報メモリ部5に格納させるプログラムとか、ブロッ
ク管理情報に基づき、CPU3に0系メモリ1及び1系
メモリ2のデータ異常のブロックを修復させるための制
御プログラムなどを格納する。
【0018】ブロック管理情報メモリ部5は、ワークデ
ータなどを格納するRAMなどで構成でき、CPU3に
おける例えば前記サムチェックなどの結果である、前記
ブロック管理情報や、その他の回線接続のためのワーク
データなども格納する。
【0019】ICカード8は、予め例えば前述のLCR
情報などをRAMなどで構成されるICカードなどに格
納し、このメモリ多重化システム10に装着して、CP
U3から供給される命令に従い読み出して、0系メモリ
1及び1系メモリ2にデータ(前記LCR情報など)を
格納させる。
【0020】入出力部6は、CPU3が0系メモリ1又
は1系メモリ2の各ブロックのデータを使用して、この
メモリ多重化システム10に接続される例えば外部装置
(例えば回線制御部22やモデム21)などに情報を与
えて制御したり、また外部装置などから供給されるデー
タをCPU3の判断によって0系メモリ1及び1系メモ
リ2に格納させる。
【0021】次にこのメモリ多重化システム10の動作
を、図1及ぶ図3を用いて説明する。
【0022】例えば外部装置(例えばモデム21、回線
制御部22)などから入出力部6を介してデータを取り
込む又は、ICカード8からデータをこのメモリ多重化
システム10に取り込むと、CPU3からの制御に基づ
き0系メモリ1と1系メモリ2の各ブロックに順番にデ
ータが格納される。即ち0系メモリ1は、ブロックA〜
ブロックDの順番にデータが格納される。同じデータが
1系メモリ部2にも、ブロックa〜ブロックdの順番で
格納される(図1)。
【0023】次にデータが格納されると、CPU1は、
ある周期で0系メモリ1の各ブロックから順番にデータ
を読み出して、サムチェックを行い、例えば前述したよ
うに結果が『0』であるならば、データ正常とし、
『0』以外ならば異常と判定し、この結果をブロック管
理情報としてブロック管理情報メモリ部5に格納する。
0系メモリ1のサムチェックが完了すると、次は1系メ
モリ2の各ブロックから順番にデータを読み出して、サ
ムチェックを行い、前述と同様に結果が『0』であるな
らば、データ正常とし、『0』以外ならば異常と判定
し、この結果をブロック管理情報としてブロック管理情
報メモリ部5に格納する。
【0024】以上のサムチェックの結果、例えば図1に
示すように、0系メモリ1のブロックAの斜線部データ
が異常で、また1系メモリ2のブロックdの斜線部デー
タが異常であると想定して、各ブロックのデータの修復
方法を説明する。
【0025】CPU3は、ブロック管理情報メモリ部5
のブロック管理情報を参照して、0系メモリ1のブロッ
クAが異常であり、一方1系メモリ2のブロックaは正
常であることを認識することができる。またCPU3
は、ブロック管理情報メモリ部5のブロック管理情報を
参照して、1系メモリ2のブロックdが異常であり、一
方0系メモリ1のブロックDは正常であることも認識す
ることができる。従ってCPU3は、このような各ブロ
ックのデータの正常又は異常の状態で、データ異常のブ
ロックを修復するために、正常なブロックからデータを
読み出して異常なブロックにデータを取り込んで書き替
える。
【0026】つまり、0系メモリ1のブロックAのデー
タを修復するために、1系メモリ2のブロックaからデ
ータを読み出して、0系メモリ1のブロックAに書き込
んでブロックAのデータの修復を行い正常にする。
【0027】また1系メモリ2のブロックdのデータを
修復するために、0系メモリ1のブロックDからデータ
を読み出して、1系メモリ2のブロックdに書き込んで
ブロックdのデータの修復を行い正常にする。
【0028】以上のようにして各ブロックのデータの修
復ができたことになる。このようにして各系のメモリに
対して、各ブロックごとにある一定の周期で前述のサム
チェックなどを行い、一定周期で各ブロックの正常又は
異常を確認して、ブロック管理情報メモリ部5に格納す
る。
【0029】以上の実施例によれば、0系メモリ1と1
系メモリ2の間で、同じデータが格納されている対応す
るブロック間で、対応する両方のブロックのデータが同
時に異常にならない限り、一方のブロックのデータから
転送して、異常なブロックのデータを修復することがで
きる。従って両方のブロックのデータが異常になって
も、対応する同じブロックのデータが同時に異常になら
ない限り、異常ブロックのデータを修復することができ
る。従ってこのメモリ2重化システム動作の信頼性を向
上させることができる。
【0030】また、修復のためにブロック単位でデータ
転送するため、従来に比べデータ転送時間(修復時間)
を短縮することができる。
【0031】また電話回線を使用するユーザに有効にL
CR情報などを利用させることができる。
【0032】以上の実施例においては、同一データが2
個のメモリによって2重化されている例であるが、図1
及び図3の構成に限るわけではなく、3重化以上されて
いるシステムであってもよい。つまり、この場合は異常
の発生している、ある自メモリのブロックは、他のいず
れかのメモリ部の対応するブロックのデータが正常であ
れば、そのブロックから正常なデータを取り込み、自メ
モリのブロックのデータを修復して、正常にすることが
できる。
【0033】以上のようなメモリ多重化システムはLC
R情報などを格納するシステムを説明したが、これに限
るものではなく一般的な情報処理システムや、他の専用
処理システムなどにおいても、同一データが少なくとも
2重化以上されている場合であれば、同様に適用するこ
とができ、システム動作の信頼性を向上させることがで
きる。
【0034】以上の実施例において、0系メモリ1及び
1系メモリ2は、一般的なRAMや、バッテリィバック
アップ機能を備えたRAMなどでも実現することができ
る。
【0035】
【発明の効果】以上述べたようにこの発明によれば、各
メモリのブロックが正常か否かの情報を管理情報として
管理しているので、あるメモリのブロックのデータが異
常で、しかも他のメモリのブロックのデータが異常であ
っても、互いにメモリの対応する同じデータのブロック
でなければ、管理情報を参照して互いに自メモリ以外の
メモリの正常なブロックからデータを取り込んで、異常
データのブロックを修復して正常にすることができる。
【0036】従ってこのメモリ多重化システムのメモリ
のデータを使用した処理の信頼性を向上させることがで
きる。
【図面の簡単な説明】
【図1】この実施例に係るメモリ修復手順の説明図であ
る。
【図2】従来例に係るメモリ修復手順の説明図である。
【図3】この実施例に係るメモリ多重化システムの機能
ブロック図である。
【符号の説明】
1…0系メモリ、2…1系メモリ、3…CPU、4…プ
ログラムメモリ部、5…ブロック管理情報メモリ部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 茂木 薫 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 瓜生原 信 東京都港区赤坂1丁目12番32号 日本高速 通信株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 同一データのメモリが冗長的に備えら
    れ、しかも少なくとも2重化以上されているメモリ多重
    化システムにおいて、 各メモリの格納領域を同じ複数ブロックに分けて、しか
    も各ブロックにはデータを格納するデータ格納領域とデ
    ータチェックを行うためのチェックデータを格納するチ
    ェックデータ格納領域を備えて、 各メモリの各ブロックのチェックデータを使用して、各
    メモリの各ブロックごとにデータが正常か否かを判定し
    て、この結果を管理情報として管理し、 この管理情報からあるメモリのブロックのデータが正常
    でないと判定されると、このメモリは他のいずれかのメ
    モリの、前記正常でないと判定されているメモリのブロ
    ックと同一データ関係のブロックであって、しかも正常
    なブロックのデータを取り込んで、前記正常でないと判
    定されたブロックのデータを修復することを特徴とする
    メモリ多重化システムにおけるメモリ管理方式。
JP3251198A 1991-09-30 1991-09-30 メモリ多重化システムにおけるメモリ管理方式 Pending JPH05334196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3251198A JPH05334196A (ja) 1991-09-30 1991-09-30 メモリ多重化システムにおけるメモリ管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3251198A JPH05334196A (ja) 1991-09-30 1991-09-30 メモリ多重化システムにおけるメモリ管理方式

Publications (1)

Publication Number Publication Date
JPH05334196A true JPH05334196A (ja) 1993-12-17

Family

ID=17219146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3251198A Pending JPH05334196A (ja) 1991-09-30 1991-09-30 メモリ多重化システムにおけるメモリ管理方式

Country Status (1)

Country Link
JP (1) JPH05334196A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307968A (ja) * 1995-04-28 1996-11-22 Nippon Denki Ido Tsushin Kk 基地局装置保守運用システム
JP2004030527A (ja) * 2002-06-28 2004-01-29 Fujitsu Ltd 記憶制御装置、および記憶制御方法
JP2006293649A (ja) * 2005-04-08 2006-10-26 Denso Corp 電子制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169298A (en) * 1980-05-31 1981-12-25 Matsushita Electric Works Ltd Memory backup system
JPH0340048A (ja) * 1989-03-09 1991-02-20 Fujitsu Ltd メモリエラー処理方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169298A (en) * 1980-05-31 1981-12-25 Matsushita Electric Works Ltd Memory backup system
JPH0340048A (ja) * 1989-03-09 1991-02-20 Fujitsu Ltd メモリエラー処理方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307968A (ja) * 1995-04-28 1996-11-22 Nippon Denki Ido Tsushin Kk 基地局装置保守運用システム
JP2004030527A (ja) * 2002-06-28 2004-01-29 Fujitsu Ltd 記憶制御装置、および記憶制御方法
JP2006293649A (ja) * 2005-04-08 2006-10-26 Denso Corp 電子制御装置

Similar Documents

Publication Publication Date Title
JP2790034B2 (ja) 非運用系メモリ更新方式
JPH05334196A (ja) メモリ多重化システムにおけるメモリ管理方式
US20050235138A1 (en) Storage control system and boot control system
EP0070184B1 (en) A method of testing memory
JPH0784894A (ja) 不揮発性メモリの書き込み方法
JP3349618B2 (ja) エレベータ監視システム
JP2910745B2 (ja) 記憶装置及びデータ処理方法
JPH01271856A (ja) バツテリーバツクアツプメモリ装置
JPH0746323B2 (ja) 部分書込みアクセスを圧縮する主記憶装置
JP3009987B2 (ja) ディスクアレイ装置
JPH02245954A (ja) 半導体記憶装置
JP2904117B2 (ja) 装置記憶部の冗長化方法及び装置
JPS61199141A (ja) 記憶装置
JPH0588989A (ja) メモリ装置
JPH0546580A (ja) 拡張記憶の高信頼性データ更新方式
JPS6325789A (ja) Icカ−ドにおける障害処理方式
JP2788881B2 (ja) 課金情報データ管理システム
JPS6020779B2 (ja) 複合形電子計算機システム
JP3012402B2 (ja) 情報処理システム
JPH04111032A (ja) 多重化記憶装置
JPS61133453A (ja) メモリ制御装置
JPH07152659A (ja) コンピュータの記憶データ保護装置
JP2000047896A (ja) 装置固有情報の設定装置
JPH047765A (ja) E↑2promのデータ読込装置
JPH03276246A (ja) ネットワーク端末装置