JPH0340570A - 光トランジスタのリフレッシュ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ 本発明は、光トランジスタのリフレッシュ方法に係り、
特に光入射により発生したキャリアを蓄積し、蓄積され
たキャリアに基づいて信号を読み出す光トランジスタの
リフレッシュ方法に関する。

［従来の技術］ 近年、光電変換装置殊に、固体撮像装置に関する研究が
、半導体技術の進展と共に積極的に行われ、一部では実
用化され始めている。

これらの固体撮像装置は、大きく分けるとＣＣＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルの井戸を形成し、光
の入射により発生した電荷をこの井戸に蓄積し、読出し
時には、これらのポテンシャルの井戸を、電極にかける
パルスにより順次動かして、蓄積された電荷を出力アン
プ部まで転送して読出すという原理を用いている。

またＣＣＤ型撮像装置の中には、受光部はｐｎ接合ダイ
オード構造を使い、転送部はＣＣＤ構造で行うというタ
イプのものもある。また一方、ＭＯＳ型撮像装置は、受
光部を構成するｐｎ接合よりなるフォトダイオードの夫
々に光の入射により発生した電荷を蓄積し、読出し時に
は、それぞれのフォトダイオードに接続されたＭＯＳス
イッチングトランジスタを順次オンすることにより蓄積
された電荷を出力アンプ部に読出すという原理を用いて
いる。

ＣＣＤ型撮像装置は、比較的簡単な構造をもち、また、
発生し得る雑音からみても、最終段におけるフローティ
ング・デイフュージョンよりなる電荷検出器の容量値だ
けがランダム雑音に寄与するので、比較的低雑音の撮像
装置であり、低照度撮影が可能である。ただし、ＣＣＤ
型撮像装置を作るプロセス的制約から、出力アンプとし
てＭＯＳ型アンプがオンチップ化されるため、シリコン
と、＄ｉ０ｚ膜との界面から画像上、目につきやすい、
１ｌｉＨ音が発生する。従って、低雑音とはいいながら
、その性能に限界が存在している。また、高解像度化を
図るためにセル数を増加させて高密度化すると、一つの
ポテンシャル井戸に蓄積できる最大の電荷量が減少し、
ダイナミックレンジがとれなくなるので、今後、固体撮
像装置が高解像度化されていく上で大きな問題となる。

また、ＣＣＤ型の撮像装置は、ポテンシャルの井戸を順
次動かしながら蓄積電荷を転送していくわけであるから
、セルの一つに欠陥が存在してもそこで電荷転送がスト
ップしたり、あるいは、極端に悪くなってしまい、製造
歩留りが上がらないという欠点も有している。

これに対してＭＯＳ型撮像装置は、ＩＮ造的にはＣＣＤ
型撮像装置、特にフレーム転送型の装置に比較して少し
複雑ではあるが、蓄積容量を大きくし得る様に構成でき
、ダイナミックレンジを広くとれるという優位性をもつ
。また、たとえセルの１つに欠陥が存在しても、Ｘ−Ｙ
アドレス方式のためその欠陥による他のセルへの影響が
なく、製造歩留り的には有利である。しかしながら、こ
のＭＯＳ型撮像装置では、信号読出し時に各フォトダイ
オードに配線容量が接続されるため、きわめて大きな信
号電圧ドロップが発生し、出力電圧が下がってしまうこ
と、配線容量が大きく、これによるランダム雑音の発生
が大きいこと、また各フォトダイオードおよび水平スキ
ャン用のＭＯＳスイッチングトランジスタの寄生容量の
ばらつきによる固定パターン雑音の混入等があり、ＣＣ
Ｄ型撮像装置に比較して低照度撮影はむずかしいこと等
の欠点を有している。

また、将来の撮像装置の高解像度化においては各セルの
サイズが縮小され、蓄積電荷が減少していく。これに対
しチップサイズから決まってくる配線容量は、たとえ線
幅を細くしてもあまり下がらない。このため、ＭＯＳ型
撮像装置は、ますますＳ／Ｎ的に不利になる。

ＣＣＤ型およびＭＯＳ型撮像装置は、以上の様な一長一
短を有しながらも次第に実用化レベルに近ずいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで本質的に大きな問題を有しているといえ
る。

これに対して、固体撮像装置に関し、特開昭５６−１５
０８７８号公報“半導体撮像装置”特開昭５６−１５７
０７３号公報“半導体撮像装置”、特開昭５６−１６５
４７３号公報“半導体撮像装置°に新しい方式が提案さ
れている。ＣＣＤ型、ＭＯＳ型の撮像装置が、光入射に
より発生した電荷を主電極（例えばＭＯＳトランジスタ
のソース）に蓄積するのに対して、ここで提案されてい
る方式は、光入射により発生した電荷を、制御電極（例
えばバイポーラ・トランジスタのペース、ＳＩＴ　（静
電誘導トランジスタ）あるいはＭＯＳトランジスタのゲ
ート）に蓄積し、光により発生した電荷により、流れる
電流をコントロールするという新しい考え方にもとすく
ものである。すなわち、ＣＣＤ型、ＭＯＳ型が、蓄積さ
れた電荷そのものを外部へ読出してくるのに対して、こ
こで提案されている方式は、各セルの増幅機能により電
荷増幅してから蓄積された電荷を読出すわけであり、ま
た見方を変えるとインピーダンス変換により低インピー
ダンス出力として読出すわけである。従って、ここで提
案されている方式は、高出力、広ダイナミツクレンジ、
低雑音であり、かつ、光信号により励起されたキャリア
（電荷）は制御電極に蓄積することから、非破壊読出し
ができる等のいくつかのメリットを有している。さらに
将来の高解像度化に対しても可能性を有する方式である
といえる。

［発明が解決しようとする技術課題］ しかしながら、この方式は、基本的にＸ−Ｙアドレス方
式であり、上記公報に記載されている素子構造は、従来
のＭＯ３型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したちのを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解像化の可能性を有しながらも、そのままで
は高解像化には限界が存在する。

また以下に述べる点においても限界が存在している。上
記特開昭５６−１５０８７８号公報、特開昭５６−１５
７０７３号公報、特開昭５６−１６５４７３号公報及び
ｒ　ＳＩＴ　（Ｓｔａｔｉｃ　Ｉｎｊｅｃｔｉｏｎ　Ｔ
ｒａｎｓｉｓｔｏｒ）イメージセンサへの応用、テレビ
ジョン学会技術報告（以下ＴＶ学会誌と称する）」は、
本願発明の発明者の内−人が係った従来技術の一代表例
を示すものである。

特開昭５６−１５０８７８号公報、特開昭５６−１５７
０７３号公報には、Ｎゝ、Ｐ”Ｉ（又はＰ−、Ｎ−）、
Ｎ″領域からなるフック構造のＰ０領域に電荷を蓄積し
、接地電位との間でキャパシタを形成しているＮ４領域
の電位をスイッチングトランジスタで読み出す方式の構
成が記載されている。

しかしながら、この構成では、読み出し後のリセット動
作においてもＰ″′′領域地するだけである為、目につ
くような残像が多く発生し、また固定パターンノイズも
大きい。

一方、特開昭５６−１６５４７３号公報には、Ｎ３領域
、浮遊状態のＰ゛領域高抵抗領域及びパルス電圧が印加
される透明電極に接続されたＮゝ領領域で構成される、
Ｎ”　　Ｐ’、Ｉ（又はＰＮｉ、Ｎ’″領域のフック構
造が示されている。

そして浮遊状態のＮ１領域は同時に読み出し用トランジ
スタの主電極領域の一つとなっており、読み出し動作時
にはトランジスタがオンして正に帯電したＮ″領域へ電
子が流入してその電圧変化を信号として読み出しを行う
、しかしながら、これも読み出し後のリセット動作にお
いて出力回路とは反対側の透明電極側のＮ″領域な０か
僅かに負電位にセットするだけであるために目につくよ
うな残像が多く発生してしまう、また高速リフレッシュ
もできない。

そして、ＴＶ学会誌には、ゲート蓄積型ホトセルとベー
ス蓄積型ホトセルとが示されている。このうちゲート蓄
積型ホトセルは、ゲートを浮遊状態として絶縁膜を介し
たリフレッシュ線を介してゲート領域を予め所定の電圧
に逆バイアスし、ソース接地抵抗負荷の出力回路に読み
出す構成である。しかしながら、この構成では、リセッ
ト動作が不十分で残像が多く発生してしまう。

一方、ベース蓄積型ホトセルは、Ｎ”、Ｐ”Ｎ−、Ｎ”
ホト′トランジスタ構造を有しており、浮遊状態とされ
たベース（Ｐ’　）　、パルス的に電圧が印加されるコ
レクタ（Ｎ”″）と、容量とスイッチングＭＯＳ　Ｆ　
ＥＴとを含むエミッタホロアの出力回路が接続されたエ
ミッタ（Ｎ４）と、で構成されている。しかしながら、
この構成ではリフレッシュにおいてエミッタを接地する
だけであるので高速リフレッシュができない。

また、以上の従来技術とは別に、米国特許第３．６２４
．４２８号明細書や特公昭５０−３８５３１号公報には
ベースに絶縁層を介して電極を設けたトランジスタにエ
ミッタ接地抵抗負荷の出力回路を接続し、ベースを逆バ
イアスにして蓄積動作を行い、該エミッタ接地抵抗負荷
の出力回路で電流読み出しを行う構成が示されている。

しかし所詮、破壊型センサの電流読み出しである為に直
線性、残像特性が悪い。

［発明の目的コ 本発明の目的は、各セルに増幅機能を有するちきわめて
簡単な構造であり、将来の高解像度化に６十分対処しつ
る新しい光トランジスタのリフレッシュ方法を提供する
ことにある。

本発明の別の目的は、直線性の良好な高速読み出しを行
っても残像や固定パターンノイズがほとんど問題となら
ず、且つ高速リフレッシュのできる光トランジスタのリ
フレッシュ方法を提供することにある。

更に本発明の他の目的は、いかなる光量の光が照射され
た時でも、残像やノイズやセル毎の出力のばらつきがほ
とんど問題とならず、且つより一層の高速リフレッシュ
のできる光トランジスタのリフレッシュ方法を提供する
ことにある。

更に本発明の別の目的は、照射された光に対して直線性
の良好な出力信号を極短時間で得ることが可能となる高
速性に優れた光トランジスタのリフレッシュ方法を提供
することにある。

かかる目的は、第一導電型の半導体からなる制御電極領
域と、前記第一導電型とは異なる第二導電型の半導体か
らなる第一及び第二の主電極領域と、 を有し、光エネルギーを受けることにより生成されるキ
ャリアを前記制御電極領域に蓄積可能なトランジスタを
具備し、 蓄積されたキャリアに基づく信号を前記第一の主電極領
域より出力する光トランジスタのリフレッシュ方法にお
いて、 前記制御電極領域にキャリアを注入することによるキャ
リア注入動作と、 前記キャリア注入動作に続く、前記制御電極領域と前記
主電極領域との接合部を順方向バイアスすることによる
キャリアを除く動作と、を含むリフレッシュ動作を行う
ことを特徴とする光トランジスタのリフレッシュ方法に
より達成きれる。

［作　用］ 本発明によれば、リフレッシュの動作時に制御電極領域
の電位と主電極領域の電位とを独立的に制御することが
できる。

リフレッシュ時には、制御電極領域にキャリアを注入し
て所定の電圧にした上で、出力回路に接続される主電極
領域の電位を制御して順バイアスリフレッシュを行うの
で、少ない光量で露光されたセルであっても制御電極領
域内のキャリアが不足することがなく残像の問題がより
一層改善される。このように、制御電極領域のリセット
と主電極領域のリセットとを組み合わせれば、優れたリ
フレッシュ動作をより高速化できる。

［実施例］ 本発明による好適な実施態様例の概略を以下に説明する
。なお、本発明の最も特徴的な楕或は第１図及び第２図
に示されているが、その詳細については後述するものと
する まず、第３図及び第４図を参照すると、第３図の符号３
０で示されるようなトランジスタを含む光電変換セルの
主電極領域の一方（エミッタ）には出力回路が接続され
ている。この出力回路は垂直ライン３８．３８’　、３
８″、水平シフトレジスタ３９、ＭＯＳ）ランジスタ４
０，４０’４０“、出力ライン４１、ＭＯＳ）−ランジ
メタ４２、出力トランジスタ４４、負荷抵抗４５等で構
成され、垂直ライン３８．３８’　、３８″は各々容量
負荷としての第４図の符号２１で示すＣｓのように配線
容量を有している。

また蓄積された電荷に基づき光電変換された信号を読み
出す為の読み出し手段として垂直シフトレジスタ３２、
バッファＭＯＳ）ランジメタ３３．３３’　、３３“、
端子３４、水平ライン３１．３ビ、３１”が設けられた
回路構成を採っている。

蓄積動作時には、エミッタは接地され、もう−方の主電
極領域（コレクタ）は正電位にバイアスされる。また制
御電極領域（ベース〉はエミッタに対して逆バイアス状
態にされるが、この時のベース電位を制御することによ
り飽和電圧を決定できる。こうしてバイアス電圧を適宜
設定すればセル自体にスイッチング作用を持たせること
ができる。

読み出し動作時には、エミッタは浮遊状態にされ、コレ
クタは正電位にバイアスされる。制御電極領域は主電極
領域とは独立的に読み出し手段によってその電位が制御
される。ここでベースをエミッタに対して順方向にバイ
アスすると良好な直線性を確保しつつ高速読み出しがで
きる。この時の動作を第４図を参照して説明する。読み
出し時には浮遊状態にあるエミッタ及び正の電位に保持
されているコレクタに対して、独立的に配線１０より正
の電圧ｖｌＩを印加することでエミッタ電位に対してベ
ース電位を順方向にバイアスすることにより、エミッタ
ベース接合部が順方向に深くバイアスされる。このよう
にして、エミッタ電位がベース電位、即ち光照射により
発生した蓄積電圧に等しくなるまで、電流が流れるので
あるが、このときに要する時間は、電圧ＶＲの作用によ
り一層短縮され高速読み出しにおいても、優れた直線性
が確保できるのである。

リフレッシュ動作は、以下のとおりである。

エミッタはスイッチ手段としてのＭＯＳトランジスタ４
８．４８’　、４８″によりアース記号をもって示され
る第１の基準電圧源に接続され接地される。このときコ
レクタは第２の基準電圧源に接続、即ち正電位または接
地電位にされる。ここでコレクタが接地される場合を第
５図に示しである。このような状態において正電位ＶＩ
ＩＭなる電圧を印加して制御電極領域としてのベースの
電位を制御することにより少なくともベース・エミッタ
間が順方向バイアスされてベース領域に蓄積されたホー
ルが流れ出したり、ベース領域内に電子が流入したりし
て蓄積された電荷が消滅する。このような順バイアスを
与える為の順バイアス手段としてはＭＯＳトランジスタ
４８．４８’　、４８″やバッファＭＯＳトランジスタ
３５．３５’３５“、端子３６．３７等を設けることで
構成される。

このような電荷の消滅動作をより一層改善し、特に低照
度下の残像の問題をも解決し高速リフレッシュ動作を行
える構成が本発明である。本発明の好適な実施態様にお
けるベース電位の制御は、第１図乃至第２図に示される
ような第２スイッチ手段としてのトランジスタによって
行われるとより好ましい、このような構成では第３の基
準電圧源としての配線２２２よりベースにキャリアを注
入してベース電位な０かわずか正電位にした後エミッタ
を接地してベースとエミッタの接合部を順方向にバイア
スする順バイアスリフレッシュを行う。こうしていかな
る照射光量であっても残像やノイズによる問題がより一
層改善される。

以下に本発明の実施例を図面を用いて詳細に説明する。

第６図は、本発明に係る光電変換装置を構成する光セン
サセルの基本構造および動作を説明する図である。

第６図（ａ）は、光センサセルの平面図を、第６図（ｂ
）は、第６図（ａ）平面図のＡＡ′部分の断面図を、第
６図（ｃ）は、それの等価回路をそれぞれ示す。なお、
各部位において第６図（ａ）、（ｂ）、（ｃ）に共通す
るものについては同一の番号をつけている。

第６図では、整列配置方式の平面図を示したが、水平方
向解像度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることばちちるんのことである。

この光センサセルは、第６図（ａ）、（ｂ）に示すごと
く、 リン（Ｐ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）等の不
純物をドープしてｎ型又はｎゝ型ヒされたシリコン基板
１の上に、通常ＰＳＧ膜等で構成されるパシベーション
膜２； シリコン酸化膜（ＳｉＯｘ）より成る絶縁酸化膜３； となり合う光センサセルとの間を電気的に絶縁するため
のＳｉＯｘあるいは５ＬａＮａ等よりなる絶縁膜又はポ
リシリコン膜等で構成される素子分離領域４； エピタキシャル技術等で形成される不純物濃度の低いｎ
゛領域５； その上の例えば不純物拡散技術又はイオン注入技術を用
いてボロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミッタとなるｎ０領域７； 信号を外部へ読出すための、例えばアルミニウム＜Ａ、
ｌ　、、１ｇ−３ｉ、ＡＪ２−Ｃｕ−３Ｌ等の導電材料
で形成される配線８； 絶縁膜３を通して、浮遊状態になきれたｐ領域６にパル
スを印加するための電極９； それの配線１０； 基板１の裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎゝ領域１
１； 基板の電位を与える、すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される電極１２；より＋ｌ或されている。

なお、第６図（ａ）の１９はｎ０領域７と配線８の接続
をとるためのコンタクト部分である。又配線８および配
線ｌＯの交互する部分はいわゆる２層配線となっており
、５ｉＯ＝等の絶縁材料で形成される絶縁領域で、それ
ぞれ互いに絶縁されている。すなわち、金属の２層配線
構造になっている。

第６図（Ｃ）の等価回路のコンデンサＣｏｘ１３は電極
９．絶縁膜３．ｒ）領域６のＭＯＳ構造より構成され、
又バイポーラトランジスタ１４はエミッタとしてのｎ０
領域７、ベースとしてのｐ領域６、不純物濃度の小さい
ｎ−領域５、コレクタどしてのｎ又はｎ９領域ｌの各部
分より構成されている。これらの図面から明らかなよう
に、ｐ領域６は浮遊領域になされている。

第６図（Ｃ）の第２の等価回路は、バイポーラトランジ
スタ１４をベース・エミッタの接合容量Ｃｂｅ　１５、
ベース・エミッタのｐｎ接合ダイオードＤｂｅ　ｌ　６
、ベース・コレクタの接合容量Ｃｂｃ１７．ベース・コ
レクタのｐｎ接合ダイオードＤｂｃ１８を用いて表現し
たものである。

ここでは、本来等価回路図として、ｐｎ接合ダイオード
Ｄｂｅ　１６及びｐｎ接合ダイオードＤｂｃ１Ｂと並列
に記されるべき２つの異なる向きの電流源を示す記号は
省略しである。

以下、光センサセルの基本動作を第６図を用いて説明す
る。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。

まず、電荷蓄積動作について説明する。

電荷蓄積動作においては、例えばエミッタは、配線８を
通して接地され、コレクタは配線１２を通して正電位に
バイアスされている。またベースは、あらかじめコンデ
ンサＣｏｘ１３に、配線１０を通して正のパルス電圧を
印加することにより負電位、すなわち、エミッタ７に対
して逆バイアス状態にされているものとする。このＣｏ
ｘ１３にパルスを印加してベース６を負電位にバイアス
する動作については、後にリフレッシュ動作の説明のと
き、くわしく説明する。

この状態において、第６図に示す様に光センサセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。

この内、エレクトロンは、ｎ領域１が正電位にバイアス
されているのでｎ領域１側に流れだしていってしまうが
、ホールはｐｖＡ域６にどんどん蓄積されていく。この
ホールのｐ領域への蓄積によりｐ領域６の電位は次第に
正電位に向かって変化していく。

第６図（ａ）、（ｂ）でも各センサセルの受光面下面は
、はとんどｐ領域で占められており、−部ｎ９領域７ど
なっている。当然のことながら、光により励起されるエ
レクトロン・ホール対濃度は表面に近い程大きい。この
ためｎ領域６中にも多くのエレクトロン・ホール対が光
により励起される。ｐ領域中に光励起されたエレクトロ
ンが再結合することなくｐｌ域６からただちに流れ出て
、ｎ領域に吸収されるような構造にしておけば、ｎ領域
６で励起されたホールはそのまま蓄積されて、ｎ領域６
を正電位方向に変化させる。ｎ領域６の不純物濃度が均
一になされている場合には、光で励起されたエレクトロ
ンは拡散で、ｐｖＡ域６とｎ−領域５とのｐｎ”接合部
まで流れ、その後はｎ”領域に加わっている強い電界に
よるドリフトでｎコレクタ領域ｌに吸収される。もちろ
ん、ｎ領域６内の電子の走行を拡散だけで行ってもよい
わけであるが、表面から内部に行くほどｐベースの不純
物濃度が減少するように構成しておけば、この不純物濃
度差により、ベース内に内部から表面に向う電界Ｅｄ、 が発生する。ここで、Ｗ、はｎ領域６の光入射側表面か
らの深さ、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電荷、ＮＡａはｐベース領域６の表面不純物濃度、Ｎ
□はｎ領域６のｎ°高抵抗領域５との界面における不純
物濃度である。

ここで、Ｎ　Ａｓ／　Ｎ　Ａ　ｌ　＞　３とすれば、ｎ
領域６内の電子の走行は、拡散よりはドリフトにより行
われるようになる。すなわち、ｎ領域６内に光により励
起されるキャリアを信号として有効に動作させるために
は、ｎ領域６の不純物濃度は光入射側表面から内部に向
って減少しているようになっていることが望ましい、拡
散でｎ領域６を形成すれば、その不純物濃度は光入射側
表面にくらべ内部に行くほど減少している。

センサセルの受光面下の一部は、ｎ４領域７により占ら
れている。ｎ′″領域７の深さは、通常０．２〜０．３
μｍ程度、あるいはそれ以下に設計されるから、ｎ′″
領域７で吸収される光の量は、もともとあまり多くはな
いのでそれ程問題はない。ただ、短波長側の光、特に青
色光に対しては、ｎ″領域７の存在は感度低下の原因に
なる。

ｎ°領域７の不純物濃度は通常Ｉ　Ｘ　Ｉ　Ｏ”ｃｍ−
”程度あるいはそれ以上に設計される。こうした高濃度
に不純物がドープされたｎゝ領域７におけるホールの拡
散距離は０．１５〜０．２μｍ程度である。したがって
、ｎ０領域７内で光励起されたホールを有効にｐＳｉ域
６に流し込むには、ｎゝ領域７も光入射表面から内部に
向って不純物濃度が減少する構造になっていることが望
ましいゆｎ９領域７の不純物濃度分布が上記の様になっ
ていれば、光入射側表面から内部に向う強いドリフト電
界が発生して、ｎ゛領域７に光励起されたホールはドリ
フトによりただちにｎ領域６に流れ込む。

ｎ“領域７、ｎ領域６の不純物濃度がいずれも光入射側
表面から内部に向って減少するように構成されていれば
、センサセルの光入射側表面側に存在するｎ″領域７、
ｎ領域６において光励起されたキャリアはすべて光信号
として有効に動くのである。Ａｓ又はＰを高濃度にドー
プしたシリコン酸化膜あるいはポリシリコン膜からの不
純物拡散により、このｎゝ領域７を形成すると、上記に
述べたような望ましい不純物傾斜をもつｎ″領域得るこ
とが可能である。

最終的には、ホールの蓄積によりベース電位はエミッタ
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリップされることになる。

より厳密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリップされる。つまり、この場
合の光センサセルの飽和電位は、最初にｎ領域６を負電
位にバイアスしたときのバイアス電位と接地電位との電
位差で略々与えられるわけである。ｎ′″領域７が接地
されず、浮遊状態において光入力によって発生した電荷
の蓄積を行う場合には、ｎ領域６はｎ領域１と略々同電
位まで電荷を蓄積することができる。

以上は電荷蓄積動作の定性的な概略説明であるが、以下
に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分布は次式で与えられる。

ん Ｓ　（ん）＝°ｅｘｐ（−αＸ） １．２４ ×（１−ｅｘｐ（−αｙ））　　・Ｔ ［Ａ／Ｗｌ 但し、丸は光の波長［μｍ１．αはシリコン結晶中での
光の減衰係数［μｍ−’］　、ｘは半導体表面における
、再結合損失を起こし感度に寄与しない“ｄｅａｄ　　
１ａｙｅｒ　　（不感領域）の厚さ〔μｍｌ、ｙはエピ
タキシャル層の厚さ〔μｍ〕、Ｔは透過率すなわち、入
射してくる光量に対して反射等を考慮して有効に半導体
中に入射する光量の割合をそれぞれ示している。この光
センサセルの分光感度Ｓ（λ）および放射照度Ｅｅ　（
Ｌ）を用いて光電流１ｐは次式で計算される。

Ｉｐ＝Ｓ”Ｓ（ん）・Ｅｅ（入）　　・ｄＬ〔μＡ／ｃ
ｍ”ｌ 但し、放射照度Ｅｅ　（Ｌ）（ｕＷ−ｃｍ−”・ｎｍ−
’］は次式で与えられる。

［ｕＷ　１ｃｍ−”４ｎｍ−’］ 但しＥｖはセンサの受光面の照度［Ｌｕｘｌ、Ｐ　（Ｌ
）はセンサの受光面に入射している光の分光分布、Ｖ　
（、ｔ）は人間の目の比視感度である。

これらの式を用いると、エピタキシャル厚の層４ｕｍを
もつ光センサセルでは、Ａ光源（２８５４°Ｋ）で照射
され、センサ受光面照度が１［Ｌ　ｕ　ｘｌのとき、約
２８０ｎＡ／ｃｍ−”の光電流が流れ、入射してくるフ
ォトンの数あるいは発生するエレクトロン・ホール対の
数は１．８×１０’ｘケ／ｃｍ”　　・ｓｅｃ程度であ
る。

又、この時、光により励起されたホールがベースに蓄積
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホールの電荷量であり、ＣはＣ
ｂｅ　１５とＣｂｃ　１７を加算した接合容量である。

今、ｎ４領域７の不純物濃度を１０”ｃｍ−’ｐｎ領域
６不純物濃度を５Ｘ１０”ｃｍ″″、ｎ領域５の不純物
濃度を１０”ｃｍ−”、ｎ０領域７の面積を１６μｍｌ
　、ｎ領域６の面積を６４μｍ２、ｎ−領域５の厚さを
３μｍにしたときの接合容量は、約０．０１４ｐＦ位に
なり、一方、ｎ領域６に蓄積されるホールの個数は、蓄
積時間１　／　６０　ｓ　ｅ　ｃ、有効受光面積、すな
わちｎ領域６の面積から電極８および９の面積を引いた
面積を５６　ＬＬｍ”程度とするヒ、１．７８１０’ケ
となる。従って光入射により発生する電位Ｖｐは１９０
ｍＶ位になるゆ ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷量Ｑが共に減少して
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
ｖｐはほぼ一定に保たれるということである。これは本
発明における光センサセルが第６図に示すごとく、きわ
めて簡単な構造をしており有効受光面がきわめて大きく
とれる可能性を有しているからである。

インターラインタイプのＣＯＤの場合と比較して本発明
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ型撮像装置では、転送する電荷量を確保しようとする
と転送部の面積が相対的に太き（なり、このため有効受
光面が減少するので、感度、すなわち光入射による発生
電圧が減少してしまうことになる。また、インターライ
ンタイプのＣＣＤ型撮像装置では、飽和電圧が転送部の
大きさにより制限され、どんどん低下していってしまう
のに対し、本発明における光センサセルでは、先にも書
いた様に、最初にｎ領域６を負電位にバイアスした時の
バイアス電圧により飽和電圧は決まるわけであり、大き
な飽和電圧を確保するこヒができる。

以上の様にしてｎ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクタは正電位Ｖｃｃに保持される。

第４図に等価回路を示す。

ここでも、本来等価回路として、ｐｎ接合ダイオードＤ
ｂｅ　１６及びｐｎ接合ダイオードＤｂｃ１８と並列に
記されるべき２つの異なる向きの電流源を示す記号は省
略しである。

今、光を照射する前に、ベース６を負電位にバイアスし
た時の電位を−Ｖ３とし、光照射により発生した蓄積電
圧をＶ、とすると、ベース電位は、−Ｖａ　＋Ｖｐなる
電位になっている。この状態で配線１０を通して電極９
に読出し用の正の電圧ｖ８を印加すると、この正の電位
Ｖえは酸化膜容量Ｃｏｘ　ｌ　３とベース・エミッタ間
接合容量Ｃｂｅ１５、ベース・コレクタ間接合容量Ｃｂ
ｃ７により容量分割され、ベースには電圧 が加算される。従ってベース電位は ヒなる。ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧ｖ、、そのものとなる。

このようにしてエミッタ電位に対してベース電位が正方
向にバイアスされると、エレクトロンは、エミッタから
ベースに注入され、コレクタ電位が正電位になっている
ので、ドリフト電界により加速されて、コレクタに到達
する。この時に流れる電流は、次式で与えられる。

Ｘ　（ｅｘｐ±（Ｖ、−Ｖ。）−１） Ｔ 但しＡ、はベース・エミッタ間の接合面積、ｑは単位電
荷量（１，６Ｘ１０−”クーロン）、Ｄ、はベース中に
おけるエレクトロンの拡散定数、ｎ２．はｐベースのエ
ミッタ端における少数キャリヤとしてのエレクトロン濃
度、Ｗ、はベース幅、ＮＡ、はベースのエミッタ単にお
けるアクセプタ濃度、Ｎ　Ａｅはベースのコレクタ端に
おけるアクセプタ濃度、ｋはボルツマン定数、Ｔは絶対
温度、■、はエミッタ電位である。

この電流は、エミッタ電位■、がベース電位、すなわち
ここでは光照射により発生した蓄積電圧Ｖ、に等しくな
るまで流れることは上式から明らかである。この時エミ
ッタ電位■、の時間的変化は次式で計算される。

Ｘ　（ｅｘｐ±（ｖ、−ｖ、）−Ｎ Ｔ 但し、ここで配線容量Ｃｓはエミッタに接続されている
配線８のもつ容！２１である。

第７図は、上式を用いて計算したエミッタ電位の時間変
化の一例を示している。

第７図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位Ｖ、がｖＰに近くなるとあまり電流が流れなくな
ることに起因しているわけである。したがって、これを
解決する手段は、先に電極９に正電圧■３を印加すると
きに、なる条件を設定したが、この条件の代りになる条
件を入れ、ベース電位な■、１．たけ、余分に順方向に
バイアスしてやる方法が考えられる。

この時に流れる電流は次式で与えられる。

Ｘ　（ｅｘｐ±（ｖｐ　＋ｖｓ＋ａｓ−ｖｅ　）−ｔ　
）Ｔ 第８図（ａ）に、ＶＢ、、、＝０．６Ｖとした場合、あ
る一定時間の後、電極９に印加していたＶＲをゼロボル
トにもどし、流れる電流を停止させたときの蓄積電圧Ｖ
Ｐに対する、読出し電圧すなわちエミッタ電位の関係を
示す。但し、第８図（ａ）では、読出し電圧はバイアス
電圧成分による読出し時間に依存する一定の電位が必ず
加算されてくるがそのゲタ分をさし引いた値をプロット
している。電極９に印加している正電圧Ｖ、をゼロボル
トにもどした時には、印加したときとは逆に なる電圧がベース電位に加算されるので、ベース電位は
、正電圧Ｖ、ｌを印加する前の状態、すなわち、−Ｖ　
ｍになり、エミッタに対し逆バイアスされるので電流の
流れが停止するわけである。第８図（ａ）によればｌ　
０Ｏｎｓ程度以上の読出し時間（すなわち■□を電極９
に印加している時間）をとれば、蓄積電圧■、と読出し
電圧は４桁程度の範囲にわたって直線性は確保され、高
速の読出しが可能であることを示している。第８図（ａ
）で、４５°の線は読出しに十分の時間をかけた場合の
結果であり、上記の計算例では、配線８の容量Ｃｓを４
ｐＦとしているが、これはＣｂｅ＋Ｃｂｃの接合容量の
０．０１４９Ｆと比較して約３００倍も大きいにもかか
わらず、ｐ領域６に発生した蓄積電圧Ｖｐが何らの減衰
も受けず、かつ、バイアス電圧の効果により、きわめて
高速に読出されていることを第８図（ａ）は示している
。これは上記構成に係る光センサセルのちっ増幅機能、
すなわち電荷増幅機能が有効に働らいているからである
。

これに対して従来のＭＯＳ型撮像装置では、蓄積電圧Ｖ
ｐは、このような読出し過程において配線容量Ｃｓの影
響でＣｊ　・Ｖ　ｐ　／　（Ｃｊ　＋　Ｃｓ　）（但し
ＣｊはＭＯＳ型撮像装置の受光部のｐｎ接合容量）とな
り、２桁位読出し電圧値が下がってしまうという欠点を
有していた。このためＭＯＳ型撮像装置では、外部へ読
出すためのスイッチングＭＯ３）ランジスタの奇生容量
のばらつきによる固定パターン雑音、あるいは配線容量
すなわち出力容量が大きいことにより発生するランダム
雑音が大きく、Ｓ／Ｎ比がとれないという問題があった
が、第６図（ａ）、（ｂ）、（ｃ）で示す構成の光セン
サセルでは、ｐｔｉｉ域６に発生した蓄積電圧そのもの
が外部に読出されるわけであり、この電圧はかなり大き
いため固定パターン雑音、出力容量に起因するランダム
雑音が相対的に小さくなり、きわめてＳ／Ｎ比の良い信
号を得ることが可能である。

先に、バイアス電圧■、□を０．６■に設定したとき、
４桁程度の直線性が１００ｎｓｅｃ程度の高速読出し時
間で得られることを示したが、この直線性および読出し
時間とバイアス電圧Ｖ□、１の関係を計算した結果をさ
らにくわしく、第８図（ｂ）に示す。

第８図（ｂ）において、横軸はバイアス電圧Ｖ６１□で
あり、また、縦軸は読出し時間をとっている。またパラ
メータは、蓄積電圧が１ｍＶのときに、読出し電圧が１
ｍＶの８０％１９０％。

９５％、９８％になるまでの時間依存性を示している。

第８図（ａ）に示される様に、蓄積電圧１ｍＶにおいて
、それぞれ８０％、９０％、９５％、９８％になってい
る時は、それ以上の蓄積電圧では、さらに良い値を示し
ていることは明らかである。

この第８図（ｂ）によれば、バイアス電圧■□１．が０
．６■では、読出し電圧が蓄積電圧の８０％になるのは
読出し時間が０．１２μＳ、９０％になるのは０．２７
μｓ、９５％になるのは０．５４ｕｓ、９８％になるの
は１．４μｓであるのがわかる。また、バイアス電圧Ｖ
　ｎｅａｔを０．６Ｖより大きくすれば、さらに高速の
読出しが可能であることを示している。この様に、撮像
装置の全体の設計から読出し時間および必要な直線性が
決定されると、必要とされるバイアス電圧Ｖ、□が第８
図（ｂ）のグラフを用いることにより決定することがで
きる。

上記構成に係る光センサセルのちう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。すなわち読出し時に電
極９に印加していた電圧Ｖ３をゼロボルトにもどした時
、ｐ領域６の電位は電圧Ｖ７を印加する前の逆バイアス
状態になり、光照射により発生した蓄積電圧Ｖ２は、新
しく光が照射されない限り、そのまま保存されるわけで
ある。このことは、上記構成に係る光センサセルを光電
変換装置として構成したときに、システム動作上、新し
い機能を提供することができることを意味する。

このｐ領域６に蓄積電圧ＶＰを保持できる時間は、きわ
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。

すなわち、この熱的に発生する暗電流により光センサセ
ルが飽和してしまうからである。しかしながら、上記構
成に係る光センサセルでは、空乏層の広がっている領域
は、低不純物濃度領域であるｎ〜領域５であり、このｎ
−領域５は１０”ｃｍ−”〜１０１４ａｍ−”程度と、
きわめて不純物濃度が低いため、その結晶性が良好であ
り、ＭＯＳ型、ＣＣＤ型撮像装置に比較して熱的に発生
するエレクトロン・ホール対は少ない。このため、暗電
流は、他の従来の装置に比較して小さい。すなわち、上
記構成に係る光センサセルは本質的に暗電流雑音の小さ
い構造をしているわけである。

次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごとく
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためには、前に
蓄積されていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。

上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線１０を通して電極９に正電圧を
印加することにより行う。このとき、配線８を通してエ
ミッタを接地する。コレクタは、電極１２を通して接地
又は正電位にしておく。第３図にリフレッシュ動作の等
価回路を示す。但しコレクタ側を接地した状態の例を示
している。

この状態で正電圧Ｖ。なる電圧が電極９に印加されると
、ベース２２には、酸化膜容量Ｃｏｘ１３、ベース・エ
ミッタ間接合容量Ｃｂｅ　１５、ベース・コレクタ間接
合容量Ｃｂｃ　１７の容量分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ　１６およびベース・コレクタ間接合ダイオー
ドＤｂｃ　１８は順方向バイアスされて導通状態となり
、電流が流れ始め、ベース電位は次第に低下していくゆ この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。

但し、 Ｘ　（ｅｘｐ　（±Ｖ）−１） Ｔ Ｘ　　（ｅ　ｘ　ｐ　　（−Ｖ）　　−１）Ｔ ｉｌはダイオードＤｂｃを流れる電流、１２はダイオー
ドＤｂｅを流れる電流である。Ａゎはベース面積、Ａｅ
はエミッタ面積、Ｄｐはコレクタ中におけるホールの拡
散定数、ｐ、はコレクタ中における熱平衡状態のホール
濃度、Ｌｐはコレクタ中におけるホールの平均自由行程
、ｎｐ、はベース中における熱平衡状態でのエレクトロ
ン濃度である。１２で、ベース側からエミッタへのホー
ル注入による電流は、エミッタの不純物、農度がベース
の不純物濃度にくらべて充分高いので、無視できる。

上に示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度分布を有しているので厳密なもの
ではないが、リフレッシュ動作をかなりの近似で説明可
能である。

上式中のベース・コレクタ間に流れる電流ｉの内、Ｑ　
”　Ｄ　ｐ’　ｐｎｅ／　Ｌ　１）はホールによる電流
、すなわちベースからホールがコレクタ側へ流れだす成
分を示している。このホールによる電流が流れやすい様
に上記構成に係る光センサセルでは、コレクタの不純物
濃度は、通常のバイポーラトランジスタに比較して少し
低めに設計される。

この式を用いて計算した、ベース電位の時間依存性の一
例を第９図に示す。横軸は、リフレッシュ電圧Ｖ□が電
極９に印加された瞬間からの時間経過すなわちリフレッ
シュ時間を、縦軸は、ベース電位をそれぞれ示す。また
、ベースの初期電位をパラメータにしている。ベースの
初期電位とは、リフレッシュ電圧Ｖ□が加わった瞬間に
、浮遊状態にあるベースが示す電位であり、■＊８゜Ｃ
ｏｘ、Ｃｂｅ、Ｃｂｃ及びベースに蓄積されている電荷
によってきまる。

この第９図をみれば、ベースの電位は初期電位によらず
、ある時間経過後には必ず、片対数グラフ上で一つの直
線にしたがって下がっていく。

第９図（ｂ）に、リフレッシュ時間に対するベース電位
変化の実験値を示す。第９図（ａ）に示した計算例に比
較して、この実験で用いたテストデバイスは、ディメン
ションがかなり大きいため、計算例とはその絶対値は一
致しないが、リフレッシュ時間に対するベース電位変化
が片対数グラフ上で直線的に変化していることが実証さ
れている。この実験例ではコレクタおよびエミッタの両
者を接地したときの値を示している。

今、光照射による蓄積電圧■、の最大値を０．４　［Ｖ
ｌ　、リフレッシュ電圧ＶＩＩＭによりベースに印加さ
れる電圧■　を０．４　［Ｖｌ　とすると、第９図に示
すごとく初期ベース電位の最大値は０．８　［Ｖｌとな
り、リフレッシュ電圧印加後１０−”　　［５ｅｃｌ後
には直線にのってベース電位が下がり始め、１０−’（
ｓｅｃｌ後には、光があたらなかった時、すなわち初期
ベース電位が０．４　（Ｖｌのときの電位変化と一致す
る。

ｎ領域６が、ＭＯＳキャパシタＣｏｘを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｎ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域１に流れ出すことによって、負電荷が蓄積される動
作である。

ｎ領域６からホールが、ｎ領域ｌに一方的に流れ、ｎ領
域１の電子があまりｎ領域６内に流れ込まないようにす
るためには、ｐ′ＩＩＩ域６の不純物密度をｎ領域１の
不純物密度より高くしておけばよい。一方、ｎ“領域７
やｎ領域１からの電子が、ｎ領域６に流れ込み、ホール
と再結合することによって、ｎ領域６に負電荷が蓄積す
る動作も行える。この場合には、０領域１の不純物密度
はｎ領域６より高くなされている。ｎ領域６からホール
が流出することによって、負電荷が蓄積する動作の方が
、ｎ領域６ベースに電子が流れ込んでホールと再結合す
ることにより負電荷が蓄積する動作よりはるかに速い。

しかし、これまでの実験によれば、電子なｎ領域６に流
し込むリフレッシュ動作でも、光電変換装置の動作に対
しては、十分に速い時間応答を示すことが確認されてい
る。

上記構成に係る光センサセルをＸＹ方向に多数ならべて
光電変換装置を構成したたき、画像により各センサセル
で、蓄積電圧ＶＰは、・上記の例ではＯ〜０．４　［Ｖ
ｌの間でばらついているが、リフレッシュ電圧Ｖ　ａｎ
印加後１０−’（ｓｅｃｌには、全てのセンサセルのベ
ースには約０．３［Ｖ］程度の一定電圧は残るものの、
画像による蓄積電圧Ｖ、の変化分は全て消えてしまうこ
とがわかる。すなわち、上記構成に係る光センサセルに
よる光電変換装置では、リフレッシュ動作により全ての
センサセルのベース電位をゼロボルトまで持っていく完
全リフレッシュモードと（このときは第９図（ａ）の例
では１０［５ｅｃ）を要する）、ベース電位にはある一
定電圧は残るものの蓄積電圧ＶＦによる変動成分が消え
てしまう過渡的リフレッシュモードの二つが存在するわ
けである（このときは第９図（ａ）の例では、１０〔μ
ＳｅＣ〕〜１０Ｃ８ｅＣ〕のリフレッシュパルス）。以
上の例では、リフレッシュ電圧Ｖ　ＲＨによりベースに
印加される電圧■、を０．４　（Ｖｌとしたが、この電
圧■１を０．６　ＥＶ）とすれば、上記、過渡的リフレ
ッシュモードは、第９図によれば、１　［ｎ　ｓ　ｅ　
ｃ］でおこり、きわめて高速にリフレッシュすることが
できる。完全リフレッシュモードで動作させるか、過渡
的リフレッシュモードで動作させるかの選択は光電変換
装置の使用目的によって決定される。

この過渡的リフレッシュモードにおいてベースに残る電
圧をｖｌとすると、リフレッシュ電圧■□を印加後、Ｖ
＋ｔＨをゼロボルトにもどす瞬間の過渡的状態において
、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり、ベースはエミッタに対して逆バイアス状態にな
る。

先に光により励起されたキャリアを蓄積する蓄積動作の
とき、蓄積状態ではベースは逆バイアス状態で行われる
という説明をしたが、このリフレッシュ動作により、リ
フレッシュおよびベースを逆バイアス状態に持っていく
ことの２つの動作が同時に行われるわけである。

第９図（Ｃ）にリフレッシュ電圧■７Ｈに対するリフレ
ッシュ動作後のベース電位 の変化の実験値を示す。パラメータとしてＣｏｘの値を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は より計算される計算値を示している。

このとき Ｖｇ　＝０．５２Ｖであり、また、Ｃｂｃ＋Ｃｂｅ＝４
ｐＦである。但し観測用オシロスコープのプローグ容量
１３ｐＦがＣｂｃ＋Ｃｂｅに並列に接続されている。こ
の様に、計算値と実験値は完全に一致しており、リフレ
ッシュ動作が実験的にも確認されている。

以上のリフレッシュ動作においては、第５図に示す様に
、コレクタを接地したときの例について説明したが、コ
レクタを正電位にした状態で行うことも可能である。こ
のときは、ベース・コレクタ間接合ダイオードＤｂｃ　
１８が、リフレッシュパルスが印加されても、このリフ
レッシュパルスによりベースに印加される電位よりも、
コレクタに印加されている正電位の方が大きいと非導通
状態のままなので、電流はベース・エミッタ間接合ダイ
オードＤｂｅ　１６だけを通して流れる。このため、ベ
ース電位の低下は、コレクタを接地した時より相対的に
ゆっくりしたものとはなるが、基本的には、前に説明し
たのと、まったく同様な高速リフレッシュ動作が行われ
るわけである。

すなわち第９図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第９図（ａ）のベース電位が低下する
時の斜めの直線が右側の方、つまり、より時間の要する
方向ヘシフトすることになる。したがって、コレクタを
接地した時と同じリフレッシュ電圧■Ｒ，ｌを用いると
、リフレッシュに時間を要することになるが、リフレッ
シュ電圧■、をわずか高めてやればコ１／クタを接地し
た時と同様、高速のリフレッシュ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明である。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８号公
報、特開昭５６−１５７０７３号公報、特開昭５６−１
６５４７３号公報と比較してきわめて簡単な構造であり
、将来の高解像度化に十分対応できるとともに、それら
のもつ優れた特徴である増幅機能からくる低雑音、高出
力、広ダイナミツクレンジ、非破壊読出し等のメリット
をそのまま保存している。

次に、以上説明した構成に係る光センサセルを二次元に
配列して構成した本発明の光電変換装置の一構成例につ
いて図面を用いて説明する。

基本光センサセル構造を二次元的に３×３に配列した光
電変換装置の回路構成図を第３図に示す。

すでに説明した点線で囲まれた基本光センサセル３０（
この時バイポーラトランジスタのコレクタは基板及び基
板電極に接続されることを示している。）、読出しパル
スおよびリフレッシュパルスを印加するための水平ライ
ン３１．３１″３１″、読出しパルスを発生させるため
の垂直シフトレジスタ３２、垂直シフトレジスタ３２と
水平ライン３１．３１’　、３１“の間のバッファＭＯ
Ｓトランジスタ３３．３３’　、３３″のゲートにパル
スを印加するための端子３４、リフレッシュパルスを印
加するためのバッファＭ　ＯＳ　＋−ランジスタ３５，
３５’　、３５″、それのゲートにパルスを印加するた
めの端子３６、リフレッシュパルスを印加するための端
子３７、基本光センサセル３０から蓄積電圧を読出すた
めの垂直ライン３８．３８’　、３８″、各垂直ライン
を選択するためのパルスを発生する水平シフトレジスタ
３９、各垂直ラインを開閉するためのゲート用Ｍ　ＯＳ
　トランジスタ４０．４０’　、４０″、蓄積電圧をア
ンプ部に読出すための出力ライン４１、読出し後に、出
力ラインに蓄積した電荷をリフレッシュするためのＭＯ
Ｓトランジスタ４２、ＭＯＳトランジスタ４２ヘリフレ
ツシユパルスを印加す・るための端子４３、出力信号を
増幅するためのバイポーラ、ＭＯＳ、ＦＥＴ、Ｊ−ＦＥ
Ｔ等のトランジスタ４４、負荷抵抗４５、トランジスタ
と電源を接続するための端子４６、トランジスタの出力
端子４７、読出し動作において垂直ライン４０．４０’
　、４０“に蓄積された電荷をリフレッシュするための
Ｍ　ＯＳ　ｈランジスタ４８゜４８′　４８″、および
ＭＯＳトランジスタ４８．４８’　、４８“のゲートに
パルスを印加するための端子４９によりこの光電変換装
置は構成されている。

この光電変換装置の動作について第３図および第１０図
（ａ）に示すパルスタイミング図を用いて説明する。

第１０図（ａ）において、区間６１はリフレッシュ動作
、区間６２は蓄積動作、区間６３は読出し動作にそれぞ
れ対応している。

時刻ｔｌにおいて、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第１０図（ａ）では接地電位に保たれているもの
を示している。接地電位または正電位のいずれにしても
、すでに説明した様に、リフレッシュに要する時間が異
なってくるだけであり、基本動作に変化はない。端子４
９の電位６５はｈｉｇｈ状態であり、ＭＯＳトランジス
タ４８．４８’　、４８″は導通状態に保たれ、各光セ
ンサセルは、垂直ライン３８．３８′３８″を通して接
地されている。また端子３６には、波形６６のごとくバ
ッファＭＯＳトランジスタが導通する電圧が印加されて
おり、全画面−括すフレッシュ用バッファＭＯ３Ｉ−ラ
ンジスタ３５．３５’　、３５″は導通状態となってい
る。

この状態で端子３７に波形６７のごとくパルスが印加さ
れると、水平ライン３１．３１’　、３１″を通して各
光センサセルのベースに電圧がかかり、すでに説明した
様に、リフレッシュ動作に入り、それ以前に蓄積されて
いた電荷が、完全リフレッシュモード又は過渡的リフレ
ッシュモードにしたがってリフレッシュされる。完全リ
フレッシュモードになるか又は過渡的リフレッシュモー
ドになるかは波形６７のパルス幅により決定されるわけ
である。

七つ時刻において、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり１次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形６４は正電位にする。これ
により光照射により発生したエレクトロン・ホール対の
うちエレクトロンを、コレクタ側へ早く流してしまうこ
とができる。しかし、このコレクタ電位を正電位に保つ
ことは、ベースをエミッタに対して逆方向バイアス状態
、すなわち負電位にして撮像しているので必須条件では
なく、接地電位あるいは若干負電位状態にしても基本的
な蓄積動作に変化はない。

蓄積動作状態においては、ＭＯＳトランジスタ４８．４
８′、４８″のゲート端子４９の電位６５は、リフレッ
シュ区間と同様、ｈｉｇｈに保たれ、各ＭＯＳトランジ
スタは導通状態に保たれる。このため、各光センサセル
のエミッタは垂直ライン３８．：Ｊ８’　、３８“を通
して接地されている。強い光の照射により、ベースにホ
ールが蓄積され、飽和してくると、すなわちベース電位
がエミッタ電位（接地電位）に対して順方向バイアス状
態になってくると、ホールは垂直ライン３８．３８’　
、３８″を通して流れ、そこでベース電位変化は停止し
、クリップされることになる。したがって、垂直方向に
となり合う光センサセルのエミッタが垂直ライン３８．
３８’３８″により共通に接続されていても、この様に
垂直ライン３８．３８’　、３８“を接地してお（と、
ブルーミング現象を生ずることはない。

このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’　、４８″を非導通状態にして、垂直
ライン３８．３８’　、３８″を浮遊状態にしていても
、基板電位、すなわちコレクタ電位６４を若干負電位に
しておき、ホールの蓄積によりベース電位が正電位方向
に変化してきたとき、エミッタより先にコレクタ側の方
へ流れ出す様にすることにより達成することも可能であ
る。

蓄積区間６２に次いで、時刻ｔ、より読出し区間６３に
なる。この時刻ｔ、において、ＭＯＳトランジスタ４８
．４８’　、４８″のゲート端子４９の電位６５をｌｏ
ｗにし、かつ水平ライン３１．３１’　、３１″のバッ
ファＭＯＳトランジスタ３３．３３’　、３３″のゲー
ト端子の電位６８をｈｉｇｈにし、それぞれのＭＯＳト
ランジスタを導通状態とする。但し、このゲート端子３
４の電位６８をｈｉｇｈにするタイミングは、時刻ｔ３
であることは必須条件ではなく、それより早い時刻であ
れば良い。

時刻ｔ４では、垂直シフトレジスタ３２の出力のうち、
水平ライン３１に接続されたものが波形６９のごと＜ｈ
ｉｇｈとなり、このとき、ＭＯＳトランジスタ３３が導
通状態であるから、この水平ライン３１に接続された３
つの各光センサセルの読出しが行なわれる。この読出し
動作はすでに前に説明した通りであり、各光センサセル
のベース領域に蓄積された信号電荷により発生した信号
電圧は、そのまま、垂直ライン３８．３８′３８″に現
われる。このときの垂直シフトレジスタ３２からのパル
ス電圧のパルス幅は、第８図に示した様に、蓄積電圧に
対する読出し電圧が、十分直線性を保つ関係になるパル
ス幅に設定される。またパルス電圧は先に説明した様に
、■１□分だけエミッタに対して順方向バイアスがかか
る様調整される。

次いで、時刻ｔ、において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭＯＳトラン
ジスタ４０のゲートへの出力だけが波形７０のごと＜ｈ
ｉｇｈとなり、ＭＯＳトランジスタ４０が導通状態とな
り、出力信号は出力ライン４１を通して、出力トランジ
スタ４４に入り、電流増幅されて出力端子４７から出力
される。この様に信号が読出された後、出力ライン４１
には配線容量に起因する信号電荷が残っているので、時
刻ｔｓにおいて、ＭＯＳトランジスタ４２のゲート端子
４３にパルス波形７１のごとくパルスを印加し、ＭＯＳ
トランジスタ４２を導通状態にして出力ライン４１を接
地して、この残留した信号電荷をリフレッシュしてやる
わけである。以下同様にして、スイッチングＭＯＳ）−
ランラスタ４０，４０’　、４０“を順次導通させて垂
直ライン３８．３８′、３８″の信号出力を読出す。こ
の様にして水平に並んだ−ライン分の各光センサセルか
らの信号を読出した後、垂直ライン３８．３８′、３８
″には、出力ライン４１ヒ同様、それの配線容量に起因
する信号電荷が残留しているので、各垂直ライン３８．
３８’　、３８“に接続されたＭＯＳトランジスタ４８
．４８’４８″を、それのゲート端子４９に波形６５で
示される様にｈｉｇｈにして導通させ、この残留信号電
荷をリフレッシュする。

次いで、時刻ｔ６において、垂直シフトレジスタ３２の
出力のうち、水平ライン３１′に接続された出力が波形
６９′のどと＜ｈｉｇｈとなり、水平ライン３１′に接
続された各光センサセルの蓄積電圧が、各垂直ライン３
８．３８′３８″に読出されるわけである。以下、順次
前と同様の動作により、出力端子４７から信号が読出さ
れる。

以上の説明においては、蓄積区間６２と読出し区間６３
が明確に区分される様な応用分野、例えば最近研究開発
が積極的に行なわれているスチルビデオに適用される動
作状態について説明したが、テレビカメラの様に蓄積区
間６２における動作と読出し区間６３における動作が同
時に行なわれている様な応用分野に関しても、第１０図
のパルスタイミングを変更することにより適用可能であ
る。但し、この時のリフレッシュは全画面−括リフレッ
シュではなく、−ライン毎のリフレッシュ機能が必要で
ある。例えば、水平ライン３１に接続された各光センサ
セルの信号が読出された後、時刻ｔ、において各垂直ラ
インに残留した電荷を消去するためＭＯＳトランジスタ
４８゜４８’　、４８″を導通にするが、このとき水平
ライン３１にリフレッシュパルスを印加する。すなわち
、波形６９において時刻ｔ、においても時刻ｔ、と同様
、パルス電圧、パルス幅の異なるパルスを発生する様な
構成の垂直シフトレジスタを使用することにより達成す
ることができる。この様にダブルパルス的動作以外には
、第３図の右側に設置した一括リフレッシュパルスを印
加する機器の代わりに、左側と同様の第２の垂直シフト
レジスタを右側にも設け、タイミングを左側に設けられ
た垂直レジスタとずらせながら動作させることにより達
成させることも可能である。

この時は、すでに説明したような蓄積状態において、各
光センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押えるという動作の自由度が少なく
なる。しかし、基本動作の所で説明した様に、読出し状
態では、ベースにＶ□□なるバイアス電圧を印加したと
きに高速読出しができる様な構成としているので、第７
図のグラフかられかる様に、■、□を印加しない時に、
各光センサセルの飽和により、垂直ライン２８．２８’
　、２８″に流れ、出す信号型荷分はきわめてわずかで
あり、ブルーミング現象は、まったく問題にはならない
。

また、スミア現象に対しても、本構成例に係る光電変換
装置は、きわめて優れた特性を得ることができる。スミ
ア現象は、ＣＣＤ型撮像装置、特にフレーム転送型にお
いては、光の照射されている所を電荷転送されるという
、動作および構造上発生する問題であり、インクライン
型においては、特に長波長の光により半導体の深部で発
生したキャリアが電荷転送部に蓄積されるために発生す
る問題である。

また、ＭＯＳ型撮像装置においては、各光センサセルに
接地されたスイッチングＭＯＳトランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。

これに対して本構成例に係る光電変換装置では、動作お
よび構造上発生するスミア現象はまったくな（、また長
波長の光により半導体深部で発生したキャリアが蓄積さ
れるという現象もまったく生じない。但し、光センサセ
ルのエミッタにおいて比較的表面近傍で発生したエレク
トロンとホールのうち、エレクトロンが蓄積されるとい
う現像が心配されるが、これは、−括リフレッシュ動作
のときは蓄積動作状態において、エミッタが接地されて
いるため、エレクトロンは蓄積されず、スミア現象が生
じない。また通常のテレビカメラのとき応用されるライ
ンリフレッシュ動作のときは、水平ブランキングの期間
において、垂直ラインに蓄積電圧を読出す前に、垂直ラ
インを接地してリフレッシュするので、この時同時にエ
ミッタに一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミア現象はほとんど発生
しない。この様に、本実施例に係る光電変換装置では、
その構造上および動作上、スミア現像はほとんど本質的
に無視し得る程度しか発生せず、本構成例に係る光電変
換装置の大きな利点の一つである。

また、蓄積動作状態において、エミッタおよびコレクタ
の各電位を操作して、ブルーミング現象を押えるという
動作についＣ前に記述したが、これを利用してγ特性を
制御することも可能である。

すなわち、蓄積動作の途中において、−時的にエミッタ
またはコレクタの電位をある一定の負電位にし、ベース
に蓄積されたキャリアのうち、この負電位を与えるキャ
リア数より多く蓄積されているホールをエミッタまたは
コレクタ側へ流してしまうという動作をさせる。これに
より、蓄積電圧と入射光量に対する関係は、入射光量の
小さいときはシリコン結晶のもつγ＝１の特性を示し、
入射光量の大きい所では、γが１より小さくなる様な特
性を示す。つまり、折線近似的に通常テレビカメラで要
求されるγ＝０．４５の特性をもたせることが可能であ
る。蓄積動作の途中において上記動作を一度やれば一折
綿近似となり、エミッタ又はコレクタに印加する負電位
を三鷹適宜変更して行なえば、二折線タイプのγ特性を
持たせることも可、能である。

また、以上の橋或例においては、シリコン基板を共通コ
レクタとしているが通常バイポーラトランジスタのごと
く埋込ｎ′″領域を設け、各ライン毎にコレクタを分割
させる様な構造としてもよい。

なお、実際の動作には第１０図（ａ）に示したパルスタ
イミング以外に、垂直シフトレジスタ３２、水平シフト
レジスタ３９を駆動するためのクロックパルスが必要で
ある。

第１１図に出力信号に関係する等価回路を示す。

容量Ｃｖ８０は垂直ライン３８．３８’３８″の配線容
量であり、容量０．８１は出力ライン４１の配線容量を
それぞれ示している。また第９図右側の等価回路は、読
出し状態におけるものであり、スイッチング用ＭＯＳト
ランジスタ４０．４０’　、４０″は導通状態であり、
それの導通状態における抵抗値を抵抗Ｒ２８２で示して
いる。また増幅用トランジスタ４４を抵抗ｒ０８３およ
び電流源８４を用いた等価回路で示している。出力ライ
ン４１の配線容量に起因する電荷蓄積をリフレッシュす
るためのＭＯＳトランジスタ４２は、読出し状態では非
導通状態であり、インピーダンスが高いので、右側の等
価回路では省略している。

等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
量Ｃｖ８０は約４ｐＦ位、容量ＣＨ３Ｉは約４ｐＦ位、
ＭＯＳトランジスタの導通状態の抵抗Ｒ４８２は３にΩ
程度、バイポーラトランジスタ４４の電流増幅率βは約
１００程度として、出力端子４７において観測される出
力信号波形を計算した例を第１２図に示す。

第１２図において横軸はスイッチングＭＯＳトランジス
タ４０．４０’　、４０″が導通した瞬間からの時間ｃ
μｓ］を、縦軸は垂直ライン３８゜３８’　、３８“の
配線容量Ｃ，８０に、各光センサセルから信号電荷が読
出されてｌボルトの電圧がかかつているときの出力端子
４７に現われる出力電圧［Ｖ］をそれぞれ示している。

出力信号波形８５は負荷抵抗Ｒ１４５が１０にΩ、８６
は負荷抵抗Ｒ６４５が５にΩ、８７は負荷抵抗Ｒ２４５
が２にΩのときのものであり、いずれにおいて６ビーク
値は、Ｃｖ８０とＣＨ３１の容量分割により０．５Ｖ程
度になっている。当然のことながら、負荷抵抗Ｒ３４５
が大きいほうが減衰量は小さく、望ましい出力波形にな
っている。立ち上がり時間は、上記のパラメータ値のと
き、約２０ｎｓｅｃと高速である。スイッチングＭＯＳ
トランジスタ４０　４０’４０″の導通状態における抵
抗Ｒ２を小さくすることにより、および、配線容量Ｃｖ
、Ｃ，を小さくすることにより、さらに高速の読出しも
可能である。

上記構成に係る光センサセルを利用した光電変換装置で
は、各光センサセルのもつ増幅機能により、出力に現わ
れる電圧が大きいため、最終段の増幅アンプも、ＭＯＳ
型撮像装置に比較してかなり簡単なものでよい。上記例
ではバイポーラトランジスタ１段のタイプのものを使用
した例について説明したが、２段構成のもの等、他の方
式を使うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、ＣＣＤ撮像装
置における最終段のアンプのＭＯＳトランジスタから発
生する画像上目につきゃすい１／ｆ雑音の問題が、本構
成例の光電変換装置では発生せず、きわめてＳ／Ｎ比の
良い画質を得ることが可能である。

次に本発明の光電変換装置の他の実施例に付いて説明す
る。

本実施例においては、第１図乃至第２図に示されるよう
に第２スイッチ手段としてのトランジスタが設けられて
おり、過渡的リフレッシュにおける不都合を改善しよう
とするものである。

第１０図（ｂ）に、過渡的リフレッシュ動作、蓄積動作
、読出し動作、そして過渡的リフレッシュ動作と巡回す
るときの、エミッタ、ベース、コレクタ各部における電
位レベルを表したものを示す。各部位の電圧レベルは外
部的に見た電位であり、内部のポテンシャルレベルとは
一部一致していない所もある。

説明を簡単にするためにエミッタ・ベース間の拡散電位
は除いである。したがって、第１０図（ｂ）でエミッタ
とベースが同一レベルで表される時には、実際にはエミ
ッタベース間にで与えられる拡散電位が存在するわけで
ある。

第１０図（ｂ）において、状態■、■はリフレッシュ動
作を、状態■は蓄積動作を、状態■、■は読出し動作を
、状態■はエミッタを接地したときの動作状態をそれぞ
れ示す。また電位レベルは０ボルトを境にして上側が負
、下側が正電位をそれぞれ示す。状態■になる前のベー
ス電位はゼロボルトであったとし、またコレクタ電位は
状態■から■まで全て正電位にバイアスされているもの
とする。

上記の一連の動作を第１０図（ａ）のタイミング図と共
に説明する。

第１０図（ａ）の波形６７のごとく、時刻ｔにおいて、
端子３７に正電位すなわちリフレッシュ電圧Ｖ　、ｌＩ
４が印加されると、第１Ｏ図（ｂ）の状態■に電位２０
０のごとくベースには、すでに説明した様に、 なる分圧がかかる。この電位は時刻ｔｌからｔ２の間に
次第にゼロ電位に向かって減少していき、時刻ｔ、では
、第１Ｏ図（ｂ）の点線で示した電位２０１となる。こ
の電位は前に説明し、た様に、過１度的なリフレッシュ
モードにおいて、ベースに残る電位■、である。時刻ｔ
２において、波形６７のごとく、リフレッシュ電圧ｖ８
．４がゼロ電圧にもどる瞬間にベースに、ベースには なる電圧が前と同様、容量分割により発生するので、ベ
ースは残っていた電圧ｖＫと新しく発生した電圧との加
算された電位となる。すなわち、状態■において示され
るベース電位２０２であり、これは、 で与えられる。

この様なエミッタに対して逆バイアス状態において光が
入射してくると、この光により発生したホールがベース
領域に蓄積されるので、状態■のごとく、入射してくる
光の強さに応じてベース電位２０２はベース電位２０３
．２０３′２０３″のごとく次第に正電位に向って変化
する。この光により発生する電圧なＶ、とする。

次いで波形６９のごとく、水平ラインに垂直シフトレジ
スタより電圧、すなわち、読出し電圧ＶＲが印加される
と、ベースには なる電圧が加算されるので、光がまったく照射されない
ときのベース電位２０４は となる。このときの電位２０４は前に説明したごとく、
エミッタに対して０．５〜０．６■程度順方向にバイア
ス状態になる様に、設定される。また、ベース電位２０
５，２０５’　、２０５″はそれぞれ で与えられる。

ベース電位がこの様にエミッタに対して、順方向バイア
スされると、エミッタ側からエレクトロンの注入がおこ
り、エミッタ電位は次第に正電位方向に動いていくこと
になる。光が照射されなかったときのベース電位２０４
に対するエミッタ電位２０６は、順方向バイアスを０．
５〜０．６■に設定した時読出しパルス幅が１〜２μｓ
位のとき、約５０〜１００ｍＶ程度であり、この電圧を
■、とすると、エミッタ電位２０７．２０７’　、２０
７”は前の例の様に０．１μｓ以上のパルス幅であれば
直線性は十分確保されるので、それぞれＶ、＋Ｖｉ　、
Ｖ＋、’　＋Ｖａ　、Ｖｐ＋■、となる。

ある一定の読出し時間の後、波形６９のごとく読出し電
圧ＶＲがゼロ電位になった時点で、ベースには なる電圧が加算されるので、状態■のごとくベース電位
は読出しパルスが印加される前の状態、すなわち逆バイ
アス状態になり、エミッタの電位変化は停止する。すな
わち、このときのベース電位２０８は、 ベース電位２０９．２０９’　、２０９″はそれぞれ、 で与えられる。

これは読出しが始まる前の状態■ とまったく同じである。

この状態■において、エミッタ側の光情報信号が外部へ
読出されるわけである。この読出しが終った後、各スイ
ッチングＭＯＳトランジスタ４８．４８’　、４８″が
導通状態となり、エミッタが接地されて状態■のごとく
、エミッタはゼロ電位となる。これで、リフレッシュ動
作、蓄積動作、読出し動作と一巡し、次に状態■にもど
るわけであるが、この時、最初にリフレッシュ動作に入
る前は、ベース電位がゼロ電位からスタートしたのに対
して、−巡してきた後はベース電位がおよびそれに、そ
れぞれＶｐ　、Ｖｐ　’　、ＶＰ″が加算された電位に
変化していることになる。したがって、この状態で、リ
フレッシュ電圧Ｖ＋＋＋＋が印加されたとしてもベース
電位はそれぞれＶ８、ＶＷ　＋Ｖｐ　、　Ｖａｔ　＋Ｖ
ｐ　’　、Ｖｘ　＋Ｖｐ　＃　ニｔ、ｔルだけであり、
これでは、ベースに十分な順方向バイアスがかからず、
光の強くあたった所は順方向バイアス量が大きいので光
情報は消えるものの、光の弱い部分の情報は消えずに残
るということが生ずることは第９図に示したリフレッシ
ュ動作の計算例から見てもあきらかである。

この様な現象は、過渡的リフレッシュモード独特のもの
であり、完全リフレッシュモードでは、ベース電位が必
ずゼロ電位になるまで長いリフレッシュ時間をとるため
に、この様な問題は生じない。

高速リフレッシュが可能な過渡的リフレッシュモードを
使い、かつこの様な点を改善し高速リフレッシュが可能
な本発明の実施例について以下に述べる。

これを解決する一つの方法は、状態■においてベース電
位２１０が負電位方向、すなわちエミッタに対して逆バ
イアス方向になりすぎているからであり、次の状態■に
おいて、リフＩ／ツシュバルスが印加される前に何らか
の方法で、このベース電位２１０をゼロ電位、又は、わ
ずか正電位にもってくれば良いことになる。

第１図（ａ）に、それを達成するための光センサセルの
断面図を、（ｂ）にそれの等価回路図を、（Ｃ）に内部
ポテンシャル図を、それぞれ示す。

第１図（ａ）は、第６図に示したセンサセルとは、埋込
ｐ０領域２２０のあることだけが異っている。第１図（
ｂ）の等価回路図は、センサセルのベース領域６をコレ
クタ、埋込ｐ“領域２２０をエミッタ、ベース領域６と
コレクタ領域ｌの中間の高抵抗ｎ−領域５の一部をベー
スとしたｐｎｐトランジスタ２２１が付加されている。

ｐｎｐ　トランジスタのベース領域は、センサセルのコ
レクタ領域１とはルースカップリングされているわけで
あり、等他回路では点線で示している。また、この埋込
ｐゝ領域２２０は結晶内部で配線２２２のごとく結線さ
れており、センサエリア外から電圧を印加できる構造と
なっている。

第１図（ｂ）から明らかなように、ｐ゛埋込領域２２０
は、２２２に示されるように水平ライン方向に一つのラ
インを形成するわけであるから実際には、第１図（ａ）
では左右に連続してつながったｐゝ埋込み領域として示
すべきものである。

第１図（ａ）ではわかり易くするために模式的に一部に
ｐ０領域を示している。

内部のエレクトロンに対するポテンシャルは第１図（Ｃ
）に示すごとくであり、埋込ｐ′″領域２２０を含まな
い垂直断面でのポテンシャル分布は第１０図（ｂ）に示
したものと何ら変らないが、埋込ｐゝ領域２２０を含む
、垂直断面でのポテンシャル分布は点線２２３で示す様
なポテンシャル分布を有している。但し、この図では埋
込ｐ゛領域２２０がわずか正電位にバイアスされたとき
のポテンシャル分布をしている。この状態で、埋込ｐ”
６Ｍ域２２０をさらに正電位方向にバイアスすると、間
に存在するｎ”領域が完全にバンチスルー状態になり、
ｐ′″領域よりホールがセンサセルのベース領域６に向
かって流れこむことになり、このホールによりベース領
域６は正電位方向に電位が動いてくる。

ｎ”領域をバンチスルー状態にして、ｐ”領域２２０か
らホールをｐベース領域に流し込むには、ｎ−領域の厚
さｄ、不純物密度Ｎ、ｐ＋領域２２０に加える電圧を■
１とすると のように設計する。Ｖｙはｐ′″ｎ−接合の拡散電位で
ある。

したがって、第１０図（ｂ）の状態■において、埋込ｐ
ゝ領域２２０を配線２２２を通して正電圧を印加して、
ｐベース領域にホールを注入することにより、ベース電
位２１０を先に説明したごとく、ゼロ電位又はわずか正
電位にもってくることにより過渡的リフレッシュモード
における不都合な現象を解決することが可能である。こ
のとき埋込ｐ“領域２２０に印加する電圧はセンサセル
コレクタ１に印加している電圧よりもわずかに小さい電
圧、すなわち埋込ｐ１領域２２０とコレクタのｎ領域１
が順方向バイアスとならない様な状態で、十分ベース領
域６に、ホールを渡しこむことが可能である。

ｐ０領域を形成する不純物（通常ボロン）は、一般に拡
散定数が大きく、高抵抗ｎ”領域５をエピタキシャル技
術を用いて形成する時にオートドーピングおよび拡散の
問題が発生するが、エピタキシャル技術の低温化により
、埋込ｐ“領域からのオートドーピングおよび拡散を極
力押える様な工夫がなされる。

以上の一実施例は、すでに説明した、基本光センサセル
に対して埋込ｐ′″領域を拡散もしくはイオン注入によ
り付加することだけが異なり、後の部分の作成方法はま
ったく同じで良い。

第２図に、もう一つの実施例を説明するための光センサ
セル断面図を示す。第２図に示した断面図では、第１図
（ａ）に示した埋込ｐ″領域２２０の代りに、ベース領
域６を作るとき、同時に表面側にＰ領域２２４を作る構
造となっている。このＰ領域２２４をエミッタとし、低
不純物ｎ−領域５をベース、光センサセルのベース６を
コレクタとするｐｎｐｎランジスタを構成している。こ
れは前の第１図で示したものが、縦構造のｐｎｐ）’ラ
ンジスタを形成していたのに対して、横構造のｐｎｐ）
ランジスタを形成しているわけである。したがって、こ
の第２図の実施例では、このＰ領域２２４に電圧を供給
するのは、表面側の配線２２５を介して行なわれる。

この第２図に示した実施例の等価回路は、ｐｎｐ　トラ
ンジスタが縦構造、横構造のちがいはあるものの、第１
図（ｂ）に示した等価回路とまったく同じであり、また
、それの動作もすでに説明したものとまったく同じであ
る。

第２図に示した断面図では、ｐ１領域２２４、これの配
線２２５がＭＯＳキャパシタ電極９、エミッタ領域７お
よび配線８と、説明の都合上全て同−断面内に書いてい
るが、同一の光センサセルの中の他の部分に配置するこ
とも可能であり、これは、光入射する窓の形状、配線等
の設計要因から決定されることになる。

既に述べた様に、前述した構成に係る光センサセルを利
用した充電変換装置では、最終段の増幅アンプがきわめ
て簡単なもので良いことから、最終段の増幅アンプを一
つだけ設ける第３図に示した実施例のごときタイプでは
なく、増幅アンプを複数個設置して、一つの画面を複数
に分割して読出す様な構成とすることも可能である。

第１３図に、分割読出し方式の一例を示す。第１３図に
示す実施例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。基本的な動作は第３図の実施例お
よび第１○図のタイミング図を用いて説明したものとほ
とんど同じであるが、この第１３図の実施例では、３つ
の等価な水平シフトレジスタ１００．１０１．１０２を
設け、これらの始動パルスを印加するための端子１０３
に始動パルスが入ると、１列目、（ｎ＋１）列目、（２
ｎ＋１）列目（ｎは整数であり、この実施例では水平方
向絵素数は３ｎ個である。）に接続された各センサセル
の出力が同時に読−出されることになる。次の時点では
、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読出さ
れることになる。この実施例によれば、−本の水平ライ
ン分を読出す時間が固定されている時は、水平方向のス
キャンニング周波数は、一つの最終段アンプをつけた方
式に比較して１／３の周波数で良く、水平シフトレンジ
スタが簡単になり、かつ光電変換装置からの出力信号を
アナログディジタル変換して、信号処理する様な用途に
は、高速のアナログ・ディジタル変換器は不必要であり
、分割読出し方式の大きな利点である。

第１３図に示した実施例では、等価な水平シフトレジス
タを３つ設けた方式であったが、同様な機能は、水平シ
フトレジスタ１つだけでももたせることが可能である。

この場合の実施例を第１４図に示す。

第１４図の実施例は、第１３図に示した実施例のうちの
水平スイッチングＭＯＳトランジスタと、最終段アンプ
の中間の部分だけを書いたものであり、他の部分は、第
１３図の実施例と同じであるから省略している。

この実施例では、１つの水平シフトレジスフ１０４から
の出力を１列目、（ｎ＋１）列目、（２ｎ＋１）列目の
スイッチングＭＯＳトランジスタのゲートに接続し、そ
れらのラインを同時に読出すようにしている。次の時点
では、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読
出されるわけである。

この実施例によれば、各スイッチングＭＯＳトランジス
タのゲートへの配線は増加するものの、水平シフトレジ
スタとしては１つだけで動作が可能である。

第１３図、１４図の例では出力アンプを３個設けた例を
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。

第１３図、第１４図の実施例ではいずれも、水平シフト
レジスタ、垂直シフ１−レジスタの始動パルスおよびク
ロックパルスは省略しているが、これらは、他のリフ１
／ツシユバルスと同様、同一チップ内に設けたクロック
パルス発生器あるいは、他のチップ上に設けられたクロ
ックパルス発生器から供給される。

この分割読出し方式では、水平ラインー括又は全画面−
括リフレッシュを行なうヒ、ｎ列目と（ｎ＋１）列目の
光センサセル間では、わずか蓄積時間が異なり、これに
より、暗電流成分および信号成分に、わずかの不連続性
が生じ、画像上目についてくる可能性も考えられるが、
これの量はわずかであり、実用上問題はない。また、こ
れが、許容限度以上になってきた場合でも、外部回路を
用いて、それを補正することは、キヨシ状波を発生させ
、これヒ暗電流成分との減算およびこれと信号成分の乗
除算により行なう従来の補正技術を使用することにより
容易に可能である。

この様な光電変換装置を用いて、カラー画像を撮像する
時は、光電変換装置の上に、ストライブフィルタあるい
は、モザイクフィルタ等をオンチップ化したり、又は、
別に作ったカラーフィルタを貼合わせることによりカラ
ー信号を得ることが可能である。

一例として、Ｒ，Ｇ、Ｂのストライブ・フィルタを使用
した時は、上記構成に係る光センサセルを利用した光電
変換装置ではそれぞれ別々の最終段アンプよりＲ信号、
Ｇ信号、Ｂ信号を得ることが可能である。これの一実施
例を第１５図に示す。この第１５図も第１４図と同様、
水平シフトレジスタのまわりだけを示している。他は第
３図および第１３図と同じであり、ただ１列目はＲのカ
ラーフィルタ、２列目はＧのカラーフィルタ、３列目は
Ｂのカラーフィルタ、４列目はＲのカラーフィルタとい
う°様にカラーフィルタがついているものとする。第１
５図に示すごとく、１列目、４列目、７列目・・・の各
垂直ラインは出力ライン１１０に接続され、これはＲ信
号をヒリだす。

又２列目、５列目、８列目・・・の各垂直ラインは出力
ライン１１１に接続され、これはＧ信号をとりだす。又
同様にして、３列目、６列目、９列目・・・の各垂直ラ
インは出力ライン１１２に接続されたＢ信号をとりだす
。出カラインｉｌＯ，１１，１゜１１２はそれぞれオン
チップ化されたリフレッシュ用ＭＯＳトランジスタおよ
び最終段アンプ、例えばエミッタフォロアタイプのバイ
ポーラトランジスタに接続され、各カラー信号が別々に
出力されるわけである。

本発明の他の実施例に係る光電変換装置を構成する光セ
ンサセルの他の例の基本構造および動作を説明するため
の図を第１６図に示す。またそれの等価回路および全体
の回路構成図を第１７図（ａ）に示す。

第１６図に示す光センサセルは、同一の水平スキャンパ
ルスにより読出し動作、およびラインリフレッシュを同
時に行なうことを可能とした光センサセルである。第１
６図において、すでに第６図で示した構成と異なる点は
、第６図の場合水平ライン配線１０に接続されるＭＯＳ
キャパシタ電極９が一つだけであったものが上下に隣接
する光センサセルの側にもＭＯＳキャパシタ電極１２０
が接続され、１つの光センサセルからみた時に、ダブル
コンデンサタイプとなっていること、および図において
上下に隣接する光センサセルのエミッタ７．７′は２層
配線にされた配線■８．および配線■１２１、（第１６
図では、垂直ラインが１本に見えるが、絶縁層を介して
２本のラインが配置されている）に交互に接続、すなわ
ちエミッタ７はコンタクトホール１９を通して配線■８
に、エミッタ７′はコンタクトホール１９′を通して配
線■１２１にそれぞれ接続されていることが異なってい
る。

これは第１７図（ａ）の等価回路をみるとより明らかと
なる。すなわち、光センサセル１５２のベースに接続さ
れたＭＯＳキャパシタ１５０は水平ライン３１に接続さ
れ、ＭＯＳキャパシタ１５１は水平ライン３１’に接続
されている。

また光センサセル１５２の図において下に隣接する光セ
ンサセル１５２′のＭＯＳキャパシタ１５０′は共通す
る水平ライン３１′に接続されている。

光センサセル１５２のエミッタは垂直ライン３８に、光
センサセル１５２′のエミッタは垂直ライン１３８に、
光センサセル１５２″のエミッタは垂直ライン３８とい
う様にそれぞれ交互に接続されている。

第１７図（ａ）の等価回路では、以上述べた基本の光セ
ンサセル部以外で、第３図の撮像装置と異なるのは、垂
直ライン３８をリフレッシュするためのスイッチングＭ
ＯＳトランジスタ４８のほかに垂直ライン１３８をリフ
レッシュするためのスイッチングＭＯＳトランジスタ１
４８、および垂直ライン３８を選択するスイッチングＭ
ＯＳトランジスタ４０のほか垂直ライン１３８を選択す
るためのスイッチングＭＯＳトランジスタ１４０が追加
され、また出力アンプ系が一つ増設されている。この出
力系の構成は、各ラインをリフレッシュするためのスイ
ッチングＭＯＳトランジスタ４８、および１４８が接続
されている様な構成とし、さらに水平スキャン用のスイ
ッチングＭＯＳトランジスタを用いる第１７図（ｂ）に
示す様にして出力アンプを一つだけにする構成もまた可
能である。第１７図（ｂ）では第１７図（ａ）の垂直ラ
イン選択および出力アンプ系の部分だけを示している。

この第１６図の光センサセルおよび第１７図（ａ）に示
す実施例によれば、次の様な動作が可能である。すなわ
ち、全水平ライン３１に接続された各光センサセルの読
出し動作が終了し、テレビ動作における水平ブランキン
グ期間にある時、垂直シフトレジスタ３２からの出力パ
ルスが水平ライン３１′に出力されるＭＯＳキャパシタ
１５１を通して、読出しの終了した光センサセル１５２
をリフレッシュする。このとき、スイッチングＭＯＳト
ランジスタ４８は導通状態にされ、垂直ライン３８は接
地されている。

また、水平ライン３１’に接続されたＭＯＳキャパシタ
１５０′を通して光センサセル１５２′の出力が垂直ラ
イン１３８に読出される。このとき当然のことながらス
イッチングＭＯＳトランジスタ１４０は非導通状態にな
され、垂直ライン１３８は浮遊状態となっているわけで
ある。この様に一つの垂直スキャンパルスにより、すで
に読出しを終了した光センサセルのリフレッシュと、次
のラインの光センサセルの続出しが同一のパルスで同時
的に行なうことが可能である。このときすでに説明した
様にリフレッシュする時の電圧と読出しの時の電圧は、
読出し時には、高速読出しの必要性からバイアス電圧を
かけるので異なってくるが、これは第１６図に示すごと
く、ＭＯＳキャパシタ電極９およびＭＯＳキャパシタ電
極１２０の面積を変えることにより各電極に同一の電圧
が印加されても各光センサセルのベースには異なる電圧
がかかる様な構成をとることにより達成されている。

すなわち、リフレッシュ用ＭＯＳキャパシタの面積は、
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全部を一括リフレ
ッシュするのではなく、ラインずつリフレッシュしてい
く場合には、第６図（ｂ）に示される様にコレクタをｎ
型あるいはｎ基板で構成しておいてもよいが、水平ライ
ンごとにコレクタを分離して設けたほうが望ましいこと
がある。コレクタが基板になっている場合には、全光セ
ンサセルのコレクタが共通領域となっているため、蓄積
および受光読出し状態ではコレクタに一定のバイアス電
圧が加わった状態になっている。もちろん、すでに説明
したようにコレクタにバイアス電圧が加わった状態でも
浮遊ベースのリフレッシュは、エミッタの間で行なえる
。ただし、この場合には、ベース領域のリフレッシュが
行なわれると同時に、リフレッシュパルスが印加された
セルのエミッタコレクタ間に無駄な電流が流れ、消費電
力を大きくするという欠点が伴う。こうした欠点を克服
するためには、全センサセルのコレクタを共通領域とせ
ずに、各水平ラインに並ぶセンサセルのコレクタは共通
になるが、各水平ラインごとのコレクタは互いに分離さ
れた構造にする。すなわち、第６図の構造に関連させて
説明すれば、基板はｐ型にして、ｐ型基板中にコレクタ
各水平ラインごとに互いに分離されたｎ０埋込領域を設
けた構造にする。隣り合う水平ラインの０９埋込領域の
分離は、ｐ領域を間に介在させる構造でもよい。水平ラ
インに沿って埋込まれるコレクタのキャパシタを減少さ
せるには、絶縁物分離の方が優れている。第６図では、
コレクタが基板で構成されているから、センサセルを囲
む分離領域はすべてほとんど同じ深さまで設けられてい
る。一方、各水平ラインごとのコレクタを互いに分離す
るには、水平ライン方向の分離領域を垂直ライン方向の
分離領域より必要な値だけ深くしておくことになる。

各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレッシュ動作が始まる時に、その水平
ラインのコレクタの電圧を接地すれば、前述したような
エミッタコレクタ間電流は流れず、消費電力の増加をも
たらさない。リフレッシュが終って光信号による電荷蓄
積動作に入る時に、ふたたびコレクタ領域には所定のバ
イアス電圧を印加する。

マタ第１７図（ａ）の等価回路によれば、各水平ライン
ごとに出力は出力端子４７および１４７に交互に出力さ
れることになる。これは、すでに説明したごとく、第１
７図（ｂ）の様な構成にすることにより一つのアンプか
ら出力をとりだすことも可能である。

以上説明した様に本実施例によれば、比較的簡単な構成
で、ラインリフレッシュが可能となり、通常のテレビカ
メラ等の応用分野にも適用することができる。

本発明の他の実施例としては、光センサセルに複数のエ
ミッタを設けた構成あるいは、一つのエミッタに複数の
コンタクトを設けた構成により、一つの光センサセルか
ら複数の出力をとりだすタイプが考えられる。

これは本発明による光電変換装置の各光センサセルが増
幅機能をもつことから、一つの光センサセルから複数の
出力をとりだすために、各光センサセルに複数の配線容
量が接続されても、光センサセルの内部で発生した蓄積
電圧Ｖｐが、まったく減衰することなしに各出力に読出
すことが可能であることに起因している。

この様に、各光センサセルから複数の出力をとりだすこ
とができる構成により、各光センサセルを多数配列して
なる光電変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。

次に本発明に係る充電変換装置の一製法例について説明
する。第１８図に、選択エピタキシャル成長（Ｎ、　　
Ｅｎｄｏ　ｅｔ　ａｌ　、　”　Ｎｏｖｅｌ　ｄｅｖｉ
ｃｅｉｓｏｌａｔｉｏｎ　ｔｅｃｈｎｏｌｏｇｙ　ｗｉ
ｔｈ　５ｅｌｅｃｔｅｄ　ｅｐｉｔａｘｉａｌｇｒｏｗ
ｔｈ　　”　　Ｔｅｃｈ、　　ロｉｇ、　　ｏｆ　　１
９８２　　　Ｉ　　ＥＤＭ、　　ｐｐ。

２４１−２４４参照）を用いたその製法の一例を示す。

１〜ｌ　ＯＸ　１０”ｃｍ−”程度の不純物濃度のｎ形
Ｓｉ基板１の裏面側に、コンタクト用のｎゝ領域１１を
、ＡｓあるいはＰの拡散で設ける。ｎ９領域からのオー
トドーピングを防ぐために、図には示さないが酸化膜及
び窒化膜を裏面に通常は設けておく。

基板１は、不純物濃度及び酸素濃度が均一に制（卸され
たものを用いる。すなわち、キャリアラインタイムがウ
ェハで十分に長くかつ均一な結晶ウェハな用いる。その
様なものとしては例えばＭＣＺ法による結晶が適してい
る。基板１の表面に略々１μｍ程度の酸化膜をウェット
酸化により形成する。すなわち、ＨａＯ雰囲気かあるい
は（８ｍ＋０２）雰囲気で酸化する。積層欠陥等を生じ
させずに良好な酸化膜を得るには、９００℃程度の温度
での高圧酸化が適している。

その上に、たとえば２〜４μｍ程度の厚さの５ｉｎｓ膜
をＣＶＤで堆積する＊　　（Ｎ　＊”Ｓ　ｉ　Ｈ４＋Ｏ
１）ガス系で３００〜５００℃程度の温度で所望の厚さ
の５ｉｎｓ膜を堆積する。０２／ＳｉＨ４のモル比は温
度にもよるが４〜４０程度に設定する。フォトリソグラ
フィ工程により、セル間の分離領域となる部分の酸化膜
を残して他の領域の酸化膜は、（ＣＦａ　＋Ｈｚ　）＝
　ＣＩ　Ｆ４　。

ＣＨｉＦｘ等のガスを用いたりアクティブイオンエツチ
ングで除去する（第１８図の工程（ａ））、例えば、１
０Ｘ　１０１．Ｌｍ”に１画素を設ける場合には、１０
μｍピッチのメツシュ状に５ｉｎｓ膜を残す。５ｉＯ＝
）ＩＩの幅はたとえば２μｍ程度に選ばれる。リアクテ
ィブイオンエツチングによる表面のダメージ層及び汚染
層を、Ａｒ／ｃｘ、ガス系プラズマエツチングかウェッ
トエツチングによって除去した後、超高真空中における
蒸着かもしくは、ロードロック形式で十分に雰囲気が清
浄になされたスパッタ、あるいは、Ｓ　ｚ　Ｈａガスに
ＣＯ２レーザ光線を照射する減圧光ＣＶＤで、アモルフ
ァスシリコン３０１を堆積する（第１８図の工程（ｂ）
）、ＣＢｒＦ５　、ＣＣ１，Ｆａ、Ｃｌ　ｘ等のガスを
用いたりアクティブイオンエツチングによる異方性エッ
チにより５ｉＯ＝１１１側面に堆積している以外のアモ
ルファスシリコンを除去する（第１８図の工程（ｃ））
　、前と同様に、ダメージ層と汚染層を十分除去した後
、シリコン基板表面を十分清浄に洗浄し、（Ｈ２＋Ｓ　
Ｉ　Ｈ＊　＋Ｃ１２＋ＨＣ１）ガス系によりシリコン層
の選択成長を行なう。数１０Ｔｏｒｒの減圧状態で成長
は行ない、基板温度は９００〜１０００℃、ＨＣＩのモ
ル比をある程度以上高い値に設定する。ＨＣＩの量が少
なすぎると選択成長は起こらない。シリコン基板上には
シリコン結晶層が成長するが、５ｉＯｉｌ上のシリコン
はＨＣＬによってエツチングされてしまうため、５ｉＯ
ｚ層上にはシリコンは堆積しない（第１８図（ｄ））。

ｎ゛層５厚さは例えば３〜５μｍ程度である。

不純物濃度は好ましくは１０１２〜１０”ｃｍ″３程度
に設定する。もちろん、この範囲をずれてもよいが、ｐ
ｎ−接合の拡散電位で完全に空乏化するかもしくはコレ
クタに動作電圧を印加した状態では、少なくともｎ”領
域が完全に空乏化するような不純物濃度および厚さに選
ぶのが望ましい。

通常入手できるＨＣＩガスには大量の水分が含まれてい
るため、シリコン基板表面で常に酸化膜が形成されると
いうようなことになって、制酸高品質のエピタキシャル
成長は望めない。水分の多いＨＣｌは、ボンベに入って
いる状態でボンベの材料と反応し鉄分を中心とする重金
属を大量に含むことになって、重金属汚染の多いエピタ
キシャル層になり易い。光センサセルに使用するエピタ
キシャル層は、暗電流成分が少ない程望ましいわけであ
るから、重金属による汚染は極限まで抑える必要がある
。５ｉＨａＣＬｚに超高純度の材料を（重用することは
もちろんであるが、ＨＣＩには特に水分の少ない、望ま
しくは少なくとも水分含有量が０．５ｐｐｍ以下のもの
を使用する。もちろん、水分含有量は少ない程よい。エ
ピタキシャル成長層をさらに高品質にするには、基板を
まず１１５０〜１２５０℃程度の高温処理で表面近傍か
ら酸素を除去して、その後８００℃程度の長時間熱処理
により基板内部にマイクロディフェクトを多数発生させ
、デヌーデットゾーンを有するインドリシックゲッタリ
ングの行える基板にしておくこともきわめて有効である
。分離領域としての５ｉＯｚ層４が存在した状態でのエ
ピタキシやル成長を行なうわけであるから、ＳｉＯ□か
らの酸素のとり込みを少なくするため、成長温度は低い
ほど望ましい。通常よく使われる高周波加熱法では、カ
ーボンサセプタからの汚染が多くて、より一層の低温化
は難しい。反応室内にカーボンサセプタなど持込まない
ランプ加熱によるウェハ直接加熱法が成長雰囲気をもっ
ともクリーンにできて、高品質エピタキシャル層を低温
で成長させられる。

反応室におけるウェハ支持具は、より蒸気圧の低い超高
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流量のガスが流れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発生しないランプ加熱によるウェハ直接加
熱法は、高品質エピタキシャル層を得るのに適している
。成長時にウェハ表面への紫外線照射は、エピタキシャ
ル層の品質をさらに向上させる。

分離領域４となる５ｉＯｉ層の側壁にはアモルファスシ
リコンが堆積している（第１８図の工程（Ｃ））。アモ
ルファスシリコンは固相成長で単結晶化し易いため、５
ｉＯｚ分離領域４との界面近傍の結晶が非常に優れたも
のになる。高抵抗ｎ−一層を選択エピタキシャル成長に
より形成した後（第１８図の工程（ｄ））、表面濃度１
〜２０　Ｘ　Ｉ　Ｏ１６ｃｍ−”程度のＰ領域６を、ド
ープトオキサイドからの拡散か、あるいは低ドーズのイ
オン注入層をソースとした拡散により所定の深さまで形
成する。ｐ領域６の深さはたとえば０．６〜１μｍ程度
である。

ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度を上げようとすれば、ｐ領域６の不純物濃度
を下げてＣｂｅを小さくすることが望ましい。Ｃｂｅは
略々次のように与えられる。

ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、 で与えられる。ここで、εはシリコン結晶の誘電率、Ｎ
ｏはエミッタの不純物濃度、ＮＡはベースのエミッタに
隣接する部分の不純物密度、ｎｌは真性キャリア濃度で
ある。ＮＡを小さくするほどＣｂｅは小さくなって、感
度は上昇するが、ＮＡをあまり小さくしすぎるとベース
領域が動作状態で完全に空乏化してパンチングスルー状
態になってしまうため、あまり低くは出来ない、ベース
領域が完全に空乏化してパンチングスルー状態にならな
い程度に設定する。

その後、シリコン基板表面に（Ｈ２＋Ｏ□）ガス系スチ
ーム酸化により数１０人から数１００人程０の厚さの熱
酸化１ｌ１３を、８００〜９００℃程度の温度で形成す
る。その上に、（Ｓ　Ｉ　Ｈ４＋ＮＨｓ）系ガスのＣＶ
Ｄで窒化膜（Ｓ　ｉ　ｓ　Ｎ４）３０２を５００−１５
００人程度０厚さで形成する。形成温度は７００〜９０
０℃程度である。

Ｎ　Ｈｓガスも、ＨＣＩガスと並んで通常入手できる製
品は、大量に水分を含んでいる。水分の多いＮ　Ｈｓガ
スを原材料に使うと、酸素濃度の多い窒化膜となり、再
現性に乏しくなると同時に、その後の５ｉＯ＝ｔｌｉと
の選択エツチングで選択比が取れないという結果を招（
。ＮＨａガスも、少なくとも水分含有量が０．５ｐｐｍ
以下のものにする。水分含有量は少ない程望ましいこと
はいうまでもない。窒化１ＩＩ３０２の上にさらにＰＳ
Ｇ膜３００ｆ６：’ＣＶＤにより堆積する。ガス系は、
たとえば、（Ｎｓ　＋　Ｓ　ｉ　Ｈ４’＋Ｏ＊　＋　Ｐ
　Ｈｓ　）を用いて、３００〜４５０℃程度の温度で２
０００〜３０００人程度の厚さのＰＳＧ膜をＣＶＤによ
り堆積する（第１８図の工程（ｅ））。２度のマスク合
わせ工程を含むフォトリソグラフィー工程により、ｎ＋
領域７上と、リフレッシュ及び読出しパルス印加電極上
に、Ａｓドープのポリシリコン１１１ｉ　３０４を堆積
する。この場合ｐドープのポリシリコン膜を使ってもよ
い。たとえば、２回のフォトリソグラフィー工程により
、エミッタ上は、ＰＳＧ膿＊　Ｓ　１　ｓ　Ｎ４膜、Ｓ
　ｉ　Ｏ＊膜をすべて除去し、リフレッシュおよび読出
しパルス印加電極を設ける部分には下地のＳ　ｉ　Ｏ＊
膜を残して、ＰＳＧ膜とＳｉｌＮ４ｍのみエツチングす
る。その後、Ａｓドープのポリシリコンを、（Ｎ＠＋Ｓ
　ｉ　Ｈ４＋Ａ　ｓ　Ｈｎ　）もしくは（Ｈｘ＋ＳｉＨ
４＋　Ａ　Ｓ　Ｈｓ　）ガスでＣＶＤ法により堆積する
。

堆積温度は５５０℃〜７００℃程度、膜厚は１０００〜
２００ＯＡである。ノンドープのポリシリコンをＣＶＤ
法で堆積しておいて、その後Ａｓ又はＰを拡散してもも
ちろんよい。エミッタとリフレッシュ及び読出しパルス
印加電極上を除いた他の部分のポリシリコン膜をマスク
合わせフォトリソグラフィー工程の後エツチングで除去
する。さらに、ＰＳＧ膜をエツチングすると、リフトオ
フによりＰＳＧ膜に堆積していたポリシリコンはセルフ
ァライン的に除去されてしまう（第１８図の工程（ｆ）
）。ポリシリコン膜のエツチングはＣａＣ１ｇＦ４、（
ＣＢ　ｒ　Ｆｓ　＋ＣＩ　２）等のガス系で工・ンチン
グし、５ｉｓＮ４１１美はＣＨ＠　Ｆ、等のガスでエツ
チングする。

次に、ＰＳＧＩＩＩ３０５を、すでに述べたようなガス
系のＣＶＤ法で堆積した後、マスク合わせ工程とエツチ
ング工程とにより、リフレッシュパルス及び読出しパル
ス電極用ポリシリコン膜上にコンタクトホールを開ける
。こうした状態で、Ａｌ、Ａｌ−５ｔ、Ａｌ−Ｃｕ−５
ｉ等の金属を真空蒸着もしくはスパッタによって堆積す
るか、あるいは（ＣＨｓ　）　ｓ　Ａ　１やＡ　Ｉ　Ｃ
１ｓを原材料ガスとするプラズマＣＶＤ法、あるいはま
た上記原材料ガスのＡｌ−ＣボンドやＡｌ−Ｃｌボンド
を直接光照射により切断する光照射ＣＶＤ法によりＡｔ
を堆積する。（ＣＨｉ、ＡＬやＡ　Ｉ　Ｃｌ　ｓを原材
料ガスとして上記のようなＣＶＤ法を行なう場合には、
大過剰に水素を流しておく。細くてかつ急峻なコンタク
トホールにＡ１を堆積するには、水分や酸素混入のまっ
たくないクリーン雰囲気の中で３００〜４００℃膜厚に
基板温度を上げたＣＶＤ法が優れている。第６図に示さ
れた金属配線ｌＯのバターニングを終えた後、眉間絶縁
膜３０６をＣＶＤ法で堆積する。

３０６は、前述したＰＳＧＩＩＩＩ、あルイはＣＶＤ法
ＳｉＯ＊膜、あるいは耐水性等を考慮しする必要がある
場合には、（Ｓ　ｉ　Ｈ４＋ＮＨ１）ガス系のプラズマ
ＣＶＤ法によって形成した５１ｍＮ４膜である＊５ｉｓ
Ｎ＋膜中の水素の含有量を低く抑えるためには、（Ｓ　
ｉ　Ｈ４＋Ｎａ　）ガス系でのプラズマＣＶＤ法を使用
する。

プラズマＣＶＤ法によるダメージを現象させ形成された
５ｉｓＮ４唄の電気的耐圧を大きくし、かつリーク電流
を小さくするには光ＣＶＤ法によるＳｉ、Ｎ４ＷＡがす
ぐれている。光ＣＶＤ法には２通りの方法がある。（Ｓ
　ｉ　Ｈ４＋ＮＨａ　＋８ｇ）ガス系で外部から水銀ラ
ンプの２５３７人の紫外線を照射する方法と、（Ｓ　ｉ
　Ｈ４＋ＮＨ）３ガス系に水銀ランプの１８４９Ａの紫
外線を照射する方法である。いずれも基板温度は１５０
〜３５０℃程度である。

マスク合わせ工程及びエツチング工程により、エミッタ
７上のポリシリコンに、絶縁膜３０５゜３０６を貫通し
たコンタクトホールをリアクティブイオンエッチで開け
た後、前述した方法でＡＩ、Ａｌ−５ｉ、Ａｌ−Ｃｕ−
５ｉ等の金属を堆積する。この場合には、コンタクトホ
ールのアスペクト比が大きいので、ＣＶＤ法による堆積
の方がすぐれている。第１図における金属配線８のバタ
ーニングを終えた後、最終パッシベーション膜としての
５ｉａＮ４膜あるいはＰＳＧ膜２をＣＶＤ法により堆積
する（第１８図（ｇ））。

この場合も、光ＣＶＤ法による膜がすぐれている、１２
は裏面のＡｌ、Ａｌ−３Ｌ等による金属電極である。

本発明の充電変換装置の製法には、実に多彩な工程があ
り、第１８図はほんの一例を述べたに過ぎない。

本発明の光電変換装置の重要な点は、ｐ領域６とｎ−領
域５の間及びｐ領域６とｎ４領域７の間のリーク電流を
如何に小さく抑えるかにある。

ｎ〜領域５の品質を良好にして暗電流を少なくすること
はもちろんであるが、酸化膜などよりなる分離領域４と
ｎ−領域５の界面こそが問題である。第１８図では、そ
のために、あらかじめ分離領域４の側壁にアモルファス
Ｓｉを堆積しておいてエピタキシャル成長を行なう方法
を説明した。

この場合には、エピタキシャル成長中に基板ＳＬからの
固相成長でアモルファスＳｉは単結晶化されるわけであ
る。エピタキシャル成長は、８５０℃〜１０００℃程度
と比較的高い温度で行なわれる。そのため、基板Ｓｉか
らの固相成長によりアモルファスＳｉが単結晶化される
前に、アモルファスＳｉ中に微結晶が成長し始めてしま
うことが多く、結晶性を悪くする原因になる。温度が低
い方が、固相成長する速度がアモルファスＳｉ中に微結
晶が成長し始める速度より相対的にずっと大きくなるか
ら、選択エピタキシャル成長を行なう前に、５５０℃〜
７００℃程度の低温処理で、アモルファスＳｉを単結晶
しておくと、界面の特性は改善される。この時、基板Ｓ
ｉとアモルファスＳｉの間に酸化膜等の層があると固相
成長の開始が遅れるため、両者の境界にはそうした層が
含まれないような超高清浄プロセスが必要である。

アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて、フッ
シュランプ加熱あるいは赤外線ランプによる、たとえば
数秒から数１０秒程度のラビッドアニール技術も有効で
ある。こうした技術を使うときには、Ｓ　ｉ　Ｏａ層側
壁に堆積するＳＬは、多結晶でもよい。ただし、非常に
クリーンなプロセスで堆積し、多結晶体の結晶粒界に酸
素、炭素等の含まれない多結晶Ｓｉにしておく必要があ
る。

こうしたＳ　ｉ　Ｏｌ側面のＳＬが単結晶化された後、
Ｓｉの選択成長を行うことになる。

５ｉＯａ分離領域４と高抵抗ｎ−領域５界面のリーク電
流がどうしても問題になる時は、高抵抗ｎ”領域５の５
ｉｎｓ分離領域４に隣接する部分だけ、ｎ形の不純物濃
度を高くしておくとこのリーク電流の問題はさけられる
。たとえば、分離ＳｉＯ２領域４に接触するｎ“領域５
の０．３〜１μｍ程度の厚さの領域だけ、たとえば１〜
１０Ｘ　１０”ｃｍ−”程度にｎ形の不純物濃度を高く
するのである。この構成は比較的容易に形成できる。基
板ｌ上に略々１μｍ程度熱酸化膜を形成した後、その上
にＣＶＤ法で堆積する。Ｓｉ０ｇ膜をまず所要の厚さだ
け、所定の量のＰを含んだ５ｉＯａ膜にしておく。さら
にその上に５ｉＯＩＩをＣＶＤ法で堆積するということ
で分離領域４を作っておく。その後の高温プロセスで分
離領域４中にサンドイッチ状に存在する燐を含んだ５ｉ
Ｏａｌｌｌから、燐が高抵抗ｎ−領域５中に拡散して、
界面がもっとも不純物濃度が高いという良好な不純物分
布を作る。

すなわち、第１９図のような構造に構成するわけである
。分離領域４が、３１’！構造に構成されていて、３０
８は熱酸化膜ＳｉＯ，，３０９は燐を含んだＣＶＤ法Ｓ
ｉＯ２膜、３０１はＣＶＤ法Ｓ　ｉ　Ｏ＊膜である。分
離領域４に隣接して、ｎ領域５中との間に、ｎ領域３０
７が、燐を含んだ５ｉＯ＝膜３０９からの拡散で形成さ
れる。

３０７はセル周辺全部に形成されている。この構造にす
ると、ベース・コレクタ間容量Ｃｂｃは大きくなるが、
ベース・コレクタ間リーク電流は激減する。

第１８図では、あらかじめ分離用絶縁領域４を作ってお
いて、選択エピタキシャル成長を行なう例について説明
したが、基板上に必要な高抵抗ｎ−層のエピキシャル成
長をしておいてから、分！ｉｏ！領域となるべき部分を
リアクティブイオンエツチングによりメツシュ状に切り
込んで分離領域を形成する、Ｕグループ分離技術（Ａ、
Ｈａｙａｓａｋａｅｔ　ａｌ、　”　Ｕ　−ｇｒｏｏｖ
ｅ　１ｓｏｌａｔｉｏｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒ
ｈｉｇｈ　５ｐｅｅｄ　ｂｉｐｏｌａｒ　ＶＬＳＩ　’
　　Ｓ″　、Ｔｅｃｈ、　　Ｄｉｇ、　　ｏｆＩＥＤＭ
、　Ｐ、６２．１９８２．参照）を使って行なうことも
出来る。

本発明に係る光電変換装置は、絶縁物より構成される分
離領域に取り囲まれた領域に、その大部分の領域が半導
体ウェハ表面に隣接するベース領域が浮遊状態になされ
たバイポーラトランジスタを形成し、浮遊状態になされ
たベース領域の電位を薄い絶縁層を介して前記ベース領
域の一部に設けた電極により制御することによって、光
情報な光電変換する装置である。高不純物濃度領域より
なるエミッタ領域が、ベース領域の一部に設けられてお
り、このエミッタは水平スキャンパルスにより動作する
ＭＯＳ）ランジスタに接続されている。前述した、浮遊
ベース領域の一部に薄い絶縁層を介して設けられた電極
は、水平ラインに接続されている。ウヱハ内部に、設け
られるコレクタは、基板で構成されることもあるし、目
的によっては反対導電型高抵抗基板に、各水平ラインご
とに分離された高濃度不純物理込み領域で構成される場
合もある。絶縁層を介して設けられた電極で、浮遊ベー
ス領域のリフレッシュを行なう時のパルス電圧に対して
、信号を読出す時の印加パルス電圧は実質的に大きい。

実際に、２種類の電圧を待つパルス列を用いてもよいし
、ダブルキャパシタ構造で説明したように、リフレッシ
＾用ＭＯＳキャパシタ電極の容量Ｃｏｎ　　にくらべて
読出し用ＭＯＳキャパシタ電極の容量Ｃ０、を大きくし
ておいてもよい。リフレッシュパルス印加により、逆バ
イアス状態になされた浮遊ベース領域に光励起されたキ
ャリアを蓄積して光信号に基づいた信号を記憶させ、該
信号読出し時には、ベース・エミッタ間が順方向に深く
バイアスされるように読出し用パルス電圧を印加して、
高速度で信号を読出せるようにしたことが特徴である。

こうした特徴を備えていれば、本発明の光電変換装置は
いかなる構造で実現してもよく、前記の実施例に述べら
れた構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では、領域はｎ型にな
る。すなわち、ベースを構成する不純物はＡｓやＰにな
る＠ＡＳやＰを含む領域の表面を酸化すると、ＡｓやＰ
はＳ　ｉ　／　Ｓ　ｉ　Ｏ□界面のＳｉ側にパイルアッ
プする。すなわち、ベース内部に表面から内部に向う強
いドリフト電界が生じて、光励起されたホールはただち
にベースからコレクタ側に抜け、ベースにはエレクトロ
ンが効率よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物はボロン
である。ボロンを含むｐ領域表面を熱酸化すると、ボロ
ンは酸化膜中に取り込まれるため、Ｓ　ｉ　／　Ｓ　ｉ
　Ｏ＊界面近傍のＳｉ中におけるボロン濃度はやや内部
のボロン濃度より低くなる。

この深さは、酸化膜厚にもよるが、通常数１００人であ
る。この界面近傍には、エレクトロンに対する逆ドリフ
ト電界が生じ、この領域に光励起されたエレクトロンは
、表面に集められる傾向にある。このままだと、この逆
ドリフト電界を生じている領域は不感領域になるが、表
面に沿った一部にｎ°領領域、本発明の光電変換装置で
は存在しているため、ｐ　６ｉ域のＳ　ｉ　／　Ｓ　ｉ
　Ｏ−界面に集まったエレクトロンは、このｎ４領域に
再結合される前に流れ込む。そのために、たとえばボロ
ンがＳｉ　／　Ｓ　ｉ　Ｏｘ界面近傍で減少していて２
逆ドリフト電界が生じるような領域が存在しても、はと
んど不感領域にはならない。むしろ、こうした領域がＳ
ｉ／５ｉＯａ界面に存在すると、蓄積されたホールをＳ
　ｉ　／　Ｓ　ｉ　Ｏ□界面から引き離して内部に存在
させるようにするために、ホールが界面で消滅する効果
が無くなり、ｐ層のベースにおけるホール蓄積効果が良
好となり、きわめて望ましい。

なお、本発明に係る光電変換装置は以上述べた固体撮像
装置の外に、たとえば、画像入力装置、ファクシミリ、
ワークスティジョン、デジタル複写機、ワープロ等の画
像入力装置、ＯＣＲ，バーコード読取り装置、カメラ、
ビデオカメラ、８ミリカメラ等のオートフォーカス用の
光電変換被写体検出装置等にも応用できる。

以上説明してきたように本発明の光電変換装置は、浮遊
状態になされた制御電極領域であるベース領域に光によ
り励起されたキャリアを蓄積するものである。すなわち
、Ｂａ５ｅ　　ＳｔｏｒｅＩｍａｇｅ　　５ｅｎｓｏｒ
と呼ばれるべき装置であり、ＢＡＳ　Ｉ　Ｓと略称する
。

本発明の光電変換装置は、１個のトランジスタで１画素
を構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミアが少なく、かつ高
感度である、そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低録音でかつ周辺回路が容易になるとい
う特徴を有している。例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

［発明の効果］ 本発明によれば、制御電極領域と主電極領域との接合を
順方向にバイアスして蓄積電荷を消滅させるので高速動
作で残像や固定パターンノイズを極めて少なくすること
ができる。

更には、いかなる光量の光が照射された時でも、残像や
ノイズやセル毎の出力のばらつきがほとんど問題となら
ず、且つより一層優れた高速リフレッシュができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る光センサセルを示し、（
ａ）は断面図、（ｂ）はその等他回路図、（Ｃ）はポテ
ンシャル分布図である。 第２図は光センサセルの他の変形例の主要構造を示す断
面図である。 第３図は本発明に係る光電変換装置の一構成例の回路図
である。 第４図から第９図までは、本発明に係る光センサセルの
主要構造及び基本動作を説明するための図である。第４
図は読出し動作時の等他回路図、第５図はリフレッシュ
動作時の等他回路図、第６図（ａ）は平面図、（ｂ）は
断面図、（ｃ）は等他回路図であり、第７図は読出し時
間と読出し電圧との関係を示すグラフ、第８図（ａ）は
蓄積電圧と読出し時間との関係を、第８図（ｂ）はバイ
アス電圧と読出し時間との関係をそれぞれ示すグラフ、
第９図（ａ）〜（Ｃ）はリフレッシュ時間とベース電位
との関係を示すグラフである。 第１０図から第１２図までは、第３図の光電変換装置の
説明図であり、第１０図（ａ）はパルスタイミング図、
第１０図（ｂ）は各動作時に電位分布を示すグラフであ
る。第１１図は出力信号に関係する等他回路図、第１２
図は導通した瞬間からの出力電圧を時間との関係で示す
グラフである。 第１３．１４及び第１５図は他の光電変換装置を示す回
路図である。 第１６図は本発明の変形例の主要構造を説明するための
平面図である。 第１７図は第１６図に示す光センサセルにより構成した
光電変換装置の回路構成図である。 第１８図及び１９図は本発明の光電変換装置の一製造方
法例を示すための断面図である。 １・・・シリコン基板、２・・・ＰＳＧ膜、３・・・絶
縁酸化膜、４・・・素子分離領域、５・・・ｎ−領域（
コレクタ領域）、６・・・ｐ領域（ベース領域）、７．
７’・・・ｎ′領領域エミッタ領域）、８・・・配線、
９・・・電極、１０・・・配線、１１・・・ｎ′″領域
、１２・・・電極、１３・・・コンデンサ、１４・・・
バイポーラトランジスタ、１５．１７・・・接合容量、
１６．１８・・・ダイオード、１９．１９’　・・・コ
ンタクト部、２０・・・光、２８・・・垂直ライン、３
０・・・光センサセル、３１・・・水平ライン、３２・
・・垂直シフトレジスタ、３３．３５・・・ＭＯＳトラ
ンジスタ、３６．３７・・・端子、３８・・・垂直ライ
ン、３９・・・水平シフトレジスタ、４０・・・ＭＯＳ
トランジスタ、４１・・・出力ライン、４２・・・ＭＯ
８Ｉ−ランジスタ、４３・・・端子、４４・・・トラン
ジスタ、４５・・・負荷抵抗、４６・・・端子、４７・
・・端子、４８・・・ＭＯＳトランジスタ、４９・・・
端子、６１．６２．６３・・・区間、６４・・・コレク
タ電位、６７・・・波形、８０．８１・・・容量、８２
．８３・・・抵抗、８４・・・電流源、１００゜１０１
．１０２・・・水平シフトレジスタ、１１１゜１１２・
・・出力ライン、１３８・・・垂直ライン、１４０・・
・ＭＯＳトランジスタ、１４８・・・ＭＯＳトランジス
タ、１５０，１５０′・・・ＭＯＳコンデンサ、１５２
，１６２′・・・光センサセル、２０２゜２０３．２０
５・・・ベース電位、２２０・・・埋込ｐゝ領領域２２
２，２２５・・・配線、２５１・・・ｐ０領域、２５２
・・・ｎ”領域、２５３・・・配線、３００・・・アモ
ルファスシリコン、３０２・・・窒化膜、３０３・・・
ＰＳＧ膜、３０４・・・ポリシリコン、３０５・・・Ｐ
ＳＧＩＩＩ、３０６・・・層間絶縁膜。

Claims (1)

【特許請求の範囲】
1. （１）第一導電型の半導体からなる制御電極領域と、前
   記第一導電型とは異なる第二導電型の半導体からなる第
   一及び第二の主電極領域と、 を有し、光エネルギーを受けることにより生成されるキ
   ャリアを前記制御電極領域に蓄積可能なトランジスタを
   具備し、 蓄積されたキャリアに基づく信号を前記第一の主電極領
   域より出力する光トランジスタのリフレッシュ方法にお
   いて、 前記制御電極領域にキャリアを注入することによるキャ
   リア注入動作と、 前記キャリア注入動作に続く、前記制御電極領域と前記
   主電極領域との接合部を順方向バイアスすることによる
   キャリアを除く動作と、 を含むリフレッシュ動作を行うことを特徴とする光トラ
   ンジスタのリフレッシュ方法。