JPH0340467A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換装置に係り、特に光入射により発生
したキャリアを蓄積し、蓄積されたキャリアに基づいて
信号を読み出す光電変換装置に関する。

［従来の技術］ 近年、光電変換装置殊に、固体撮像装置に関する研究が
、半導体技術の進展と共に積極的に行われ、一部では実
用化され始めている。

これらの固体撮像装置は、大きく分けるとＣＣＤ型とＭ
ＯＳ型の２つに分類される。ＣＣＤ型撮像装置は、ＭＯ
Ｓキャパシタ電極下にポテンシャルの井戸を形成し、光
の入射により発生した電荷をこの井戸に蓄積し、読出し
時には、これらのポテンシャルの井戸を、電極にかけろ
パルスにより順次動かして、蓄積された電荷を出力アン
プ部まで転送して読出すという原理を用いている。

またＣＣＤ型撮像装置の中には、受光部はｐｎ接合ダイ
オード構造を使い、転送部はＣＯＤ構造で行うというタ
イプのものもある。また一方、ＭＯＳ型撮像装置は、受
光部を構成するｐｎ接合よりなるフォトダイオードの夫
々に光の入射により発生した電荷を蓄積し、読出し時に
は、それぞれのフォトダイオードに接続されたＭＯＳス
イッチングトランジスタを順次オンすることにより蓄積
された電荷を出力アンプ部に読出すという原理を用いて
いる。

ＣＣＤ型撮像装置は、比較的簡単な構造をもち、また、
発生し得る雑音からみても、最終段におけるフローティ
ング・デイフュージョンよりなる電荷検出器の容量値だ
けがランダム雑音に寄与するので、比較的低雑音の撮像
装置であり、低照度・撮影が可能である。ただし、ＣＣ
Ｄ型撮像装置を作るプロセス的制約から、出力アンプと
してＭＯＳ型アンプがオンチップ化されるため、シリコ
ンと、５ｉＯｉ膜との界面から画像上、目につきやすい
、１／ｆ雑音が発生する。従って、低雑音とはいいなが
ら、その性能に限界が存在している。また、高解像度化
を図るためにセル数を増加させて高密度化すると、一つ
のポテンシャル井戸に蓄積できる最大の電荷量が減少し
、ダイナミックレンジがとれなくなるので、今後、固体
撮像装置が高解像度化されていく上で大きな問題となる
。また、ＣＣＤ型の撮像装置は、ポテンシャルの井戸を
順次動かしながら蓄積電荷を転送していくわけであるか
ら、セルの一つに欠陥が存在してもそこで電荷転送がス
トップしたり、あるいは、極端に悪くなってしまい、製
造歩留りが上がらないという欠点も有している。

これに対してＭＯＳ型撮像装置は、構造的にはＣＣＤ型
撮像装置、特にフレーム転送型の装置に比較して少し複
雑ではあるが、蓄積容量を大きくし得る様に構成でき、
ダイナミックレンジを広くとれるという優位性をもつ。

また、たとえセルの１つに欠陥が存在しても、Ｘ−Ｙア
ドレス方式のためその欠陥による他のセルへの影響がな
く、製造歩留り的には有利である。しかしながら、この
ＭＯＳ型撮像装置では、信号読出し時に各フォトダイオ
ードに配線容量が接続されるため、きわめて大きな信号
電圧ドロップが発生し、出力電圧が下がってしまうこと
、配線容量が大きく、これによるランダム雑音の発生が
大きいこと、また各フォトダイオードおよび水平スキャ
ン用のＭＯＳスイッチングトランジスタの寄生容量のば
らつきによる固定パターン雑音の混入等があり、ＣＣＤ
型撮像装置に比較して低照度撮影はむずかしいこと等の
欠点を有している。

また、将来の撮像装置の高解像度化においては各セルの
サイズが縮小され、蓄積電荷が減少していく。これに対
しチップサイズから決まってくる配線容量は、たとえ線
幅を細くしてもあまり下がらない。このため、ＭＯＳ型
撮像装置は、ますますＳ／Ｎ的に不利になる。

ＣＣＤ型およびＭＯＳ型撮像装置は、以上の様な一長一
短を有しながらも次第に実用化レベルに近すいてきては
いる。しかし、さらに将来必要とされる高解像度化を進
めていくうえで本質的に大きな問題を有しているといえ
る。

これに対して、固体撮像装置に関し、特開昭５６−１５
０８７８号公報“半導体撮像装置”特開昭５６−１５７
０７３号公報“半導体撮像装置°°、特開昭５６−１６
５４７３号公報“半導体撮像装置”に新しい方式が提案
されている。ＣＣＤ型、ＭＯＳ型の撮像装置が、光入射
により発生した電荷を主電極（例えばＭＯＳトランジス
タのソース）に蓄積するのに対して、ここで提案されて
いる方式は、光入射により発生した電荷を、制御電極（
例えばバイポーラ・トランジスタのベース、５ＩＴ（静
電誘導トランジスタ）あるいはＭＯＳトランジスタのゲ
ート）に蓄積し、光により発生した電荷により、流れる
電流をコントロールするという新しい考え方にもとずく
ものである。

すなわち、ＣＣＤ型、ＭＯＳ型が、蓄積された電荷その
ものを外部へ読出してくるのに対して、ここで提案され
ている方式は、各セルの増幅機能により電荷増幅してか
ら蓄積された電荷を読出すわけであり、また見方を変え
るとインピーダンス変換により低インピーダンス出力と
して読出すゎけである。従って、ここで提案されている
方式は、高出力、広ダイナミツクレンジ、低雑音であり
、かつ、光信号により励起されたキャリア（電荷）は制
御電極に蓄積することから、非破壊読出しができる等の
いくつかのメリットを有している。さらに将来の高解像
度化に対しても可能性を有する方式であるといえる。

［発明が解決しようとする技術課題Ｊ しかしながら、この方式は、基本的にＸ−Ｙアドレス方
式であり、上記公報に記載されている素子構造は、従来
のＭＯＳ型撮像装置の各セルにバイポーラトランジスタ
、ＳＩＴトランジスタ等の増幅素子を複合化したものを
基本構成としている。そのため、比較的複雑な構造をし
ており、高解・像化の可能性を有しながらも、そのまま
では高解像化には限界が存在する。

また以下に述べる点においても限界が存在している。上
記特開昭５６−１５０８７８号公報、特開昭５６−１５
７０７３号公報、特開昭５６−１６５４７３号公報及び
ｒ　ＳＩＴ　（Ｓｔａｔｉｃ　Ｉｎｊｅｃｔｉｏｎ　Ｔ
ｒａｎｓｉｓｔｏｒ）イメージセンサへの応用、テレビ
ジョン学会技術報告（以下ＴＶ学会誌と称する）」は、
本願発明の発明者の内−人が係った従来技術の一代表例
を示すものである。

特開昭５６−１５０８７８号公報、特開昭５６−１５７
０７３　号公報には、Ｎ”　　Ｐ”　　Ｉ（又はＰ−、
Ｎ−）、Ｎ◆領領域らなるフック構造のＰ１領域に電荷
を蓄積し、接地電位との間でキャパシタを形成している
Ｎ０領域の電位をスイッチングトランジスタで読み出す
方式の構成が記載されている。

しかしながら、読み出し後のリセット動作においてＰ１
領域を接地するだけである為、目につくような残像が多
く発生し、また固定パターンノイズも大きい、これは、
製造プロセスによりＰ゛領域接続されたスイッチの寄生
容量にばらつきが生じる為、リセットするとはいえリセ
ットパルスを除去した後にそのパルスの影響でＰ０領域
が振られるので正の電位にばらつきが生じてしまうから
である。また、出力側ラインがリセットされない為にそ
の部分で残留電位が残像として表れるからでもある。

一方、特開昭５６−１６５４７３号公報番こ（よ、Ｎ◆
領領域浮遊状態のＰ０領域、高抵抗領域及び）＜）レス
電圧が印加される透明電極に接続されたＮ＋領領域で構
成される、Ｎ“　Ｐ◆　　工　（又はＰ−Ｎｌ、Ｎ”領
域のフック構造が示されている。

そして浮遊状態のＮ０領域は同時に読み出し用トランジ
スタの主電極領域の一つとなっており、読み出し動作時
にはトランジスタがオンして正に帯電したＮ３領域へ電
子が流入してその電圧変化を信号として読み出しを行う
。しかしながら、読み出し後のリセット動作において出
力回路とは反対側の透明電極側のＮ＋領領域Ｏか僅かに
負電位にセットするだけであるために目につくような残
像が多く発生してしまう。また高速リフレッシュもでき
ない。なぜならば、製造プロセスによりフック構造の寄
生容量にばらつきが生じる為、リセットするとはいえ、
そのリセットパルスを除去した後はＮ＋領領域正電位が
印加される為に、Ｐ・領域が振られるので正の電位にば
らつきが生じてしまうからである。また、出力側ライン
がリセットされない為にその部分で残留電位が残像とし
て表われるからでもある。

そして、ＴＶ学会誌には、ゲート蓄積型ホトセルとベー
ス蓄積型ホトセルとが示されている。このうちゲート蓄
積型ホトセルは、ゲートを浮遊状態として絶縁膜を介し
たリフレッシュ線を介してゲート領域を予め所定の電圧
に逆バイアスし、ソース接地抵抗負荷の出力回路に読み
出す構成である。しかしながら、この構成では、リセッ
ト動作においては、読み出し側のリセット動作がない為
に残像が多く発生してしまう。またゲート電位を固定し
ていない為に、プロセス上ばらつきを持つリセット直前
のゲート電位（初期ゲート電位）のばらつきにより最終
的にリセットされるゲート電位がばらつくからである。

一方、ベース蓄積型ホトセルは、Ｎ”　　Ｐ”Ｎ−１Ｎ
＋ホトトランジスタ構造を有しており、浮遊状態とされ
たベース（Ｐ”）、パルス的に電圧が印加されるコレク
タ（Ｎ゛）と、容量とスイツチングＭＯＳＦＥＴとを含
むエミッタホロアの出力回路が接続されたエミッタ（Ｎ
ｏ）と、で構成されている。しかしながら、この構成で
は、リフレッシュにおいてもエミッタを接地するだけで
あるので良好なリフレッシュが出来ない。またゲート電
位を固定していない為にプロセス上ばらつきを持つリセ
ット直前のベース電位（初期ベース電位）のばらつきに
依存して最終的に到達するベース電位がばらつくからで
ある。

また、以上の従来技術とは別に、米国特許第３．６２４
，４２８号明細書や特公昭５０−３８５３１号公報には
ベースに絶縁層を介して電極を設けたトランジスタにエ
ミッタ接地抵抗負荷の出力回路を接続し、ベースを逆バ
イアスにして蓄積動作を行い、該エミッタ接地抵抗負荷
の出力回路で電流読み出しを行う構成が示されている。

しかし新註、破壊型センサの電流読み出しである為に直
線性、残像特性が悪い。

［発明の目的］ 本発明の目的は、各セルに増幅機能を有するもきわめて
簡単な構造であり、将来の高解像度化にも十分対処しつ
る新しい光電変換装置を提供することにある。

本発明の別の目的は、直線性の良好な高速読み出しを行
っても残像や固定パターンノイズがほとんど問題となら
ないような優れた光電変換装置を提供することにある。

更に本発明の他の目的は、直線性の良好な高速読み出し
を行っても残像や固定パターンノイズがほとんど問題と
ならず、且つ高速リフレッシュのできる光電変換装置を
提供することにある。

更に本発明の他の目的は、いかなる光量の光が照射され
た時でも、残像やノイズやセル毎の出力のばらつきがほ
とんど問題とならず、且つより一層の高速リフレッシュ
のできる光電変換装置を提供することにある。

かかる目的は、第一導電型の半導体からなる制御電極領
域と、前記第一導電型とは異なる第二導電型の半導体か
らなる第一及び第二の主電極領域と、を有し、光エネル
ギーを受けることにより生成されるキャリアを前記制御
電極領域に蓄積可能なトランジスタと、 前記第一の主電極領域を第一の基準電圧源に対して電気
的に接続し前記制御電極領域に蓄積されたキャリアを除
く為の第一スイッチ手段と、前記制御電極領域を第二の
基準電圧源に対して電気的に接続する為の第二スイッチ
手段と、を具備することを特徴とする光電変換装置によ
り達成される。

［作　用］ 本発明によれば、リフレッシュの動作時に制御電極領域
の電位と主電極領域の電位とを独立的に制御することが
できる。

読み出し時には、制御電極領域と出力回路に接続された
主電極領域との間の接合が順方向にバイアスされる。こ
うして非破壊モードで極めて短い時間で積分された出力
電圧が得られ、照射された光に対して直線性の良い出力
信号を得ることができる。

また、リフレッシュ時には、出力回路に接続された主電
極領域よりリフレッシュができるので出力ラインのリセ
ットも同時にできることになる。

加えて、制御電極領域にキャリアを注入したり、その電
位を直接固定したりする制御電極領域の電位設定の為の
リセットと主電極領域のリセットとを組み合わせている
ので、主電極領域のリセットによる制御電極領域のリセ
ット直後の電位が、ばらつきを持ちやすい制御電極領域
の初期電位に依存しなくなるのでリフレッシュ動作をよ
り良好なものにできるのである。

［実施例］ 本発明による好適な実施態様例の概略を以下に説明する
。

まず、第３図及び第４図を参照すると、第３図の符号３
０で示されるようなトランジスタを含む光電変換セルの
第１の主電極領域（エミッタ）には出力回路が接続され
ている。この出力回路は垂直ライン３８．３８’　、３
８″、水平シフトレジスタ３９、ＭＯＳトランジスタ４
０．４０’４０″、出力ライン４１％ＭＯＳトランジス
タ４２、出力トランジスタ４４、負荷抵抗４５等で構成
され、垂直ライン３８．３８’　、３８″は各々容量負
荷としての第４図の符号２１で示すＣｓのように配線容
量を有している。

また蓄積された電荷に基づき光電変換された信号を読み
出す為の読み出し手段として垂直シフトレジスタ３２、
バッファＭＯＳトランジスタ３３．３３’　、３３″、
端子３４、水平ライン３１．３１’　、３１″が設けら
れた回路構成を採っている。

蓄積動作時には、エミッタは浮遊状態或は接地され、第
２の主電極領域（コレクタ）は正電位にバイアスされる
。また制御電極領域（ベース）はエミッタに対して逆バ
イアス状態にされるが、この時のベース電位を制御する
ことにより飽和電圧を決定できる。こうしてバイアス電
圧を適宜設定すればセル自体にスイッチング作用を持た
せることもできる。

読み出し動作時には、エミッタは浮遊状態にされ、コレ
クタは正電位にバイアスされる制御電極領域は主電極領
域とは独立的に読み出し手段によってその電位が制御さ
れる。ここでベースをエミッタに対して順方向にバイア
スすると良好な直線性を確保しつつ高速読み出しができ
る。この時の動作を第４図を参照して説明する。読み出
し時には浮遊状態にあるエミッタ及び正の電位に保持さ
れているコレクタに対して、独立的に配線１０より正の
電圧■５を印加することで、エミッタ電位に対してベー
ス電位を順方向にバイアスすることにより、エミッタベ
ース接合が順方向に深くバイアスされる。このようにし
て、エミッタ電位がベース電位、即ち光照射により発生
した蓄積電圧に等しくなるまで、電流が流れるのである
が、このときに要する時間は、電圧Ｖｌｌの作用により
、より一層短縮され高速読み出しにおいても、優れた直
線性が確保できるのである。

リフレッシュ動作は以下のとおりである。

エミッタは第１スイッチ手段としてのＭＯＳトランジス
タ４８．４８’　、４８″によりアース記号をもって示
される第１の基準電圧源に接続され接地される。このと
きコレクタは第３の基準電圧源に接続、即ち正電位また
は接地電位にされる。

ここでコレクタが接地される場合を第５図に示しである
。このような状態において第２基準電圧源よりの電圧と
して正電位Ｖ□なる電圧を印加して制御電極領域として
のベースの電位を制御することにより少なくともベース
・エミッタ間が順方向バイアスされてベース領域に蓄積
されたホールが流れ出したり、ベース領域内に電子が流
入したりして蓄積された電荷が消滅する。このような順
バイアスを与える為の順バイアス手段としてはＭＯＳト
ランジスタ４８．４８’　、４８″やバッファＭＯＳト
ランジスタ３５．３５’　、３５″、端子３６．３７等
を設けることで構成される。

またベース電位の制御は、第１図乃至第２図に示される
ような第２スイッチ手段としてのトランジスタによって
行われるとより好ましい。このような構成では第２の基
準電圧源としての配線２２２よりベースにキャリアを注
入してベース電位をＯかわずか正電位にした後エミッタ
を接地して順バイアスリフレッシュを行う。こうしてい
かなる照射光量であっても残像やノイズによる問題がよ
り一層改善される。

以下に本発明の実施例を図面を用いて詳細に説明する。

先ず、本発明の光電変換装置の説明に先立って、本発明
の光電変換装置を構成する光センサセルの基本構造およ
び動作について説明する。

第６図は、本発明に係る光電変換装置を構成する光セン
サセルの基本構造および動作を説明する図である。

第６図（ａ）は、光センサセルの平面図を、第６図（ｂ
）は、第６図（ａ）平面図のＡＡ’部分の断面図を、第
６図（Ｃ）は、それの等価回路をそれぞれ示す。なお、
各部位において第６図（ａ）、（ｂ）、（ｃ）に共通す
るものについては同一の番号をつけている。

第６図では、整列配置方式の平面図を示したが、水平方
向解像度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。

この光センサセルは、第６図（ａ）、（ｂ）に示すごと
く、 リン（Ｐ）、アンチモン（ｓｂ）、ヒ素（Ａｓ）等の不
純物をドープしてｎ型又はｎ”型とされたシリコン基板
１の上に、通常ＰＳＧ膜等で構成されるパシベーション
膜２； シリコン酸化膜（Ｓｉｎｇ）より成る絶縁酸化１莫３　
； となり合う光センサセルとの間を電気的に絶縁ｊるため
の５ｉｎｓあるいは５ｉｓＮ＋等よりなる絶縁膜又はポ
リシリコン膜等で構成される素子分離領域４； エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域５； その上の例えば不純物拡散技術又はイオン注入技術を用
いてボロン（Ｂ）等の不純物をドープしたバイポーラト
ランジスタのベースとなるｐ領域６； 不純物拡散技術、イオン注入技術等で形成されるバイポ
ーラトランジスタのエミッタとなるｎ０領域７； 信号を外部へ読出すための、例えばアルミニウム（Ａｌ
２）、Ａｎ−Ｓｉ、Ａｌ２−Ｃｕ−５ｉ等の導電材料で
形成される配線８； 絶縁膜３を通して、浮遊状態になされたｐ領域６にパル
スを印加するための電極９； それの配線１０； 基板１の裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いｎ０領域１
１； 基板の電位を与える、すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される電極１２；より構成されている。

なお、第６図（ａ）の１９はｎ０領域７と配線８の接続
をとるためのコンタクト部分である。又配線８および配
線１０の交互する部分はいわゆる２層配線となっており
、Ｓ　ｉ　Ｏ’ａ等の絶縁材料で形成される絶縁領域で
、それぞれ互いに絶縁されている。すなわち、金属の２
層配線構造になっている。

第６図（Ｃ）の等価回路のコンデンサＣｏｘ１３は電極
９．絶縁膜３．　ｐ領域６のＭＯＳ構造より構成され、
又バイポーラトランジスタ１４はエミッタとしてのｎ０
領域７、ベースとしてのｐ領域６、不純物濃度の小さい
ｎ−領域５、コレクタとしてのｎ又はｎ゛領域１の各部
分より構成されている。これらの図面から明らかなよう
に、ｐ領域６は浮遊領域になされている。

第６図（ｃ）の第２の等価回路は、バイポーラトランジ
スタ１４をベース・エミッタの接合容量Ｃｂｅ　ｌ　５
、ベース・エミッタのｐｎ接合ダイオードＤｂｅ　１６
、ベース・コレクタの接合容量Ｃｂｃ　１７、ベース・
コレクタのｐｎ接合ダイオードＤｂｃ　１８を用いて表
現したものである。

ここでは、本来等価回路図として、ｐｎ接合ダイオード
Ｄｂｅ　１６及びｐｎ接合ダイオードＤｂｃ　１８と並
列に記されるべき２つの異なる向きの電流源を示す記号
は省略しである。

以下、光センサセルの基本動作を第６図を用いて説明す
る。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。

まず、電荷蓄積動作について説明する。

電荷蓄積動作においては、例えばエミッタは、配線８を
通して接地され、コレクタは配線１２を通して正電位に
バイアスされている。またベースは、あらかじめコンデ
ンサＣｏｘ　ｌ　３に、配線１０を通して正のパルス電
圧を印加することにより負電位、すなわち、エミッタ７
に対して逆バイアス状態にされているものとする。この
Ｃｏｘ１３にパルスを印加してベース６を負電位にバイ
アスする動作については、後にリフレッシュ動作の説明
のとき、くわしく説明する。

この状態において、第６図に示す様に光センサセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。

この内、エレクトロンは、ｎ領域ｌが正電位にバイアス
されているのでｎ領域１側に流れだしていってしまうが
、ホールはｐ領域６にどんどん蓄積されていく。このホ
ールのｐ領域への蓄積によりｐ領域６の電位は次第に正
電位に向かって変化していく。

第６図（ａ）、（ｂ）でも各センサセルの受光面下面は
、はとんどｐ領域で占められており、部ｎ０領域７とな
っている。当然のことながら、光により励起されるエレ
クトロン・ホール対濃度は表面に近い程大きい。このた
めｐ領域６中にも多くのエレクトロン・ホール対が光に
より励起される。ｐ領域中に光励起されたエレクトロン
が再結合することなくｐ領域６からただちに流れ出て、
ｎ領域に吸収されるような構造にしておけば、ｐ領域６
で励起されたホールはそのまま蓄積されて、ｐ領域６を
正電位方向に変化させる。ｐ領域６の不純物濃度が均一
になされている場合には、光で励起されたエレクトロン
は拡散で、ｐ領域６とｎ−領域５とのｐｎ−接合部まで
流れ、その後はｎ−領域に加わっている強い電界による
ドリフトでｎコレクタ領域１に吸収される。もちろん、
ｐ領域６内の電子の走行を拡散だけで行ってもよいわけ
であるが、表面から内部に行くほどｐペースの不純物濃
度が減少するように構成しておけば、この不純物濃度差
により、ベース内に内部から表面に向う電界Ｅｄ、 が発生する。ここで、Ｗａはｐ領域６の光入射側表面か
らの深さ、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電荷、Ｎａｓはｐペース領域６の表面不純物濃度、Ｎ
１はｐ領域６のｎ−高抵抗領域５との界面における不純
物濃度である。

ここで、Ｎ□／ＮＡｌ〉３とすれば、ｐ領域６内の電子
の走行は、拡散よりはドリフトにより行われるようにな
る。すなわち、ｐ領域６内に光により励起されるキャリ
アを信号として有効に動作させるためには、ｐ領域６の
不純物濃度は光入射側表面から内部に向って減少してい
るようになっていることが望ましい。拡散でｐ領域６を
形成すれば、その不純物濃度は光入射側表面にくらべ内
部に行くほど減少している。

センサセルの受光面下の一部は、ｎ０領域７により占ら
れている。ｎ０領域７の深さは、通常０．２〜０．３μ
ｍ程度、あるいはそれ以下に設計されるから、ｎ３領域
７で吸収される光の量は、もともとあまり多くはないの
でそれ程問題はない。ただ、短波長側の光、特に青色光
に対しては、ｎ３領域７の存在は感度低下の原因になる
。

ｎ“領域７の不純物濃度は通常Ｉ　Ｘ　１０”ｃｍ−”
程度あるいはそれ以上に設計される。こうした高濃度に
不純物がドープされたｎ０領域７におけるホールの拡散
距離は０．１５〜０．２μｍ程度である。したがって、
ｎｏ領域７内で光励起されたホールを有効にｐ領域６に
流し込むには、ｎ０領域７も光入射表面から内部に向っ
て不純物濃度が減少する構造になっていることが望まし
い。ｎ０領域７の不純物濃度分布が上記の様になってい
れば、光入射側表面から内部に向う強いドリフト電界が
発生して、ｎ０領域７に光励起されたホールはドリフト
によりただちにｐ領域６に流れ込む。

ｎ０領域７、ｐ領域６の不純物濃度がいずれも光入射側
表面から内部に向って減少するように構成されていれば
、センサセルの光入射側表面側に存在するｎ０領域７、
ｐ領域６において光励起されたキャリアはすべて光信号
として有効に働くのである。Ａｓ又はＰを高濃度にドー
プしたシリコン酸化膜あるいはポリシリコン膜からの不
純物拡散により、このｎ“領域７を形成すると、上記に
述べたような望ましい不純物傾斜をちつｎ０領域を得る
ことが可能である。

最終的には、ホールの蓄積によりベース電位はエミッタ
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリップされることになる。

より厳密に言うと、ベース・エミッタ間が順方向に深く
バイアスされて、ベースに蓄積されたホールがエミッタ
に流出し始める電圧でクリップされる。つまり、この場
合の光センサセルの飽和電位は、最初にｐ領域６を負電
位にバイアスしたときのバイアス電位と接地電位との電
位差で略々与えられるわけである。ｎ″領域７が接地さ
れず、浮遊状態において光入力によって発生した電荷の
蓄積を行う場合には、ｐ領域６はｎ領域１と略々同電位
まで電荷を蓄積することができる。

以上は電荷蓄積動作の定性的な概略説明であるが、以下
に少し具体的かつ定量的に説明する。

この光センサセルの分光感度分布は次式で与えられる。

λ Ｓ　（ん）＝□・ｅｘｐ（−αＸ） １．２４ ｘ（１−ｅｘｐ（−αｙ））　　・Ｔ ［Ａ／ＷＥ 但し、先は光の波長【μｍｌ、αはシリコン結晶中での
光の減衰係数〔μｍ−’］、）（は半導体表面における
、再結合損失を起こし感度に寄与しない“ｄｅａｄ　　
１ａｙｅｒ　　（不感領域）の厚さ〔μｍｌ　　ｙはエ
ピタキシャル層の厚さ〔μｍｌ　、Ｔは透過率すなわち
、入射してくる光量に対して反射等を考慮して有効に半
導体中に入射する光量の割合をそれぞれ示している。こ
の光センサセルの分光感度Ｓ（λ）および放射照度Ｅｅ
（λ）を用いて光電流Ｉｐは次式で計算される。

Ｉｐ−（Ｓ　　（Ｌ）　　・Ｅｅ　　（尤）−ｄλ〔μ
Ａ／ｃｍ”） 但し、放射照度Ｅｅ（λ）（ｇＷ−ｃｍ−”−ｎｍ−’
］は次式で与えられる。

［μＷ　＠ｃｍ−”−ｎｍ−’］ 但しＥｖはセンサの受光面の照度（Ｌｕｘｌ、Ｐ（λ）
はセンサの受光面に入射している光の分光分布、■（λ
）は人間の目の比視感度である。

これらの式を用いると、エビ厚の層４μｍをもつ光セン
サセルでは、Ａ光源（２８５４°Ｋ）で照射され、セン
サ受光面照度が１　［Ｌｕｘｌのとき、約２８０ｎＡ／
ｃｍ−２の光電流が流れ、入射してくるフォトンの数あ
るいは発生するエレクトロン・ホール対の数は１．８Ｘ
ＩＯ”ケ／　ｃ　ｍ　”・ｓｅｃ程度である。

又、この時、光により励起されたホールがベースに蓄積
することにより発生する電位ＶｐはＶｐ＝Ｑ／Ｃで与え
られる。Ｑは蓄積されるホールの電荷量であり、ＣはＣ
ｂｅ　ｌ　５とＣｂｃ１７を加算した接合容量である。

今、ｎ゛領域７の不純物濃度を１０”ｃｍ””ｐ領域６
の不純物濃度を５ＸＩＯ”ｃｍリ　ｎ領域５の不純物濃
度を１０　”ｃ　ｍ−”、ｎ９領域７の面積を１６μｍ
ｌ　　ｐ領域６の面積を６４μｍ２、ｎ−領域５の厚さ
を３μｍにしたときの接合容量は、約０．０１４ｐＦ位
になり、一方、ｐ領域６に蓄積されるホールの個数は、
蓄積時間１　／　６０　ｓ　ｅ　ｃ、有効受光面積、す
なわちｐ領域６の面積から電極８および９の面積を引い
た面積を５６μｍ２程度とすると、１．７Ｘ１０’ケと
なる。従って光入射により発生する電位Ｖｐは１９０ｍ
Ｖ位になる。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷量Ｑが共に減少して
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
Ｖｐはほぼ一定に保たれるということである。これは本
発明における光センサセルが第６図に示すごとく、きわ
めて簡単な構造をしており有効受光面がきわめて大きく
とれる可能性を有しているからである。

インターラインタイプのＣＣＤの場合と比較して本発明
における光電変換装置が有利な理由の一つはここにあり
、高解像度化にともない、インターラインタイプのＣＣ
Ｄ型撮像装置では、転送する電荷量を確保しようとする
と転送部の面積が相対的に大きくなり、このため有効受
光面が減少するので、感度、すなわち光入射による発生
電圧が減少してしまうことになる。また、インターライ
ンタイプのＣＣＤ型撮像装置では、飽和電圧が転送部の
大きさにより制限され、どんどん低下していってしまう
のに対し、本発明における光センサセルでは、先にも書
いた様に、最初にｐ領域６を負電位にバイアスした時の
バイアス電圧により飽和電圧は決まるわけであり、大き
な飽和電圧を確保することができる。

以上の様にしてｐ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクタは正電位Ｖｃｃに保持される。

第４図に等価回路を示す。

ここでも、本来等価回路として、ｐｎ接合ダイオードＤ
ｂｅ　１６及びｐｎ接合ダイオードＤｂｃ１８と並列に
記されるべき２つの異なる向きの電流源を示す記号は省
略しである。

今、光を照射する前に、ベース６を負電位にバイアスし
た時の電位を−ｖＩＩとし、光照射により発生した蓄積
電圧を■、とすると、ベース電位は、−Ｖａ＋Ｖｐなる
電位になっている。この状態で配線１０を通して電極９
に読出し用の正の電圧ＶＩＩを印加すると、この正の電
位ＶＲは酸化膜容量Ｃｏｘ　１３とベース・エミッタ間
接合容量Ｃｂｅ１５、ベース・コレクタ間接合容量Ｃｂ
、　ｃ　７により容量分割され、ベースには電圧 が加算される。従ってベース電位は となる。

ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧ｖＰそのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。

Ｘ　　（ｅｘｐ　　　　（Ｖｐ　　−Ｖａ　）　　−１
）Ｔ 但しＡ、はベース・エミッタ間の接合面積、ｑは単位電
荷量（１，６ＸＩＯ−”クーロン）、Ｄｎはベース中に
おけるエレクトロンの拡散定数、ｎ２．はｐベースのエ
ミッタ端における少数キャリヤとしてのエレクトロン濃
度、Ｗａはベース幅、ＮＡｏはベースのエミッタ単にお
けるアクセプタ濃度、Ｎ　ＡＣはベースのコレクタ端に
おけるアクセプタ濃度、ｋはボルツマン定数、Ｔは絶対
温度、■、はエミッタ電位である。

この電流は、エミッタ電位■、がベース電位、すなわち
ここでは光照射により発生した蓄積電圧Ｖｐに等しくな
るまで流れることは上式から明らかである。この時エミ
ッタ電位Ｖ、の時間的変化は次式で計算される。

但し、ここで配線容量Ｃｓはエミッタに接続されている
配線８のもつ容量２１である。

第７図は、上式を用いて計算したエミッタ電位の時間変
化の一例を示している。

第７図によればエミッタ電位がベース電位に等しくなる
ためには、約１秒位を要することになる。これはエミッ
タ電位■、がｖＰに近くなるとあまり電流が流れなくな
ることに起因しているわけである。したがって、これを
解決する手段は、先に電極９に正電圧ＶＩＩを印加する
ときに、なる条件を設定したが、 この条件の代りに なる条件を入れ、ベース電位をＶ□１．たけ、余分に順
方向にバイアスしてやる方法が考えられる。

この時に流れる電流は次式で与えられる。

×　（ｅＸ　ｐ　　　（Ｖｐ　　＋　Ｖａ＋ａｍ−Ｖ＊
　）−１）Ｔ 第８図（ａ）に、Ｖ　ｍ＋−＝　０　、６　Ｖとした場
合、ある一定時間の後、電極９に印加していたＶ、ｌを
ゼロボルトにもどし、流れる電流を停止させたときの蓄
積電圧ｖＰに対する、読出し電圧すなわちエミッタ電位
の関係を示す、但し、第８図（ａ）では、読出し電圧は
バイアス電圧成分による読出し時間に依存する一定の電
位が必ず加算されてくるがそのゲタ分をさし引いた値を
プロットしている。電極９に印加している正電圧ＶＩＩ
をゼロボルトにもどした時には印加したときとは逆にな
る電圧がベース電位に加算されるので、ベース電位は、
正電圧ＶＩＩを印加する前の状態、すなわち、−Ｖ　ｍ
になり、エミッタに対し逆バイアスされるので電流の流
れが停止するわけである。第８図（ａ）によれば１ｏｏ
ｎｓ程度以上の読出し時間（すなわちＶ。を電極９に印
加している時間）をとれば、蓄積電圧Ｖｐと読出し電圧
は４行程度の範囲にわたって直線性は確保され、高速の
読出しが可能であることを示している。第８図（ａ）で
、４５°の線は読出しに十分の時間をかけた場合の結果
であり、上記の計算例では、配線８の容量Ｃｓを４ｐＦ
としているが、これはＣｂｅ＋Ｃｂｃの接合容量のＯ，
０１４ｐＦと比較して約３００倍も大きいにもかかわら
ず、ｐ領域６に発生した蓄積電圧Ｖｐが何らの減衰も受
けず、かつ、バイアス電圧の効果により、きわめて高速
に読出されていることを第８図（ａ）は示している。こ
れは上記構成に係る光センサセルのもつ増幅機能、すな
わち電荷増幅機能が有効に働らいているからである。

これに対して従来のＭＯＳ型撮像装置では、蓄積電圧ｖ
Ｐは、このような読出し過程において配線容量Ｃｓの影
響でＣｊ・■Ｐ／（Ｃｊ＋Ｃ３）（但しＣｊはＭＯＳ型
撮像装置の受光部のｐｎ接合容量）となり、２桁位読出
し電圧値が下がってしまうという欠点を有していた。こ
のためＭＯＳ型撮像装置では、外部へ読出すためのスイ
ッチングＭＯＳトランジスタの寄生容量のばらつきによ
る固定パターン雑音、あるいは配線容量すなわち出力容
量が大きいことにより発生するランダム雑音が大きく、
Ｓ／Ｎ比がとれないという問題があったが、第６図（ａ
）、（ｂ）、（ｃ）で示す構成の光センサセルでは、ｐ
領域６に発生した蓄積電圧そのものが外部に読出される
わけであり、この電圧はかなり大きいため固定パターン
雑音、出力容量に起因するランダム雑音が相対的に小さ
くなり、きわめてＳ／Ｎ比の良い信号を得ることが可能
である。

先に、バイアス電圧Ｖ□□を０．６Ｖに設定したとき、
４行程度の直線性がｘｏｏｎｓｅｃ程度の高速読出し時
間で得られることを示したが、この直線性および読出し
時間とバイアス電圧Ｖ　ＩＩ　ｌ　ｍ　ｇの関係を計算
した結果をさらにくわしく、第８図（ｂ）に示す。

第８図（ｂ）において、横軸はバイアス電圧Ｖ、□であ
り、また、縦軸は読出し時間をとっている。またパラメ
ータは、蓄積電圧が１ｍＶのときに、読出し電圧が１ｍ
Ｖの８０％、９０％。

９５％、９８％になるまでの時間依存性を示している。

第８図（ａ）に示される様に、蓄積電圧１ｍＶにおいて
、それぞれ８０％、９０％、９５％、９８％になってい
る時は、それ以上の蓄積電圧では、さらに良い値を示し
ていることは明らかである。

この第８図（ｂ）によれば、バイアス電圧Ｖｌｌ、が０
．６Ｖでは、読出し電圧が蓄積電圧の８０％になるのは
読出し時間が０．１２μ５１９０％になるのは０．２７
μｓ、９５％になるのは０．５４μｓ、９８％になるの
は１．４μｓであるのがわかる。また、バイアス電圧Ｖ
□□を０．６Ｖより大きくすれば、さらに高速の読出し
が可能であることを示している。この様に、撮像装置の
全体の設計から読出し時間および必要な直線性が決定さ
れると、必要とされるバイアス電圧■１□が第８図（ｂ
）のグラフを用いることにより決定することができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて、小さいことから非
破壊的に読出し可能なことである。すなわち読出し時に
電極９に印加していた電圧ＶＩＩをゼロボルトにもどし
た時、ｐ領域６の電位は電圧ｖ５を印加する前の逆バイ
アス状態になり、光照射により発生した蓄積電圧Ｖｐは
、新しく光が照射されない限り、そのまま保存されるわ
けである。このことは、上記構成に係る光センサセルを
光電変換装置として構成したときに、システム動作上、
新しい機能を提供することができることを意味する。

このｐ領域６に蓄積電圧Ｖｐを保持できる時間は、きわ
めて長く、最大の保持時間は、むしろ、接合の空乏層中
において熱的に発生する暗電流によって制限を受ける。

すなわち、この熱的に発生する暗電流により光センサセ
ルが飽和してしまうからである。しかしながら、上記構
成に係る光センサセルでは、空乏層の広がっている領域
は、低不純物濃度領域であるｎ−領域５であり、このｎ
−領域５は１０目ｃｍ−”〜１０”ｃｍ−’程度と、き
わめて不純物濃度が低いため、その結晶性が良好であり
、ＭＯＳ型、ＣＣＤ型撮像装置に比較して熱的に発生す
るエレクトロン・ホール対は少ない。このため、暗電流
は、他の従来の装置に比較して小さい。すなわち、上記
構成に係る光センサセルは本質的に暗電流雑音の小さい
構造をしているわけである。

次いでｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごとく
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためには、前に
蓄積されていた電荷を消滅させるためのリフレッシュ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。

上記構成に係る光センサセルでは、リフレッシュ動作ら
読出し動作と伺様、配線１０を通して電極９に正電圧を
印加することにより行う。このとき、配線８を通してエ
ミッタを接地する。コレクタは、電極１２を通して接地
又は正電位にしておく。第５図にリフレッシュ動作の等
価回路を示す。但しコレクタ側を接地した状態の例を示
している。

この状態で正電圧Ｖ口なる電圧が電極９に印加されると
、ベース２２には、酸化膜容量Ｃｏｘ１３、ベース・エ
ミッタ間接合容量Ｃｂｅ　ｌ　５、ベース・コレクタ間
接合容ｆｉｃｂｃ１７の容量分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ　１６およびベース・コレクタ間接合ダイオー
ドＤｂｃ　１８は順方向バイアスされて導通状態となり
、電流が流れ始め、ベース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位Ｖの変化は近似的
に次式で表わされる。

但し、 Ｘ　（ｅｘｐ　Ｃ±Ｖ）−１） Ｔ ｘ　（ｅｘｐ　Ｃ±Ｖ）−１） Ｔ ｉ、はダイオードＤｂｃを流れる電流、ｉ２はダイオー
ドＤｂｅを流れる電流である。Ａｂはベース面積、Ａｅ
はエミッタ面積、Ｄｐはコレクタ中におけるホールの拡
散定数、ｐｎ、はコレクタ中における熱平衡状態のホー
ル濃度、ｔ、ｐはコレクタ中におけるホールの平均自由
行程、ｎｐ、はベース中における熱平衡状態でのエレク
トロン濃度である。ｉ３で、ベース側からエミッタへの
ホール注入による電流は、エミッタの不純物濃度がベー
スの不純物濃度にくらべて充分高いので、無視できる。

上に示した式は、段階接合近似のものであり実際のデバ
イスでは段階接合からはずれており、又ベースの厚さが
薄く、かつ複雑な濃度分布を有しているので厳密なもの
ではないが、リフレッシュ動作をかなりの近似で説明可
能である。

上式中のベース・コレクタ間に流れる電流ｉｌの内、ｑ
−Ｄｐ−ｐ、／Ｌｐはホールによる電流、すなわちベー
スからホールがコレクタ側へ流れだす成分を示している
。このホールによる電流が流れやすい様に上記構成に係
る光センサセルでは、コレクタの不純物濃度は、通常の
バイポーラトランジスタに比較して少し低めに設計され
る。

この式を用いて計算した、ベース電位の時間依存性の一
例を第９図に示す。横軸は、リフレッシュ電圧Ｖ、Ｉ１
４が電極９に印加された瞬間からの時間経過すなわちリ
フレッシュ時間を、縦軸は、ベース電位をそれぞれ示す
。また、ベースの初期電位をパラメータにしている。ベ
ースの初期電位とは、リフレッシュ電圧Ｖ　ＲＨが加わ
った瞬間に、浮遊状態にあるベースが示す電位であり、
Ｖ　ＩＩ）ｌ。

Ｃｏｘ、Ｃｂｅ、Ｃｂｃ及びベースに蓄積されている電
荷によってきまる。

この第９図をみれば、ベースの電位は初期電位によらず
、ある時間経過後には必ず、片対数グラフ上で一つの直
線にしたがって下がっていく。

第９図（ｂ）に、リフレッシュ時間に対するベース電位
変化の実験値を示す。第９図（ａ）に示した計算例に比
較して、この実験で用いたテストデバイスは、ディメン
ションがかなり大きいため、計算例とはその絶対値は一
致しないが、リフレッシュ時間に対するベース電位変化
が片対数グラフ上で直線的に変化していることが実証さ
れている。この実験例ではコレクタおよびエミッタの両
者を接地したときの値を示している。

今、光照射による蓄積電圧Ｖｐの最大値を０．４　［Ｖ
］　、　　リフレッシュ電圧Ｖ□によりベースに印加さ
れる電圧■　を０．４　ＥＶＥ　とすると、第９図に示
すごとく初期ベース電位の最大値は０．８　［Ｖ］　と
なり、リフレッシュ電圧印加後１０−”　　［５ｅｃｌ
後には直線にのってベース電位が下がり始め、１０−’
（ｓｅｃｌ後には、光があたらなかった時、すなわち初
期ベース電位が０．４　（Ｖ）のときの電位変化と一致
する。

ｐ領域６が、ＭＯＳキャパシタＣｏｘを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域１に流れ出すことによって、負電荷が蓄積される動
作である。

ｐ領域６からホールが、ｎ領域１に一方的に流れ、ｎ領
域１の電子があまりｐ領域６内に流れ込まないようにす
るためには、ｐ領域６の不純物密度をｎｖＡ域１の不純
物密度より高くしておけばよい。一方、ｎ０領域７やｎ
領域１からの電子が、ｐ領域６に流れ込み、ホールと再
結合することによって、ｐ領域６に負電荷が蓄積する動
作も行える。この場合には、ｎ領域１の不純物密度はｐ
領域６より高くなされている。ｐ領域６からホールが流
出することによって、負電荷が蓄積する動作の方が、ｐ
領域６ベースに電子が流れ込んでホールと再結合するこ
とにより負電荷が蓄積する動作よりはるかに速い。しか
し、これまでの実験によれば、電子なｐ領域６に流し込
むリフレッシュ動作でも、光電変換装置の動作に対して
は、十分に速い時間応答を示すことが確認されている。

上記構成に係る光センサセルをＸＹ方向に多数ならべて
光電変換装置を構成したとき、画像により各センサセル
で、蓄積電圧ｖＰは、上記の例ではＯ〜０．４　［Ｖ］
の間でばらついているが、リフレッシュ電圧Ｖ、、印加
後１０−’［５ｅｃｌには、全てのセンサセルのベース
には約０．３［■］程度の一定電圧は残るものの、画像
による蓄積電圧ｖＰの変化分は全て消えてしまうことが
わかる。すなわち、上記構成に係る光センサセルによる
光電変換装置では、リフレッシュ動作により全てのセン
サセルのベース電位をゼロボルトまで持っていく完全リ
フレッシュモードと（このときは第９図（ａ）の例では
１０　（ｓｅｃｌを要する）、ベース電位にはある一定
電圧は残るものの蓄積電圧Ｖｐによる変動成分が消えて
しまう過渡的リフレッシュモードの二つが存在するわけ
である（このときは第９図（ａ）の例では、１０〔μ５
ｅｃｌ〜１０　（ｓｅｃｌのリフレッシュパルス）。以
上の例では、リフレッシュ電圧ＶｌｌＨによりベースに
印加される電圧ＶＡを０．４　［Ｖ］としたが、この電
圧ＶＡを０．６　［Ｖ］とすれば、上記、過渡的リフレ
ッシュモードは、第９図によれば、１　［ｎ　ｓ　ｅ　
ｃｌでおこり、きわめて高速にリフレッシュすることが
できる。完全リフレッシュモードで動作させるか、過渡
的リフレッシュモードで動作させるかの選択は光電変換
装置の使用目的によって決定される。

この過渡的リフレッシュモードにおいてベースに残る電
圧をＶＫとすると、リフレッシュ電圧ＶＲＨを印加後、
ｖ、ｌＨをゼロボルトにもどす瞬間の過渡的状態におい
て、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり、ベースはエミッタに対して逆バイアス状態にな
る。

先に光により励起されたキャリアを蓄積する蓄積動作の
とき、蓄積状態ではベースは逆バイアス状態で行われる
という説明をしたが、このリフレッシュ動作により、リ
フレッシュおよびベースを逆バイアス状態に持っていく
ことの２つの動作が同時に行われるわけである。

第９図（ｃ）にリフレッシュ電圧ＶＲＨに対するリフレ
ッシュ動作後のベース電位 の変化の実験値を示す。パラメータとしてＣｏｘの値を
５ｐＦからｌ　０ＯｐＦまでとっている。丸印は実験値
であり、実線は より計算される計算値を示している。

このとき Ｖ、＝０．５２Ｖであり、また、Ｃｂｃ＋Ｃｂｅ＝４ｐ
Ｆである。但し観測用オシロスコープのプローグ容量１
３ｐＦがＣｂｃ＋Ｃｂｅに並列に接続されている。この
様に、計算値と実験値は完全に一致しており、リフレッ
シュ動作が実験的にも確認されている。

以上のリフレッシュ動作においては、第５図に示す様に
、コレクタを接地したときの例について説明したが、コ
レクタを正電位にした状態で行うことも可能である。こ
のときは、ベース・コレクタ間接合ダイオードＤｂｃ１
８が、リフレッシュパルスが印加されても、このリフレ
ッシュパルスによりベースに印加される電位よりも、コ
レクタに印加されている正電位の方が大きいと非導通状
態のままなので、電流はベース・エミッタ間接合ダイオ
ードＤｂｅ　１６だけを通して流れる。このため、ベー
ス電位の低下は、コレクタを接地した時より相対的にゆ
っくりしたものになるが、基本的には、前に説明したの
と、まったく同様な高速リフレッシュ動作が行われるわ
けである。

すなわち第９図（ａ）のリフレッシュ時間に対するベー
ス電位の関係は、第９図（ａ）のベース電位が低下する
時の斜めの直線が右側の方、つまり、より時間の要する
方向ヘシフトすることになる。したがって、コレクタを
接地した時と同じリフレッシュ電圧ｖｌＩ１４を用いる
と、リフレッシュに時間を要することになるが、リフレ
ッシュ電圧Ｖ□をわずか高めてやればコレクタを接地し
た時と同様、高速のリフレッシュ動作が可能である。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明である。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８号公
報、特開昭５６−１５７０７３号公報、特開昭５６−１
６５４７３号公報と比較してきわめて簡単な構造であり
、将来の高解像度化に十分対応できるとともに、それら
のもつ優れた特徴である増幅機能からくる低雑音、高出
力、広ダイナミツクレンジ、非破壊読出し等のメリット
なそのまま保存している。

次に、以上説明した構成に係る光センサセルを二次元に
配列して構成した本発明の光電変換装置の一構成例につ
いて図面を用いて説明する。

基本光センサセル構造を二次元的に３×３に配列した光
電変換装置の回路構成図を第３図に示す。

すでに説明した点線で囲まれた基本光センサセル３０（
この時バイポーラトランジスタのコレクタは基板及び基
板電極に接続されることを示している。）、読出しパル
スおよびリフレッシュパルスを印加するための水平ライ
ン３１．３１’３１″、読出しパルスを発生させるため
の垂直シフトレジスタ３２、垂直シフトレジスタ３２と
水平ライン３１．３１’　、３１″の間のバッファＭＯ
Ｓトランジスタ３３．３３’　　　３３″のゲートにパ
ルスを印加するための端子３４、リフレッシュパルスを
印加するためのバッファＭＯＳトランジスタ３５．３５
′、３５″、それのゲートにパルスを印加するための端
子３６、リフレッシュパルスを印加するための端子３７
、基本光センサセル３０から蓄積電圧を読出すための垂
直ライン３８．３８’　、３８″、各垂直ラインを選択
するためのパルスを発生する水平シフトレジスタ３９、
各垂直ラインを開閉するためのゲート用ＭＯＳトランジ
スタ４０．４０’　、４０″、蓄積電圧をアンプ部に読
出すための出力ライン４１、読出し後に、出力ラインに
蓄積した電荷をリフレッシュするためのＭＯＳトランジ
スタ４２、ＭＯＳトランジスタ４２ヘリフレツシユパル
スを印加するための端子４３、出力信号を増幅するため
のバイポーラ、ＭＯＳ、ＦＥＴ、Ｊ−ＦＥＴ等のトラン
ジスタ４４、負荷抵抗４５、トランジスタと電源を接続
するための端子４６、トランジスタの出力端子４７、読
出し動作において垂直ライン４０．４０’　、４０″に
蓄積された電荷をリフレッシュするためのＭＯＳトラン
ジスタ４８゜４８’　、４８″　およびＭＯＳトランジ
スタ４８．４８’　、４８″のゲートにパルスを印加す
るための端子４９によりこの光電変換装置は構成されて
いる。

この光電変換装置の動作について第３図および第１０図
（ａ）に示すパルスタイミング図を用いて説明する。

第１Ｏ図（ａ）において、区間６１はリフレッシュ動作
、区間６２は蓄積動作、区間６３は読出し動作にそれぞ
れ対応している。

時刻ｔ、において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第１０図（ａ）では接地電位に保たれているもの
を示している。接地電位または正電位のいずれにしても
、すでに説明した様に、リフレッシュに要する時間が異
なってくるだけであり、基本動作に変化はない。端子４
９の電位６５はｈｉｇｈ状態であり、ＭＯＳトランジス
タ４８．４８’　、４８″は導通状態に保たれ、各光セ
ンサセルは、垂直ライン３８．３８’３８〜を通して接
地されている。また端子３６には、波形６６のごとくバ
ッファＭＯＳトランジスタが導通する電圧が印加されて
おり、全画面−括すフレッシュ用バッファＭＯ３）ラン
ジスタ３５．３５’　、３５″は導通状態となっている
。

この状態で端子３７に波形６７のごとくパルスが印加さ
れると、水平ライン３１．３１’　、３１“を通して各
光センサセルのベースに電圧がかかり、すでに説明した
様に、リフレッシュ動作に入り、それ以前に蓄積されて
いた電荷が、完全リフレッシュモード又は過渡的リフレ
ッシュモードにしたがってリフレッシュされる。完全リ
フレッシュモードになるか又は過渡的リフレッシュモー
ドになるかは波形６７のパルス幅により決定されるわけ
である。

ｔ２時刻において、すでに説明したごとく、各光センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形６４は正電位にする。これ
により光照射により発生したエレクトロン・ホール対の
うちエレクトロンを、コレクタ側へ早く流してしまうこ
とができる。しかし、このコレクタ電位を正電位に保つ
ことは、ベースをエミッタに対して逆方向バイアス状態
、すなわち負電位にして撮像しているので必須条件では
なく、接地電位あるいは若干負電位状態にしても基本的
な蓄積動作に変化はない。

蓄積動作状態においては、ＭＯＳトランジスタ４８．４
８’　、４８″のゲート端子４９の電位６５は、リフレ
ッシュ区間と同様、ｈｉｇｈに保たれ、各ＭＯＳトラン
ジスタは導通状態に保たれる。このため、各光センサセ
ルのエミッタは垂直ライン３８．３８’　、３８″を通
して接地されている。強い光の照射により、ベースにホ
ールが蓄積され、飽和してくると、すなわちベース電位
がエミッタ電位（接地電位）に対して順方向バイアス状
態になってくると、ホールは垂直ライン３８．３８’　
、３８″を通して流れ、そこでベース電位変化は停止し
、クリップされることになる。したがって、垂直方向に
となり合う光センサセルのエミッタが垂直ライン３８．
３８’３８″により共通に接続されていても、この様に
垂直ライン３８．３８’　、３８″を接地しておくと、
ブルーミング現象を生ずることはない。

このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８．４８’　、４８″を非導通状態にして、垂直
ライン３８．３８’　、３８″を浮遊状態にしていても
、基板電位、すなわちコレクタ電位６４を若干負電位に
しておき、ホールの蓄積によりベース電位が正電位方向
に変化してきたとき、エミッタより先にコレクタ側の方
へ流れ出す様にすることにより達成することも可能であ
る。

蓄積区間６２に次いで、時刻ｔ、より読出し区間６３に
なる。この時刻ｔｓにおいて、ＭＯＳトランジスタ４８
．４８’　、４８″のゲート端子４９の電位６５をｌｏ
ｗにし、かつ水平ライン３１．３１’　、３１″のバッ
ファＭＯＳトランジスタ３３．３３’　、３３″のゲー
ト端子の電位６８をｈｉｇｈにし、それぞれのＭＯＳト
ランジスタを導通状態とする。但し、このゲート端子３
４の電位６８をｈｉｇｈにするタイミングは、時刻ｔｓ
であることは必須条件ではなく、それより早い時刻であ
れば良い。

時刻ｔ４では、垂直シフトレジスタ３２の出力のうち、
水平ライン３１に接続されたものが波形６９のごと＜ｈ
ｉｇｈとなり、このとき、ＭＯＳトランジスタ３３が導
通状態であるから、この水平ライン３１に接続された３
つの各光センサセルの読出しが行なわれる。この読出し
動作はすでに前に説明した通りであり、各光センサセル
のベース領域に蓄積された信号電荷により発生した信号
電圧は、そのまま、垂直ライン３８．３８’３８“に現
われる。このときの垂直シフトレジスタ３２からのパル
ス電圧のパルス幅は、第８図に示した様に、蓄積電圧に
対する読出し電圧が、十分直線性を保つ関係になるパル
ス幅に設定される。またパルス電圧は先に説明した様に
、Ｖ□１゜分だけエミッタに対して順方向バイアスがか
かる様調整される。

次いで、時刻ｔ＠において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続されたＭＯＳトラン
ジスタ４０のゲートへの出力だけが波形７０のごと（ｈ
ｉｇｈとなり、ＭＯＳトランジスタ４０が導通状態とな
り、出力信号は出力ライン４１を通して、出力トランジ
スタ４４に入り、電流増幅されて出力端子４７から出力
される。この様に信号が読出された後、出力ライン４１
には配線容量に起因する信号電荷が残っているので、時
刻ｔａにおいて、ＭＯＳトランジスタ４２のゲート端子
４３にパルス波形７１のごとくパルスを印加し、ＭＯＳ
）ランジスタ４２を導通状態にして出力ライン４１を接
地して、この残留した信号電荷をリフレッシュしてやる
わけである。以下同様にして、スイッチングＭＯＳトラ
ンジスタ４０．４０′、４０″を順次導通させて垂直ラ
イン３８．３８’　、３８″の信号出力を読出す。この
様にして水平に並んだ−ライン分の各光センサセルから
の信号を読出した後、垂直ライン３８．３８’　、３８
″には、出力ライン４１と同様、それの配線容量に起因
する信号電荷が残留しているので、各垂直ライン３８．
３８’　、３８″に接続されたＭＯＳトランジスタ４８
．４８’４８″を、それのゲート端子４９に波形６５で
示される様にｈｉｇｈにして導通させ、この残留信号電
荷をリフレッシュする。

次いで、時刻ｔａにおいて、垂直シフトレジスタ３２の
出力のうち、水平ライン３１’に接続された出力が波形
６９′のどと＜ｈｉｇｈとなり、水平ライン３１′に接
続された各光センサセルの蓄積電圧が、各垂直ライン３
８．３８′３８″に読出されるわけである。以下、順次
前と同様の動作により、出力端子４７から信号が読出さ
れる。

以上の説明においては、蓄積区間６２と読出し区間６３
が明確に区分される様な応用分野、例えば最近研究開発
が積極的に行なわれているスチルビデオに適用される動
作状態について説明したが、テレビカメラの様に蓄積区
間６２における動作と読出し区間６３における動作が同
時に行なわれている様な応用分野に関しても、第１０図
のパルスタイミングを変更することにより適用可能であ
る。但し、この時のリフレッシュは全画面−括リフレッ
シュではなく、−ライン毎のリフレッシュ機能が必要で
ある。例えば、水平ライン３１に接続された各光センサ
セルの信号が読出された後、時刻ｔ７において各垂直ラ
インに残留した電荷を消去するためＭＯＳトランジスタ
４８゜４８’　、４８″を導通にするが、このとき水平
ライン３１にリフレッシュパルスを印加する。すなわち
、波形６９において時刻ｔ、においても時刻ｔ、と同様
、パルス電圧、パルス幅の異なるパルスを発生する様な
構成の垂直シフトレジスタを使用することにより達成す
ることができる。この様にダブルパルス的動作以外には
、第３図の右側に設置した一括リフレッシュパルスを印
加する機器の代わりに、左側と同様の第２の垂直シフト
レジスタを右側にも設け、タイミングを左側に設けられ
た垂直レジスタとずらせながら動作させることにより達
成させることも可能である。

この時は、すでに説明したような蓄積状態において、各
光センサセルのエミッタおよびコレクタの各電位を操作
してブルーミングを押えるという動作の自由度が少なく
なる。しかし、基本動作の所で説明した様に、読出し状
態では、ベースにＶ□１．なるバイアス電圧を印加した
ときに高速読出しができる様な構成としているので、第
７図のグラフかられかる様に、Ｖｌｏを印加しない時に
、各光センサセルの飽和により、垂直ライン２８．２８
’　、２８″に流れ出す信号型荷分はきわめてわずかで
あり、ブルーミング現象は、まったく問題にはならない
。

また、スミア現象に対しても、本構成例に係る光電変換
装置は、きわめて優れた特性を得ることができる。スミ
ア現象は、ＣＣＤ型撮像装置、特にフレーム転送型にお
いては、光の照射されている所を電荷転送されるという
、動作および構造上発生する問題であり、インクライン
型においては、特に長波長の光により半導体の深部で発
生したキャリアが電荷転送部に蓄積されるために発生す
る問題である。

また、ＭＯＳ型撮像装置においては、各光センサセルに
接地されたスイッチングＭＯＳトランジスタのドレイン
側に、やはり長波長の光により半導体深部で発生したキ
ャリアが蓄積されるために生じる問題である。

これに対して本構成例に係る光電変換装置では、動作お
よび構造上発生するスミア現象はまったくなく、また長
波長の光により半導体深部で発生したキャリアが蓄積さ
れるという現象もまったく生じない。但し、光センサセ
ルのエミッタにおいて比較的表面近傍で発生したエレク
トロンとホールのうち、エレクトロンが蓄積されるとい
う現像が心配されるが、これは、−括リフレッシュ動作
のときは蓄積動作状態において、エミッタが接地されて
いるため、エレクトロンは蓄積されず、スミア現象が生
じない。また通常のテレビカメラのとき応用されるライ
ンリフレッシュ動作のときは、水平ブランキングの期間
において、垂直ラインに蓄積電圧を読出す前に、垂直ラ
インを接地してリフレッシュするので、この時同時にエ
ミッタに一水平走査期間に蓄積されたエレクトロンは流
れ出してしまい、このため、スミア現象はほとんど発生
しない。この様に、本実施例に係る光電変換装置では、
その構造上および動作上、スミア現像はほとんど本質的
に無視し得る程度しか発生せず、本構成例に係る光電変
換装置の大きな利点の一つである。

また、蓄積動作状態において、エミッタおよびコレクタ
の各電位を操作して、ブルーミング現象を押えるという
動作について前に記述したが、これを利用してγ特性を
制御することも可能である。

すなわち、蓄積動作の途中において、−時的にエミッタ
またはコレクタの電位をある一定の負電位にし、ベース
に蓄積されたキャリアのうち、この負電位を与えるキャ
リア数より多く蓄積されているホールをエミッタまたは
コレクタ側へ流してしまうという動作をさせる。これに
より、蓄積電圧と入射光量に対する関係は、入射光量の
小さいときはシリコン結晶のもつγ＝１の特性を示し、
入射光量の大きい所では、γが１より小さくなる様な特
性を示す、つまり、折線近似的に通常テレビカメラで要
求されるγ＝０．４５の特性をもたせることが可能であ
る。蓄積動作の途中において上記動作を一度やれば一折
線近似となり、エミッタ又はコレクタに印加する負電位
を三鷹適宜変更して行なえば、二折線タイプのγ特性を
持たせることも可能である。

また、以上の構成例においては、シリコン基板を共通コ
レクタとしているが通常バイポーラトランジスタのごと
く埋込ｎ０領域を設け、各ライン毎にコレクタを分割さ
せる様な構造としてもよい。

なお、実際の動作には第１０図（ａ）に示したパルスタ
イミング以外に、垂直シフトレジスタ３２、水平シフト
レジスタ３９を駆動するためのクロックパルスが必要で
ある。

第１１図に出力信号に関係する等価回路を示す。

容量ＣＶ８０は垂直ライン３８．３８′３８″の配線容
量であり、容量０８８１は出力ライン４１の配線容量を
それぞれ示している。また第９図右側の等価回路は、読
出し状態におけるものであり、スイッチング用ＭＯＳト
ランジスタ４０．４０’　、４０″は導通状態であり、
それの導通状態における抵抗値を抵抗Ｒ２８２で示して
いる。また増幅用トランジスタ４４を抵抗ｒ。

８３および電流源８４を用いた等価回路で示している。

出力ライン４１の配線容量に起因する電荷蓄積をリフレ
ッシュするためのＭＯＳ）ランジスタ４２は、読出し状
態では非導通状態であり、インピーダンスが高いので、
右側の等価回路では省略している。

等価回路の各パラメータは、実際に構成する光電変換装
置の大きさにより決定されるわけであるが、例えば、容
量ＣＶ８０は約４ｐＦ位、容量Ｃ，８ｔは約４ｐＦ位、
ＭＯＳ）−ランジスタの導通状態の抵抗Ｒ工８２は３に
Ω程度、バイポーラトランジスタ４４の電流増幅率βは
約１００程度として、出力端子４７において観測される
出力信号波形を計算した例を第１２図に示す。

第１２図において横軸はスイッチングＭＯＳトランジス
タ４０．４０’　、４０“が導通した瞬間からの時間［
μＳ］を、縦軸は垂直ライン３８゜３８’　、３８″の
配線容量Ｃｖ８０に、各光センサセルから信号電荷が読
出されて１ボルトの電圧がかかっているときの出力端子
４７に現われる出力電圧［Ｖ］をそれぞれ示している。

出力信号波形８５は負荷抵抗Ｒ，４５が１０にΩ、８６
は負荷抵抗Ｒ８４５が５にΩ、８７は負荷抵抗Ｒえ４５
が２にΩのときのものであり、いずれにおいてもピーク
値は、Ｃｖ８０とＣＨ３１の容量分割により０．５Ｖ程
度になっている。当然のことながら、負荷抵抗Ｒ２４５
が大きいほうが減衰量は小さく、望ましい出力波形にな
っている。立ち上がり時間は、上記のパラメータ値のと
き、約２０ｎｓｅｃと高速である。スイッチングＭＯＳ
トランジスタ４０．４０′４０″の導通状態における抵
抗Ｒ４を小さくすることにより、および、配線容量Ｃｖ
、Ｃ，４を小さくすることにより、さらに高速の読出し
も可能である。

上記構成に係る光センサセルを利用した光電変換装置で
は、各光センサセルのもつ増幅機能により、出力に現わ
れる電圧が大きいため、最終段の増幅アンプも、ＭＯＳ
型撮像装置に比較してかなり簡単なものでよい、上記例
ではバイポーラトランジスタ１段のタイプのものを使用
した例について説明したが、２段構成のもの等、他の方
式を使うことも当然のことながら可能である。この例の
様にバイポーラトランジスタを用いると、ＣＣＤ撮像装
置における最終段のアンプのＭＯＳトランジスタから発
生する画像上目につきゃすい１／ｆ雑音の問題が、本構
成例の光電変換装置では発生せず、きわめてＳ／Ｎ比の
良い画質を得ることが可能である。

次に本発明の光電変換装置の実施例に付いて説明する。

本実施例においては、第１図乃至第２図に示されるよう
に第２スイッチ手段としてのトランジスタが設けられて
おり、過渡的リフレッシュにおける不都合を改善し、い
かなる光量の光が照射された時でも、残像やノイズやセ
ル毎の出力のばらつきがほとんど問題とならず、上記構
成例の光電変換装置より一層高速リフレッシュを可能と
するものである。

第１０図（ｂ）に、過渡的リフレッシュ動作、蓄積動作
、読出し動作、そして過渡的リフレッシュ動作と巡回す
るときの、エミッタ、ベース、コレクタ各部における電
位レベルを表したものを示す。各部位の電圧レベルは外
部的に見た電位であり、内部のポテンシャルレベルとは
一部一致していない所もある。

説明を簡単にするためにエミッタ・ベース間の拡散電位
は除いである。したがって、第１０図（ｂ）でエミッタ
とベースが同一レベルで表される時には、実際にはエミ
ッタベース間にで与えられる拡散電位が存在するわけで
ある。

第１０図（ｂ）において、状態■、■はリフレッシュ動
作を、状態■は蓄積動作を、状態■、■は読出し動作を
、状態■はエミッタを接地したときの動作状態をそれぞ
れ示す。また電位レベルはＯボルトを境にして上側が負
、下側が正電位をそれぞれ示す。状態■になる前のベー
ス電位はゼロボルトであったとし、またコレクタ電位は
状態■から■まで全て正電位にバイアスされているもの
とする。

上記の一連の動作を第１０図（ａ）のタイミング図と共
に説明する。

第１０図（ａ）の波形６７のごとく、時刻ｔｌにおいて
、端子３７に正電位すなわちリフレッシュ電圧ＶＲＨが
印加されると、第１０図（ｂ）の状態■に電位２００の
ごとくベースには、すでに説明した様に、 なる分圧がかかる。この電位は時刻ｔｌがらｔ２の間に
次第にゼロ電位に向かって減少していき、時刻ｔ２では
、第１０図（ｂ）の点線で示した電位２０１となる。こ
の電位は前に説明した様に、過渡的なリフレッシュモー
ドにおいて、ベースに残る電位■８である。時刻ｔｌに
おいて、波形６７のごとく、リフレッシュ電圧ＶＲＨが
ゼロ電圧にもどる瞬間にベースに、ベースには なる電圧が前と同様、容量分割により発生するので、ベ
ースは残っていた電圧ｖＫと新しく発生した電圧との加
算された電位となる。すなわち、状態■において示され
るベース電位２０２であり、これは、 で与えられる。

この様なエミッタに対して逆バイアス状態において光が
入射してくると、この光により発生したホールがベース
領域に蓄積されるので、状態■のごとく、入射してくる
光の強さに応じてベース電位２０２はベース電位２０３
，２０３′２０３″のごとく次第に正電位に向って変化
する。この光により発生する電圧を■、とする。

次いで波形６９のごとく、水平ラインに垂直シフトレジ
スタより電圧、すなわち、読出し電圧■８が印加される
と、ベースには なる電圧が加算されるので、光がまったく照射されない
ときのベース電位２０４は となる。このときの電位２０４は前に説明したごとく、
エミッタに対して０．５〜０．６Ｖ程度順方向にバイア
ス状態になる様に、設定される。また、ベース電位２０
５．２０５′、２０５″はそれぞれ で与えられる。

ベース電位がこの様にエミッタに対して、順方向バイア
スされると、エミッタ側からエレクトロンの注入がおこ
り、エミッタ電位は次第に正電位方向に動いていくこと
になる。光が照射されなかったときのベース電位２０４
に対するエミッタ電位２０６は、順方向バイアスを０．
５〜０．６Ｖに設定した時読出しパルス幅が１〜２μｓ
位のとき、約５０〜ｌｏＯｍＶ程度であり、この電圧な
Ｖ、とすると、エミッタ電位２０７．２０７’　　　２
０７″は前の例の様に０．１ｊＬｓ以上のパルス幅であ
れば直線性は十分確保されるので、それぞれＶｐ　＋Ｖ
ａ　、　Ｖｐ　’　＋Ｖａ　、Ｖｐ＋Ｖ、となる。

ある一定の読出し時間の後、波形６９のごとく読出し電
圧ＶＩＩがゼロ電位になった時点で、ベースには なる電圧が加算されるので、状態■のごとくベース電位
は読出しパルスが印加される前の状態、すなわち逆バイ
アス状態になり、エミッタの電位変化は停止する。すな
わち、このときのベース電位２０８は、 ベース電位２０９．２０９′　２０９″ハソれぞれ、 で与えられる。

これは読出しが始まる前の状態■ とまったく同じである。

この状態■において、エミッタ側の光情報信号が外部へ
読出されるわけである。この読出しが終った後、各スイ
ッチングＭＯＳトランジスタ４８．４８’　　　４８″
が導通状態となり、エミッタが接地されて状態■のごと
く、エミッタはゼロ電位となる。これで、リフレッシュ
動作、蓄積動作、読出し動作と一巡し、次に状態■にち
どるわけであるが、この時、最初にリフレッシュ動作に
入る前は、ベース電位がゼロ電位からスタートしたのに
対して、−巡してきた後はベース電位がおよびそれに、
それぞれｖＰ、ｖＰ　、ＶＰ″が加算された電位に変化
していることになる。したがって、この状態で、リフレ
ッシュ電圧Ｖ　ＲＨが印加されたとしてもベース電位は
それぞれＶＫ、Ｖｍ　＋Ｖｐ　％Ｖｘ　＋Ｖｐ　’　、
　ＶＫ　＋ＶＰ　”　ニなるだけであり、これでは、ベ
ースに十分な順方向バイアスがかからず、光の強くあた
った所は順方向バイアス量が大きいので光情報は消える
ものの、光の弱い部分の情報は消えずに残るということ
が生ずることは第９図に示したリフレッシュ動作の計算
例から見てもあきらかである。

この様な現象は、過渡的リフレッシュモード独特のもの
であり、完全リフレッシュモードでは、ベース電位が必
ずゼロ電位になるまで長いリフレッシュ時間をとるため
に、この様な問題は生じない。

高速リフレッシュが可能な過渡的リフレッシュモードを
使い、かつこの様な不都合の生じない方法について以下
に述べる。

これを解決する一つの方法は、状態■においてベース電
位２１０が負電位方向、すなわちエミッダに対して逆バ
イアス方向になりすぎているからであり、次の状態■に
おいて、リフレッシュパルスが印加される前に何らかの
方法で、このベース電位２１０をゼロ電位、又は、わず
か正電位にもってくれば良いことになる。

第１図（ａ）に、それを達成するための光センサセルの
断面図を、（ｂ）にそれの等価回路図を、（Ｃ）に内部
ポテンシャル図を、それぞれ示す。

第１図（ａ）は、第６図に示したセンサセルとは、埋込
ｐ９領域２２０のあることだけが異っている。第１図（
ｂ）の等価回路図は、センサセルのベース領域６をコレ
クタ、埋込ｐ０領域２２０をエミッタ、ベース領域６と
コレクタ領域１の中間の高抵抗ｎ−領域５の一部をベー
スとしたｐｎｐトランジスタ２２１が付加されている。

ｐｎｐトランジスタのベース領域は、センサセルのコレ
クタ領域ｌとはルースカップリングされているわけであ
り、等価回路では点線で示している。また、この埋込ｐ
ゝ領域２２０は結晶内部で配線２２２のごとく結線され
ており、センサエリア外から電圧を印加できる構造とな
っている。

第１図（ｂ）から明らかなように、ｐ°埋込領域２２０
は、２２２に示されるように水平ライン方向に一つのラ
インを形成するわけであるから実際には、第１図（ａ）
では左右に連続してっながったｐ０埋込み領域として示
すべきものである。

第１図（ａ）ではわかり易くするために模式的に一部に
ｐ０領域を示している。

内部のエレクトロンに対するポテンシャルは第１図（ｃ
）に示すごとくであり、埋込ｐ０領域２２０を含まない
垂直断面でのポテンシャル分布は第１０図（ｂ）に示し
たものと何ら変らないが、埋込ｐ０領域２２０を含む、
垂直断面でのポテンシャル分布は点線２２３で示す様な
ポテンシャル分布を有している。但し、この図では埋込
ｐ１領域２２０がわずか正電位にバイアスされたときの
ポテンシャル分布をしている。この状態で、埋込ｐ０領
域２２０をさらに正電位方向にバイアスすると、間に存
在するｎ−領域が完全にバンチスルー状態になり、ｐ′
″領域よりホールがセンサセルのベース領域６に向かっ
て流れこむことになり、このホールによりベース領域６
は正電位方向に電位が動いてくる。

ｎ−領域をパンチスルー状態にして、ｐ０領域２２０か
らホールをｐベース領域に流し込むには、ｎ−領域の厚
さｄ、不純物密度Ｎ、ｐ”領域２２０に加える電圧を■
１とすると のように設計する。ｖｌはｐ“ｎ−接合の拡散電位であ
る。

したがって、第１０図（ｂ）の状態■において、埋込ｐ
０領域２２０を配線２２２を通して正電圧を印加して、
ｐベース領域にホールを注入することにより、ベース電
位２１０を先に説明したごとく、ゼロ電位又はわずか正
電位にもってくることにより過渡的リフレッシュモード
における不都合な現象を解決することが可能である。こ
のとき埋込ｐ０領域２２０に印加する電圧はセンサセル
コレクタ１に印加している電圧よりもわずかに小さい電
圧、すなわち埋込ｐ＋領域２２０とコレクタのｎ領域ｌ
が順方向バイアスとならない様な状態で、十分ベース領
域６に、ホールを渡しこむことが可能である。

ｐ０領域を形成する不純物（通常ボロン）は、一般に拡
散定数が大きく、高抵抗ｎ−領域５をエピタキシャル技
術を用いて形成する時にオートドーピングおよび拡散の
問題が発生するが、エピタキシャル技術の低温化により
、埋込ｐ０領域からのオートドーピングおよび拡散を極
力押える様な工夫がなされる。

以上の一実施例は、すでに説明した、基本光センサセル
に対して埋込ｐ３領域を拡散もしくはイオン注入により
付加することだけが異なり、後の部分の作成方法はまっ
たく同じで良い。

第２図に、もう一つの実施例を説明するための光センサ
セル断面図を示す。第２図に示した断面図では、第１図
（ａ）に示した埋込ｐ゛領域２２０の代りに、ベース領
域６を作るとき、同時に表面側にＰ領域２２４を作る構
造となっている。このＰ領域２２４をエミッタとし、低
不純物ｎ−領域５をベース、光センサセルのベース６を
コレクタとするｐｎｐｈランジスタを構成している。こ
れは前の第１図で示したものが、縦構造のｐｎｐトラン
ジスタを形成していたのに対して、横構造のｐｎｐトラ
ンジスタを形成しているわけである。したがって、この
第２図の実施例では、このＰ領域２２４に電圧を供給す
るのは、表面側の配線２２５を介して行なわれる。

この第２図に示した実施例の等価回路は、ｐｎｐトラン
ジスタが縦構造、横構造のちがいはあるものの、第１図
（ｂ）に示した等価回路とまったく同じであり、また、
それの動作もすでに説明したものとまったく同じである
。

第２図に示した断面図では、ｐ“領域２２４、これの配
線２２５がＭＯＳキャパシタ電極９、エミッタ領域７お
よび配線８と、説明の都合上全て同−断面内に書いてい
るが、同一の光センサセルの中の他の部分に配置するこ
とも可能であり、これは、光入射する窓の形状、配線等
の設計要因から決定されることになる。

既に述べた様に、前述した構成に係る光センサセルを利
用した光電変換装置では、最終段の増幅アンプがきわめ
て簡単なもので良いことから、最終段の増幅アンプを一
つだけ設ける第３図に示した構成例のごときタイプでは
なく、増幅アンプを複数個設置して、一つの画面を複数
に分割して読出す様な構成とすることも可能である。

第１３図に、分割読出し方式の一例を示す、第１３図に
示す構成例は、水平方向を３分割とし最終段アンプを３
つ設置した例である。基本的な動作は第３図の構成例お
よび第１０図のタイミング図を用いて説明したものとほ
とんど同じであるが、この第１３図の構成例では、３つ
の等価な水平シフトレジスタ１００，１０１．１０２を
設け、これらの始動パルスを印加するための端子１０３
に始動パルスが入ると、１列目、（ｎ＋１）列目、（２
ｎ＋１）列目（ｎは整数であり、この構成例では水平方
向絵素数は３ｎ個である。）に接続された各センサセル
の出力が同時に読出されることになる。次の時点では、
２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読出され
ることになる。この実施例によれば、−本の水平ライン
分を読出す時間が固定されている時は、水平方向のスキ
ャンニング周波数は、一つの最終段アンプをつけた方式
に比較して１／３の周波数で良く、水平シフトレンジス
タが簡単になり、かつ光電変換装置からの出力信号をア
ナログディジタル変換して、信号処理する様な用途には
、高速のアナログ・ディジタル変換器は不必要であり、
分割読出し方式の大きな利点である。

第１３図に示した構成例では、等価な水平シフトレジス
タを３つ設けた方式であったが、同様な機能は、水平シ
フトレジスタ１つだけでももたせることが可能である。

この場合の構成例を第１４図に示す。

第１４図の構成例は、第１３図に示した構成例のうちの
水平スイッチングＭＯＳトランジスタと、最終段アンプ
の中間の部分だけを書いたものであり、他の部分は、第
１３図の構成例と同じであるから省略している。

この実施例では、１つの水平シフトレジスタ１０４から
の出力を１列目、（ｎ＋１）列目、（２ｎ＋１）列目の
スイッチングＭＯＳトランジスタのゲートに接続し、そ
れらのラインを同時に読出すようにしている。次の時点
では、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読
出されるわけである。

この構成例によれば、各スイッチングＭＯＳトランジス
タのゲートへの配線は増加するものの、水平シフトレジ
スタとしては１つだけで動作が可能である。

第１３図、１４図の例では出力アンプを３個設けた例を
示したが、この数はその目的に応じてさらに多くしても
よいことはもちろんである。

第１３図、第１４図の構成例ではいずれも、水平シフト
レジスタ、垂直シフトレジスタの始動パルスおよびクロ
ックパルスは省略しているが、これらは、他のリフレッ
シュパルスと同様、同一チップ内に設けたクロックパル
ス発生器あるいは、他のチップ上に設けられたクロック
パルス発生器から供給される。

この分割読出し方式では、水平ラインー括又は全画面−
括リフレッシュを行なうと、ｎ列目と（ｎ＋１）列目の
光センサセル間では、わずか蓄積時間が異なり、これに
より、暗電流成分および信号成分に、わずかの不連続性
が生じ、画像上目についてくる可能性も考えられるが、
これの量はわずかであり、実用上問題はない。また、こ
れが、許容限度以上になってきた場合でも、外部回路を
用いて、それを補正することは、キヨシ状波を発生させ
、これと暗電流成分との減算およびこれと信号成分の乗
除算により行なう従来の補正技術を使用することにより
容易に可能である。

この様な光電変換装置を用いて、カラー画像を撮像する
時は、光電変換装置の上に、ストライプフィルタあるい
は、モザイクフィルタ等をオンチップ化したり、又は、
別に作ったカラーフィルタを貼合わせることによりカラ
ー信号を得ることが可能である。

一例として、Ｒ，Ｇ、Ｈのストライブ・フィル夕を使用
した時は、上記構成に係る光センサセルを利用した光電
変換装置ではそれぞれ別々の最終段アンプよりＲ信号、
Ｇ信号、Ｂ信号を得ることが可能である。これの−構成
例を第１５図に示す。この第１５図も第１４図と同様、
水平シフトレジスタのまわりだけを示している。他は第
３図および第１３図と同じであり、ただ１列目はＲのカ
ラーフィルタ、２列目はＧのカラーフィルタ、３夕１ｊ
目はＢのカラーフィルタ、４列目はＲのカラーフィルタ
という様にカラーフィルタがついているものとする。第
１５図に示すごとく、１列目、４列目、７列目・・・の
各垂直ラインは出力ライン１１０に接続され、これはＲ
信号をとりだす。

又２列目、５列目、８列目・・・の各垂直ラインは出力
ライン１１１に接続され、これはＧ信号をとりだす。又
同様にして、３列目、６列目、９列目・・・の各垂直ラ
インは出力ライン１１２に接続されたＢ信号をとりだす
。出力ライン１１０，１１１゜１１２はそれぞれオンチ
ップ化されたリフレッシュ用ＭＯＳトランジスタおよび
最終段アンプ、例えばエミッタフォロアタイプのバイポ
ーラトランジスタに接続され、各カラー信号が別々に出
力されるわけである。

６本発明の他の変形例に係る光電変換装置を構成する光
センサセルの他の例の基本構造および動作を説明するた
めの図を第１６図に示す。またそれの等価回路および全
体の回路構成図を第１７図（ａ）に示す。

第１６図に示す光センサセルは、同一の水平スキャンパ
ルスにより読出し動作、およびラインリフレッシュを同
時に行なうことを可能ヒした光センサセルである。第、
１６図において、すでに第６図で示した構成と異なる点
は、第６図の場合水平ライン配線ｌＯに接続されるＭＯ
Ｓキャパシタ電極９が一つだけであったものが上下に隣
接する光センサセルの側にもＭＯＳキャパシタ電極１２
０が接続され、１つの光センサセルからみた時に、ダブ
ルコンデンサタイプどなっていること、および図におい
て上下に隣接する光センサセルのエミッタ７．７゛は２
層配線にされた配線■８．および配線■１２１、（第１
６図では、垂直ラインが１本に見えるが、絶縁層を介し
て２本のラインが配置されている）に交互に接続、すな
わちエミッタ７はコンタクトホール１９を通して配線■
８に、エミッタ７′はコンタクトホール１９′を通して
配線■１２１にそれぞれ接続されていることが異なって
いる。

これは第１７図（ａ）の等価回路をみるとより明らかと
なる。すなわち、光センサセル１５２のベースに接続さ
れたＭＯＳキャパシタ１５０は水平ライン３１に接続さ
れ、ＭＯＳキャパシタ１５１は水平ライン３１′に接続
されている。

また光センサセル１５２の図において下に隣接する光セ
ンサセル１５２′のＭＯＳキャパシタ１５０′は共通す
る水平ライン３１′に接続されている。

光センサセル１５２のエミッタは垂直ライン３８に、光
センサセル１５２′のエミッタは垂直ライン１３８に、
光センサセル１５２″のエミッタは垂直ライン３８とい
う様にそれぞれ交互に接続されている。

第１７図（ａ）の等価回路では、以上述べた基本の光セ
ンサセル部以外で、第３図の撮像装置と異なるのは、垂
直ライン３８をリフレッシュするためのスイッチングＭ
ＯＳトランジスタ４８のばかに垂直ライン１３８をリフ
レッシュするためのスイッチングＭＯＳトランジスタ１
４８、および垂直ライン３８を選択するスイッチングＭ
ＯＳトランジスタ４０のほか垂直ライン１３８を選択す
るためのスイッチングＭＯＳトランジスタ１４０が追加
され、また出力アンプ系が一つ増設されている。この出
力系の構成は、各ラインをリフレッシュするためのスイ
ッチングＭＯＳトランジスタ４８、および１４８が接続
されている様な構成とし、さらに水平スキャン用のスイ
ッチングＭＯＳトランジスタを用いる第１７図（ｂ）に
示す様にして出力アンプを一つだけにする構成もまた可
能である。第１７図（ｂ）では第１７図（ａ）の垂直ラ
イン選択および出力アンプ系の部分だけを示している。

この第１６図の光センサセルおよび第１７図（ａ）に示
す構成例によれば、次の様な動作が可能である。すなわ
ち、全水平ライン３１に接続された各光センサセルの読
出し動作が終了し、テレビ動作における水平ブランキン
グ期間にある時、垂直シフトレジスタ３２からの出力パ
ルスが水平ライン３１′に出力されるＭＯＳキャパシタ
１５１を通して、読出しの終了した光センサセル１５２
をリフレッシュする。このとき、スイッチングＭＯＳト
ランジスタ４８は導通状態にされ、垂直ライン３８は接
地されている。

また、水平ライン３１′に接続されたＭＯＳキャパシタ
１５０’を通して光センサセル１５２′の出力が垂直ラ
イン１３８に読出される。このとき当然のことながらス
イッチングＭＯＳトランジスタ１４８は非導通状態にな
され、垂直ライン１３８は浮遊状態となっているわけで
ある。この様に一つの垂直スキャンパルスにより、すで
に読出しを終了した光センサセルのリフレッシュと、次
のラインの光センサセルの読出しが同一のパルスで同時
的に行なうことが可能である。このときすでに説明した
様にリフレッシュする時の電圧と読出しの時の電圧は、
読出し時には、高速読出しの必要性からバイアス電圧を
かけるので異なってくるが、これは第１６図に示すごと
く、ＭＯＳキャパシタ電極９およびＭＯＳキャパシタ電
極１２０の面積を変えることにより各電極に同一の電圧
が印加されても各光センサセルのベースには異なる電圧
がかかる様な構成をとることにより達成されている。

すなわち、リフレッシュ用ＭＯＳキャパシタの面積は、
読出し用ＭＯＳキャパシタの面積にくらべて小さくなっ
ている。この例のように、センサセル全部を一括リフレ
ッシュするのではなく、ラインずつリフレッシュしてい
く場合には、第６図（ｂ）に示される様にコレクタをｎ
型あるいはｎ基板で構成しておいてもよいが、水平ライ
ンごとにコレクタを分離して設けたほうが望ましいこと
がある。コレクタが基板になっている場合には、全光セ
ンサセルのコレクタが共通領域となりているため、蓄積
および受光読出し状態ではコレクタに一定のバイアス電
圧が加わった状態になっている。もちろん、すでに説明
したようにコレクタにバイアス電圧が加わった状態でも
浮遊ベースのリフレッシュは、エミッタの間で行なえる
。ただし、この場合には、ベース領域のリフレッシュが
行なわれると同時に、リフレッシュパルスが印加された
セルのエミッタコレクタ間に無駄な電流が流れ、消費電
力を大きくするという欠点が伴う。こうした欠点を克服
するためには、全センサセルのコレクタを共通領域とせ
ずに、各水平ラインに並ぶセンサセルのコレクタは共通
になるが、各水平ラインごとのコレクタは互いに分離さ
れた構造にする。すなわち、第６図の構造に関連させて
説明すれば、基板はｐ型にして、ｐ型基板中にコレクタ
各水平ラインごとに互いに分離されたｎゝ埋込領域を設
けた構造にする。隣り合う水平ラインのｎゝ埋込領域の
分離は、ｐ領域を間に介在させる構造でもよい。水平ラ
インに沿って埋込まれるコレクタのキャパシタを減少さ
せるには、絶縁物分離の方が優れている。第６図では、
コレクタが基板で構成されているから、センサセルを囲
む分離領域はすべてほとんど同じ深さまで設けられてい
る。一方、各水平ラインごとのコレクタを互いに分離す
るには、水平ライン方向の分離領域を垂直ライン方向の
分離領域より必要な値だけ深くしておくことになる。

各水平ラインごとにコレクタが分離されていれば、読出
しが終って、リフレッシュ動作が始まる時に、その水平
ラインのコレクタの電圧を接地すれば、前述したような
エミッタコレクタ間電流は流れず、消費電力の増加をも
たらさない。リフレッシュが終って光信号による電荷蓄
積動作に入る時に、ふたたびコレクタ領域には所定のバ
イアス電圧を印加する。

また第１７図（ａ）の等価回路によれば、各水平ライン
ごとに出力は出力端子４７および１４７に交互に出力さ
れることになる。これは、すでに説明したごとく、第１
７図（ｂ）の様な構成にすることにより一つのアンプか
ら出力をとりだすことも可能である。

以上説明した様に本構成例によれば、比較的簡単な構成
で、ラインリフレッシュが可能となり、通常のテレビカ
メラ等の応用分野にも適用することができる。

本発明の他の構成例としては、光センサセルに複数のエ
ミッタを設けた構成あるいは、一つのエミッタに複数の
コンタクトを設けた構成により、一つの光センサセルか
ら複数の出力をとりだすタイプが考えられる。

これは本発明による光電変換装置の各光センサセルが増
幅機能をもつことから、一つの光センサセルから複数の
出力をとりだすために、各光センサセルに複数の配線容
量が接続されても、光センサセルの内部で発生した蓄積
電圧Ｖｐが、まったく減衰することなしに各出力に読出
すことが可能であることに起因している。

この様に、各光センサセルから複数の出力をとりだすこ
とができる構成により、各光センサセルを多数配列して
なる光電変換装置に対して信号処理あるいは雑音対策等
に対して多くの利点を付加することが可能である。

次に本発明に係る光電変換装置の一製法例について説明
する。第１８図に、選択エピタキシャル成長（Ｎ、　　
Ｅｎｄｏ　ｅｔ　ａｌ　、　”　Ｎｏｖｅｌ　ｄｅｖｉ
ｃｅ　１ｓｏｌａｔｔｏｎ　ｔｅｃｈｎｏｌｏｇｙ　ｗ
ｉｔｈ　５ｅｌｅｃｔｅｄ　ｅｐｉｔａｘｉａｌ　ｇｒ
ｏｗｔｈ　”　Ｔｅｃｈ、　Ｄｉｇ、　ｏｆ　１９８２
　　Ｉ　Ｅ　ＤＭ、　ｐｐ、　２４１−２４４参照）を
用いたその製法の一例を示す。　　ｌ〜１０Ｘ　１０”
ｃｍ−”程度の不純物濃度のｎ形Ｓｉ基板ｌの裏面側に
、コンタクト用のｎ＋領域１１を、ＡｓあるいはＰの拡
散で設ける。ｎ＋領領域らのオートドーピングを防ぐた
めに、図には示さないが酸化膜及び窒化膜を裏面に通常
は設けておく。

基板１は、不純物濃度及び酸素濃度が均一に制御された
ものを用いる。すなわち、キャリアラインタイムがウェ
ハで十分に長くかつ均一な結晶ウェハを用いる。その様
なものとしては例えばＭＣＺ法による結晶が適している
。基板１の表面に略々１μｍ程度の酸化膜をウェット酸
化により形成する。すなわち、ＨａＯ雰囲気かあるいは
（Ｈａ　＋Ｏａ　）雰囲気で酸化する。積層欠陥等を生
じさせずに良好な酸化膜を得るには、９００℃程度の温
度での高圧酸化が適している。

その上に、たとえば２〜４μｍ程度の厚さのＳ　ｉ　Ｏ
ｚ膜をＣＶＤで堆積する。　　（Ｎｉ”５ＬＨ４＋０２
）ガス系で３００〜５００℃程度の温度で所望の厚さの
５ｉＯａ膜を堆積する。０．／Ｓ　ｉ　Ｈ４のモル比は
温度にもよるが４〜４０程度に設定する。フォトリソグ
ラフィ工程により、セル間の分離領域となる部分の酸化
膜を残して他の領域の酸化膜は、（ＣＦ４　＋８２　）
、Ｃｍ　Ｆ４　。

ＣＨａＦａ等のガスを用いたりアクティブイオンエツチ
ングで除去する（第１８図の工程（ａ））、例えば、１
０１０Ｘ１０ｕに１画素を設ける場合には、１０μｍピ
ッチのメツシュ状にＳ　ｉ　Ｏｚ膜を残す。５ｉＯ−膜
の幅はたとえば２μｍ程度に選ばれる。リアクティブイ
オンエツチングによる表面のダメージ層及び汚染層を、
Ａ　ｒ　／　Ｃｌ□ガス系プラズマエツチングかウェッ
トエツチングによって除去した後、超高真空中における
蒸着かもしくは、ロードロック形式で十分に雰囲気が清
浄になされたスパッタ、あるいは、ＳｉＨ４ガスにＣＯ
２レーザ光線を照射する減圧光ＣＶＤで、アモルファス
シリコン３０１を堆積する（第１８図の工程（ｂ）’）
　、ＣＢｒＦ＊　、ＣＣ１ｔ　ｐｇ、Ｃ１□等のガスを
用いたりアクティブイオンエツチングによる異方性エッ
チによりＳ　ｉ　Ｏｍ層側面に堆積している以外のアモ
ルファスシリコンを除去する（第１８図の工程（ｃ））
　、前と同様に、ダメージ層と汚染層を十分除去した後
、シリコン基板表面を十分清浄に洗浄し、（Ｈ２＋５ｉ
Ｈａ。

Ｃ１，＋ＨＣ１）ガス系によりシリコン層の選択成長を
行なう。数１０Ｔｏｒｒの減圧状態で成長は行ない、基
板温度は９００〜ｉ　ｏｏｏ″Ｃ１ＨＣｌのモル比をあ
る程度以上高い値に設定する。ＨＣＩの量が少なすぎる
と選択成長は起こらない。シリコン基板上にはシリコン
結晶層が成長するが、Ｓ　ｉ　０２層上のシリコンはＨ
ＣＩによってエツチングされてしまうため、Ｓｉｎｇ！
上にはシリコンは堆積しない（第１８図（ｄ））。

ｎ−ｊ１５の厚さは例えば３〜５μｍ程度である。

不純物濃度は好ましくはＩＱ１２〜１０”ｃｍ−”程度
に設定する。もちろん、この範囲をずれてもよいが、ｐ
ｎ＝接合の拡散電位で完全に空乏化するかもしくはコレ
クタに動作電圧を印加した状態では、少なくともｎ−領
域が完全に空乏化するような不純物濃度および厚さに選
ぶのが望ましい。

通常入手できる）（Ｃｌガスには大量の水分が含まれて
いるため、シリコン基板表面で常に酸化膜が形成される
というようなことになって、到底高品質のエピタキシャ
ル成長は望めない。水分の多いＨＣＩは、ボンベに入っ
ている状態でボンベの材料と反応し鉄分を中心とする重
金属を大量に含むことになって、重金属汚染の多いエピ
タキシャル層になり易い。光センサセルに使用するエピ
タキシャル層は、暗電流成分が少ない程望ましいわけで
あるから、重金属による汚染は極限まで抑える必要があ
る。ＳｉＨ，Ｃ１，に超高純度の材料を使用することは
もちろんであるが、ＨＣＩには特に水分の少ない、望ま
しくは少なくとも水分含有量が０．５ｐｐｍ以下のもの
を使用する。もちろん、水分含有量は少ない程よい。エ
ピタキシャル成長層をさらに高品質にするには、基板を
まず１１５０〜１２５０℃程度の高温処理で表面近傍か
ら酸素を除去して、その後８００℃程度の長時間熱処理
により基板内部にマイクロディフェクトを多数発生させ
、デヌーデットゾーンを有するインドリシックゲッタリ
ングの行える基板にしておくこともきわめて有効である
。分離領域としてのＳｉＯ□層４が存在した状態でのエ
ピタキシャル成長を行なうわけであるから、ＳｉＯ２か
らの酸素のとり込みを少なくするため、成長温度は低い
ほど望ましい０通常よく使われる高周波加熱法では、カ
ーボンサセプタからの汚染が多くて、より一層の低温化
は難しい。反応室内にカーボンサセプタなど持込まない
ランプ加熱によるウェハ直接加熱法が成長雰囲気をもっ
ともクリーンにできて、高品質エピタキシャル層を低温
で成長させられる。

反応室におけるウェハ支持具は、より蒸気圧の低い超高
純度溶融サファイアが適している。原材料ガスの予熱が
容易に行え、かつ大流量のガスが流れている状態でもウ
ェハ面内温度を均一化し易い、すなわちサーマルストレ
スがほとんど発生しないランプ加熱によるウェハ直接加
熱法は、高品質エピタキシャル層を得るのに適している
。成長時にウェハ表面への紫外線照射は、エピタキシャ
ル層の品質をさらに向上させる。

分離領域４となるＳｉ０ｇ層の側壁にはアモルファスシ
リコンが堆積している（第１８図の工程（Ｃ））。アモ
ルファスシリコンは固相成長で単結晶化し易いため、Ｓ
ｉｎｇ分離領域４との界面近傍の結晶が非常に優れたも
のになる。高抵抗ｎ″Ｍ５を選択エピタキシャル成長に
より形成した後（第１８図の工程（ｄ））　、表面濃度
１〜２０　Ｘ　１０　”ｃｍ−”程度のＰ領域６を、ド
ープトオキサイドからの拡散か、あるいは低ドーズのイ
オン注入層をソースとした拡散により所定の深さまで形
成する。ｐ領域６のｄパトたとえば０．６〜１μｍ程度
である。

ｐ領域６の厚さと不純物濃度は以下のような考えで決定
する。感度を上げようとすれば、ｐ領域６の不純物濃度
を下げてＣｂｅを小さくすることが望ましい。Ｃｂｅは
略々次のように与えられる。

ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、 で与えられる。ここで、εはシリコン結晶の誘電率、Ｎ
ｆｌはエミッタの不純物濃度、ＮＡはベースのエミッタ
に隣接する部分の不純物密度、ｎ、は直性キャリア濃度
である。ＮＡを小さくするほどＣｂｅは小さくなって、
感度は上昇するが、ＮＡをあまり小さくしすぎるとベー
ス領域が動作状態で完全に空乏化してパンチングスルー
状態になってしまうため、あまり低くは出来ない。ベー
ス領域が完全に空乏化してパンチングスルー状態になら
ない程度に設定する。

その後、シリコン基板表面に（Ｈ２＋Ｏ，）ガス系スチ
ーム酸化により数１０人から数１００人程度の厚さの熱
酸化膜３を、８００〜９００℃程度の温度で形成する。

その上に、（ｓｉＨ４＋ＮＨ３）系ガスのＣＶＤで窒化
膜（ＳｉａＮ−）３０２を５００〜１５００人程度の厚
さで形成する。形成温度は７００〜９００℃程度である
。

ＮＨ，ガスも、ＨＣＩガスと並んで通常入手できる製品
は、大量に水分を含んでいる。水分の多いＮＨ，ガスを
原材料に使うと、酸素濃度の多い窒化膜となり、再現性
に乏しくなると同時に、その後の５ｉＯａ膜との選択エ
ツチングで選択比が取れないという結果を招く。ＮＨ，
ガスも、少なくとも水分含有量が０．５ｐｐｍ以下のも
のにする。水分含有量は少ない程望ましいことはいうま
でもない、窒化膜３０２の上にさらにＰＳＧ膜３００を
ＣＶＤにより堆積する。ガス系は、たとえば、（Ｎ２　
＋Ｓ　ｉ　Ｈ４＋Ｏ＊　＋ＰＨ３）を用いて、３００〜
４５０℃程度の温度で２ｏｏｏ〜３０００人程度の厚さ
のＰＳＧ膜をＣＶＤにより堆積する（第１８図の工程（
ｅ））。２度のマスク合わせ工程を含むフォトリソグラ
フィー工程により、ｎ４領域７上と、リフレッシュ及び
読出しパルス印加電極上に、Ａｓドープのポリシリコン
膜３０４を堆積する。この場合ｐドープのポリシリコン
膜を使ってもよい。たとえば、２回のフォトリソグラフ
ィー工程により、エミッタ上は、ＰＳＧ膜、５Ｌ３Ｎ４
膜、Ｓ　ｌ　Ｏ！膜をすヘテ除去し、リフレッシュおよ
び読出しパルス印加電極を設ける部分には下地のＳｉｎ
、膜を残して、ＰＳＧ膜と５ｉｓＮ４膜のみエツチング
する。その後、Ａｓドープのポリシリコンを、（Ｎ２＋
Ｓ　ｉ　Ｈ４＋ＡｓＨａ　）もしくは（Ｈａ＋ＳｉＨ４
十ＡｓＨａ）ガスでＣＶＤ法により堆積する。

堆積温度は５５０℃〜７００’Ｃ程度、膜厚は１０００
〜２０００Åである。ノンドープのポリシリコンをＣＶ
Ｄ法で堆積しておいて、その後Ａｓ又はＰを拡散しても
もちろんよい。エミッタとリフレッシュ及び読出しパル
ス印加電極上を除いた他の部分のポリシリコン膜をマス
ク合わせフォトリソグラフィー工程の後エツチングで除
去する。さらに、ＰＳＧ膜をエツチングすると、リフト
オフによりＰＳＧ膜に堆積していたポリシリコンはセル
ファライン的に除去されてしまう（第１８図の工程（ｆ
））。ポリシリコン膜のエツチングはｃａ　Ｃ１，Ｆ、
、（ＣＢｒＦｓ　＋ｃ　１２）等のガス系でエツチング
し、５ｉｓＮ４膜はＣＨ２Ｆ２等のガスでエツチングす
る。

次に、ＰＳＧ膜３０５を、すでに述べたようなガス系の
ＣＶＤ法で堆積した後、マスク合わせ工程とエツチング
工程とにより、リフレッシュパルス及び読出しパルス電
極用ポリシリコン膜上にコンタクトホールを開ける。こ
うした状態で、ＡＩ、Ａｌ−５ｉ、Ａｌ−Ｃｕ−５ｉ等
の金属を真空蒸着もしくはスパッタによって堆積するか
、あ６イハｌ：ｃＨｓ　）　３　Ａ　１　ヤＡ　Ｉ　Ｃ
ｌ　ｇを原材料ガスとするプラズマＣＶＤ法、あるいは
また上記原材料ガスのＡｔ−ＣボンドやＡｌ−Ｃｌボン
ドを直接光照射により切断する光照射ＣＶＤ法によりＡ
Ｉを堆積する。（ＣＨＩ）　　ＡｌやＡ　Ｉ　Ｃｌ　ｓ
を原材料ガスとして上記のようなＣＶＤ法を行なう場合
には、大過剰に水素を流しておく。細くてかつ急峻なコ
ンタクトホールにＡｌを堆積するには、水分や酸素混入
のまったくないクリーン雰囲気の中で３００〜４００”
Ｃ膜厚に基板温度を上げたＣＶＤ法が優れている。第６
図に示された金属配線１０のバターニングを終えた後、
眉間絶縁膜３０６をＣＶＤ法で堆積する。

３０６は、前述したＰＳＧ膜、あるいはＣＶＤ法Ｓ　ｉ
　Ｏ＊膜、あるいは耐水性等を考慮しする必要がある場
合には、（Ｓ　ｉ　Ｈ４＋ＮＨｓ　）ガス系のプラズマ
ＣＶＤ法によって形成した５ｔｓＮ＋膜である。５ｉｓ
Ｎｉ膜中の水素の含有量を低く抑えるためには、（Ｓ　
ｒ　Ｈ４＋Ｎ２　）ガス系でのプラズマＣＶＤ法を使用
する。

プラズマＣＶＤ法によるダメージを現象させ形成された
５ｉａＮ４膜の電気的耐圧を大きくし、かつリーク電流
を小さくするには光ＣＶＤ法によるＳ　１　ｓ　Ｎ　４
膜がすぐれている。光ＣＶＤ法には２通りの方法がある
。（Ｓ　ｉ　Ｈ４＋ＮＨ３＋８ｇ）ガス系で外部から水
銀ランプの２５３７入の紫外線を照射する方法と、（Ｓ
　Ｉ　Ｈ４＋　Ｎ　Ｈ）　ａガス系に水銀ランプの１８
４９入の紫外線を照射する方法である。いずれも基板温
度は１５０〜３５０℃程度である。

マスク合わせ工程及びエツチング工程により、エミッタ
７上のポリシリコンに、絶縁膜３０５゜３０６を貫通し
たコンタクトホールなリアクティブイオンエッチで開け
た後、前述した方法でＡＩ、Ａｌ−５ｉ、Ａｌ−Ｃｕ−
５ｉ等の金属を堆積する。この場合には、コンタクトホ
ールのアスペクト比が大きいので、ＣＶＤ法による堆積
の方がすぐれている。第１図における金属配線８のパタ
ーニングを終えた後、最終パッシベーション膜としての
５ｉｓＮ４膜あるいはＰＳＧ膜２をＣＶＤ法により堆積
する（第１８図（ｇ））。

この場合も、光ＣＶＤ法による膜がすぐれている。１２
は裏面のＡｌ、Ａｌ−８ｉ等による金属電極である。

本発明の光電変換装置の製法には、実に多彩な工程があ
り、第１８図はほんの一例を述べたに過ぎない。

本発明の光電変換装置の重要な点は、ｐ領域６とｎ−領
域５の間及びｐ領域６とｎ３領域７の間のリーク電流を
如何に小さく抑えるかにある。

ｎ−領域５の品質を良好にして暗電流を少なくすること
はもちろんであるが、酸化膜などよりなる分離領域４と
ｎ−領域５の界面こそが問題である。第１８図では、そ
のために、あらかじめ分離領域４の側壁にアモルファス
Ｓｉを堆積しておいてエピタキシャル成長を行なう方法
を説明した。

この場合には、エピタキシャル成長中に基板Ｓｉからの
固相成長でアモルファスＳｉは単結晶化されるわけであ
る。エピタキシャル成長は、８５０℃〜１０００℃程度
と比較的高い温度で行なわれる。そのため、基板Ｓｉか
らの固相成長によりアモルファスＳｉが単結晶化される
前に、アモルファスＳｉ中に微結晶が成長し始めてしま
うことが多く、結晶性を悪くする原因になる。温度が低
い方が、固相成長する速度がアモルファスＳｉ中に微結
晶が成長し始める速度より相対的にずっと大きくなるか
ら、選択エピタキシャル成長を行なう前に、５５０℃〜
７００℃程度の低温処理で、アモルファスＳｉを単結晶
しておくと、界面の特性は改善される。この時、基板Ｓ
ｉとアモルファスＳｉの間に酸化膜等の層があると固相
成長の開始が遅れるため、両者の境界にはそうした層が
含まれないような超高清浄プロセスが必要である。

アモルファスＳｉの固相成長には上述したファーナス成
長の他に、基板をある程度の温度に保っておいて、フッ
シュランプ加熱あるいは赤外線ランプによる、たとえば
数秒から数１０秒程度のラビッドアニール技術も有効で
ある。こうした技術を使うときには、Ｓ　ｉ　Ｏ２Ｊｌ
側壁に堆積するＳＬは、多結晶でもよい。ただし、非常
にクリーンなプロセスで堆積し、多結晶体の結晶粒界に
酸素、炭素等の含まれない多結晶ＳＬにしておく必要が
ある。

こうしたＳ　ｉ　Ｏｗ側面のＳｉが単結晶化された後、
ＳＬの選択成長を行うことになる。

Ｓ　ｉ　Ｏ＊分離領域４と高抵抗ｎ−領域５界面のリー
ク電流がどうしても問題になる時は、高抵抗ｎ−領域５
のＳｉｎｇ分離領域４に隣接する部分だけ、ｎ形の不純
物濃度を高くしておくとこのリーク電流の問題はさけら
れる。たとえば、分離Ｓ　ｉ　Ｏｚ領域４に接触するｎ
−領域５の０．３〜１μｍ程度の厚さの領域だけ、たと
えば１〜１０Ｘ　Ｉ　Ｏ１８ｃｍ−”程度にｎ形の不純
物濃度を高くするのである。この構成は比較的容易に形
成できる。基板１上に略々１μｍ程度熱酸化膜を形成し
た後、その上にＣＶＤ法で堆積する。ｓｉｏ２ｍをまず
所要の厚さだけ、所定の量のＰを含んだＳ　ｉ　Ｏｓ膜
にしておく。さらにその上にＳｉｎ。

をＣＶＤ法で堆積するということで分離領域４を作って
おく。その後の高温プロセスで分離領域４中にサンドイ
ッチ状に存在する燐を含んだ５ｉｎ２贈から、憐が惠オ
庄抗ｎ−＠西博５中番こけ助して、界面がもっとも不純
物濃度が高いという良好な不純物分布を作る。

すなわち、第１９図のような構造に構成するわけである
。分離領域４が、３層構造に構成されていて、３０８は
熱酸化膜ＳｉＯ＊、３０９は燐を含んだＣＶＤ法５ｉｎ
ｓ膜、３０１はＣＶＤ法Ｓｉｎ、膜である。分離領域４
に隣接して、ｎ領域５中との間に、ｎ領域３０７が、燐
を含んだＳ　ｉ　Ｏ２膜３０９からの拡散で形成される
。

３０７はセル周辺全部に形成されている。この構造にす
ると、ベース・コレクタ間容量Ｃｂｃは大きくなるが、
ベース・コレクタ間リーク電流は激減する。

第１８図では、あらかじめ分離用絶縁領域４を作・って
おいて、選択エピタキシャル成長を行なう例について説
明したが、基板上に必要な高抵抗ｎ−層のエビキタシャ
ル成長をしておいてから、分離領域となるべき部分をリ
アクティブイオンエツチングによりメツシュ状に切り込
んで分離領域を形成する、Ｕグループ分離技術（Ａ、Ｈ
ａｙａｓａｋａｅｔ　ａｌ、Ｕ　−ｇｒｏｏｖｅ　１ｓ
ｏｌａｔｉｏｎ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒｈｉｇｈ
　５ｐｅｅｄ　ｂｉｐｏｌａｒ　ＶＬＳＩ　　’　　Ｓ
　“　、Ｔｅｃｈ、Ｄｉｇ、ｏｆＩＥＤＭ、　Ｐ、６２
．１９８２．参照）を使って行なうことも出来る。

本発明に係る光電変換装置は、絶縁物より構成される分
離領域に取り囲まれた領域に、その大部分の領域が半導
体ウェハ表面に隣接するベース領域が浮遊状態になされ
たバイポーラトランジスタを形成し、浮遊状態になされ
たベース領域の電位を薄い絶縁層を介して前記ベース領
域の一部に設けた電極により制御することによって、光
情報を光電変換する装置である。高不純物濃度領域より
なるエミッタ領域が、ベース領域の一部に設けられてお
り、このエミッタは水平スキャンパルスにより動作する
ＭＯＳトランジスタに接続されている。前述した、浮遊
ベース領域の一部に薄い絶縁層を介して設けられた電極
は、水平ラインに接続されている。ウェハ内部に、設け
られるコレクタは、基板で構成されることもあるし、目
的によっては反対導電型高抵抗基板に、各水平ラインご
とに分離された高濃度不純物理込み領域で構成される場
合もある。絶縁層を介して設けられた電極で、浮遊ベー
ス領域のリフレッシュを行なう時のパルス電圧に対して
、信号を読出す時の印加パルス電圧は実質的に大きい。

実際に、２種類の電圧を待つパルス列を用いてもよいし
、ダブルキャパシタ構造で説明したように、リフレッシ
ュ用ＭＯＳキャパシタ電極の容量Ｃ０８にくらべて読出
し用ＭＯＳキャパシタ電極の容量Ｃｏｘを大きくしてお
いてもよい。リフレッシュパルス印加により、逆バイア
ス状態になされた浮遊ベース領域に光励起されたキャリ
アを蓄積して光信号に基づいた信号を記憶させ、該信号
読出し時には、ベース・エミッタ間が順方向に深くバイ
アスされるように読出し用パルス電圧を印加して、高速
度で信号を読出せるようにしたことが特徴である。こう
した特徴を備えていれば、本発明の光電変換装置はいか
なる構造で穿現してもよく、前記の実施例に述べられた
構造に限定されないことはもちろんである。

たとえば、前記の実施例で説明した構造と導電型がまっ
たく反転した構造でも、もちろん同様である。ただし、
この時には印加電圧の極性を完全に反転する必要がある
。導電型がまったく反転した構造では、領域はｎ型にな
る。すなわち、ベースを構成する不純物はＡｓやＰにな
る。ＡｓやＰを含む領域の表面を酸化すると、ＡｓやＰ
はＳ　ｉ　／　Ｓ　ｉ　Ｏ＊界面のＳＬ側にパイルアッ
プする。すなわち、ベース内部に表面から内部に向う強
いドリフト電界が生じて、光励起されたホールはただち
にベースからコレクタ側に抜け、ベースにはエレクトロ
ンが効率よく蓄積される。

ベースがｐ型の場合には、通常使われる不純物はボロン
である。ボロンを含むｐ領域表面を熱酸化すると、ボロ
ンは酸化膜中に取り込まれるため、Ｓ　ｉ　／　Ｓ　ｉ
　Ｏａ界面近傍のＳｉ中におけるボロン濃度はやや内部
のボロン濃度より低くなる。

この深さは、酸化膜厚にもよるが、通常数１００人であ
る。この界面近傍には、エレクトロンに対する逆ドリフ
ト電界が生じ、この領域に光励起されたエレクトロンは
、表面に集められる傾向にある。このままだと、この逆
ドリフト電界を生じている領域は不感領域になるが１表
面に沿った一部にｎ０領域が、本発明の光電変換装置で
は存在しているため、ｐ領域のＳ　ｉ　／　Ｓ　ｉ　Ｏ
＊界面に集まったエレクトロンは、このｎ０領域に再結
合される前に流れ込む。そのために、たとえばボロンが
Ｓ　ｉ　／　Ｓ　ｉ　Ｏを界面近傍で減少していて、逆
ドリフト電界が生じるような領域が存在しても、はとん
ど不感領域にはならない。むしろ、こうした領域がＳ　
ｉ　／　Ｓ　ｉ　Ｏ＊界面に存在すると、蓄積されたホ
ールをＳ　ｉ　／　Ｓ　ｉ　Ｏｍ界面から引き離して内
部に存在させるようにするために、ホールが界面で消滅
する効果が無くなり、９層のベースにおけるホール蓄積
効果が良好となり、きわめて望ましい。

なお、本発明に係る光電変換装置は以上述べた固体撮像
装置の外に、たとえば、画像入力装置、ファクシミリ、
ワークスティジョン、デジタル複写機、ワープロ等の画
像入力装置、ＯＣＲ、バーコード読取り装置、カメラ、
ビデオカメラ、８ミリカメラ等のオートフォーカス用の
光電変換被写体検出装置等にも応用できる。

以上説明してきたように本発明の光電変換装置は、浮遊
状態になされた制御電極領域であるベース領域に光によ
り励起されたキャリアを蓄積するものである。すなわち
、Ｂａ５ｅ　　ＳｔｏｒｅＩｍａｇｅ　　５ｅｎｓｏｒ
と呼ばれるべき装置であり、ＢＡＳ　Ｉ　Ｓと略称する
。

本発明の光電変換装置は、１個のトランジスタで１画素
な構成できるため高密度化がきわめて容易であり、同時
にその構造からブルーミング、スミアが少なく、かつ高
感度である、そのダイナミックレンジは広く取れ、内部
増幅機能を有するため配線容量によらず大きな信号電圧
を発生するため低録音でかつ周辺回路が容易になるとい
う特徴を有している。例えば将来の高品質固体撮像装置
として、その工業的価値はきわめて高い。

［発明の効果］ 本発明によれば、主電極領域の電位と制御電極領域の電
位とを独立的に制御して制御電極領域と主電極領域との
接合を順方向にバイアスして蓄積電荷を消滅させるので
高速動作で残像や固定パターンノイズを極めて少なくす
ることができる。

そして、いかなる光量の光が照射された時でも、残像や
ノイズやセル毎の出力のばらつきがほとんど問題となら
ず、且つより一層優れた高速リフレッシュができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る光センサセルを示し、（
ａ）は断面図、（ｂ）はその等価回路図、（Ｃ）はポテ
ンシャル分布図である。 第２図は光センサセルの他の変形例の主要構造を示す断
面図である。 第３図は本発明に係る光電変換装置の一構成例の回路図
である。 第４図から第９図までは、本発明に係る光センサセルの
主要構造及び基本動作を説明するための図である。第４
図は読出し動作時の等価回路図、第５図はリフレッシュ
動作時の等価回路図、第６図（ａ）は平面図、（ｂ）は
断面図、（ｃ）は等価回路図であり、第７図は読出し時
間と読出し電圧との関係を示すグラフ、第８図（ａ）は
蓄積電圧と読出し時間との関係を、第８図（ｂ）はバイ
アス電圧と読出し時間との関係をそれぞれ示すグラフ、
第９図（ａ’）〜（Ｃ）はリフレッシュ時間とベース電
位との関係を示すグラフである。 第１０図から第１２図までは、第３図の光電変換装置の
説明図であり、第１０図（ａ）はパルスタイミング図、
第１Ｏ図（ｂ）は各動作時に電位分布を示すグラフであ
る。第１１図は出力信号に関係する等価回路図、第１２
図は導通した瞬間からの出力電圧を時間との関係で示す
グラフである。 第１３．１４及び第１５図は他の光電変換装置を示す回
路図である。 第１６図は本発明の変形例の主要構造を説明するための
平面図である。 第１７図は第１６図に示す光センサセルにより構成した
光電変換装置の回路構成図である。 第１８図及び１９図は本発明の光電変換装置の一製造方
法例を示すための断面図である。 １・・・シリコン基板、２・・・ＰＳＧ膜、３・・・絶
縁酸化膜、４・・・素子分離領域、５・・・ｎ−領域（
コレクタ領域）、６・・・ｐ領域（ベース領域）、７．
７’・・・ｎゝ領領域エミッタ領域）、８・・・配線、
９・・・電極、１０・・・配線、１１・・・ｎ０領域、
１２・・・電極、１３・・・コンデンサ、１４・・・バ
イポーラトランジスタ、１５．１７・・・接合容量、１
６．１８・・・ダイオード、１９．１９’・・・コンタ
クト部、２０　・・・光、２８・・・垂直ライン、３０
・・・光センサセル、３１・・・水平ライン、３２・・
・垂直シフトレジスタ、３３．３５・・・ＭＯＳトラン
ジスタ、３６．３７・・・端子、３８・・・垂直ライン
、３９・・・水平シフトレジスタ、４０・・・ＭＯＳト
ランジスタ、４１・・・出力ライン、４２・・・ＭＯＳ
トランジスタ、４３・・・端子、４４・・・トランジス
タ、４５・・・負荷抵抗、４６・・・端子、４７・・・
端子、４８・・・ＭＯＳ）ランジスタ、４９・・・端子
、６１，６２．６３・・・区間、６４・・・コレクタ電
位、６７・・・波形、８０．８１・・・容量、８２．８
３・・・抵抗、８４・・・電流源、１００゜１０１．１
０２・・・水平シフトレジスタ、１１１゜１１２・・・
出力ライン、１３８・・・垂直ライン、１４０・・・Ｍ
ＯＳトランジスタ、１４８・・・ＭＯ３Ｉ−ランジスタ
、１５０，１５０’　・・・ＭＯＳコンデンサ、１５２
．１５２’　・・・光センサセル、２０２゜２０３．２
０５・・・ベース電位、２２０・・・埋込ｐ０領域、２
２２，２２５・・・配線、２５１・・・ｐ″領域、２５
２・・・ｎ“領域、２５３・・・配線、３００・・・ア
モルファスシリコン、３０２・・・窒化膜、３０３・・
・ＰＳＧ膜、３０４・・・ポリシリコン、３０５・・・
ＰＳＧ膜、３０６・・・層間絶縁膜。

Claims (2)

【特許請求の範囲】
1. （１）第一導電型の半導体からなる制御電極領域と、前
   記第一導電型とは異なる第二導電型の半導体からなる第
   一及び第二の主電極領域と、を有し、光エネルギーを受
   けることにより生成されるキャリアを前記制御電極領域
   に蓄積可能なトランジスタと、 前記第一の主電極領域を第一の基準電圧源に対して電気
   的に接続し前記制御電極領域に蓄積されたキャリアを除
   く為の第一スイッチ手段と、前記制御電極領域を第二の
   基準電圧源に対して電気的に接続する為の第二スイッチ
   手段と、を具備することを特徴とする光電変換装置。
2. （２）前記第二の基準電圧を電源として前記制御電極領
   域に与えられる電圧は、前記第一の基準電圧源を電源と
   して前記第一の主電極領域に与えられる電圧より高い電
   圧であることを特徴とする特許請求の範囲第１項記載の
   光電変換装置。