JPH0340783A - ディジタル位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル位相制御回路に関し、特にフロッピ
ィディスク駆動装置に使用されるディジタル位相制御回
路に関する。

〔従来の技術〕

−ｍに、フロッピィディスクに対する記録は、Ｆ　Ｍ　
（Ｆｒｅｑｕｅｎｃｙ　）４ｏｄｕｌａｊｉｏｎ）方式
、またはＭＦＭ（Ｍｏｄｉｆｉｅｄ　Ｆｒｅｑｕｅｎｃ
ｙ　Ｍｏｄ＋＋１ａｊｉｏｎ）方式により行われている
ので、フロッピィディスク駆動装置から出力される再生
データには、クロックビットとデータビットが含まれて
いる。従って、フロッピィディスクからのデータの読出
しの際には、クロックビットとデータビットを分離する
ために、再生データに同期したクロックが必要となる。

このクロックを発生するための、従来のディジタル位相
１１！御回路の−ｒＩｒｌｉ例を第４図に示す。

第４図において、フロッピィディスク駆動装置から出力
される再生データ３０１は、基準化回路３１において基
準クロック３０２を介して基準化され、基準化された再
生データ（以下、基準化データと云う〉３０３として出
力されて、二進カウンタ３２に送られる。二進カウンタ
３２はリセットＲ能を有し、第４図においてＭＳＢは最
上位ビットを示している。Ｄタイプ−フリップフロップ
３３は二分周回路としての機能を有する。

ここで、説明を簡単にするために、再生データ３０１は
ＭＦＭ方式で、転送速度は５００Ｋｂｐｓとし、二進カ
ウンタ３２は４ビツト横戒によるものとする。この場合
、第４図において出力クロック３０５を５００ＫＨｚと
するためには、基準クロック３０２を１６ｔ４Ｈｚとす
ればよい。また、基準化された再生データ３０３が出力
クロック３０５の中央に位置する時を理想的な位相関係
とする。第５図（ａ）に、再生データ３０１が入力され
ないときの出力クロック３０５と、二進カウンタ３２の
カウント出力ｆｌｕ　３０４との関係を示す。第５図（
ａ＞より、上述の理想的な位相関係とは、基準化データ
３０３が、二進カウンタ３２のカウンタ出力値３０４の
零の時に位置することである。従って、第４図に示され
るように、基準化データ３０３によって、二進カウンタ
３２をリセットするように構成すれば、理想的な位相関
係を保つことができることになる。第５図（ｂ）に示さ
れるのは、再生データ３０１が入力され、上記の理想的
な位相関係にある場合の出力クロック３０５と、基準化
データ３０３と、二進カウンタ３２のカウンタ出力値３
０４との関係を示すタイミング図である。第５図（ｂ）
において、基準化データ３０３は１０１０１・・・・・
・のパターンで構成され、連続する二つの基準化データ
３０３のビット間隔は、基準クロック３０２の３２クロ
ック分に相当する２μｓｅｃとし、ジッタ等の再生デー
タにおけるゆらぎは非常に小さいものとしている。

〔発明が解決しようとする課題〕

上述した従来のディジタル位相制御手段においては、再
生データが入力されると直ちに位相補正を行うため、そ
の直後の再生データに対して位相補正が直接影響してし
まうことになる。従って、フロッピィディスク駆動装置
から出力される再生データの特徴の一つであるピークシ
フトを持ったデータのように、ある再生データのビット
と、その直後のビットとの位相の中心からのずれの方向
が互いに逆になっているような場合には、ある再生デー
タのビットに対して行われた位相補正の方向が、その直
後のビットに対して必要な位相補正の方向とは逆になっ
てしまうため同期がはずれやすくなり、結果的に、フロ
ッピィディスクの再生データ読取りエラーを生じるとい
う欠点がある。

なお、第５図（Ｃ）に、その同期がはずれてしまう場合
の一例を示す。第５図（Ｃ）において、実線がピークシ
フトを持っている場合の再生データが入力された場合の
例で、前後に基準クロックの５クロック分相当の位相が
ずれている。また、点線は、ピークシフトを持たなかっ
た場合の一例を示す。

〔課題を解決するための手段〕

本発明のディジタル位相制御回路は、入力データと所定
の位相関係を有する信号を出力するディジタル位相制御
回路において、連続したＮ（正の整数〉ビットの入力デ
ータと前記出力信号との位相差を検出する手段と、前記
位相差を順次入力して保持するＮ個のレジスタと、前記
レジスタに保持されるＮ個の値の平均値を生成して出力
する手段と、前記平均値が所定の範囲内の数値であるか
否かを検出する手°段と、前記平均値が前記所定の範囲
内の数値である場合には、その平均値の数値に応じて前
記出力信号の位相補正作用を行い、前記平均値が前記所
定の範囲を越える数値である場合には、位相補正作用を
停止する位相制御手段と、を備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例のブロック図である。第１図
に示されるように、本実施例は、基準化回路Ｕと、位相
差検出回路１２と、レジスタ選択回路１３と、レジスタ
１４および１５と、平均化回路１６と、位相制御判定回
路１７と、位相制御回路１８と、を備えて構成される。

第１図において、フロッピィディスク駆動回路から出力
される再生データ１０１は基準化回路１１に入力される
。基準化回路１１には基準クロック１０２も入力されて
おり、再生データ１０１にクロックビットまたはデータ
ビットが存在するときには、基準クロック１０２に同期
し、パルス幅が基準クロックの一周期分に相当する基準
化データ１０３が出力される。この基準化データ１０３
は、位相差検出回路１２およびレジスタ選択回路１３に
入力されるが、位相差検出回路１２からは、基準化デー
タ１０３の位置が、出力クロック１０５との理想的な位
相関係の位置から、基準クロ・７りの何周期分ずれてい
るかを示す位相差値１０４が出力される。この位相差値
１０４の符号により、時間的に早い方向にずれているの
か、または遅い方向にずれているのかが判別される。

またレジスタ選択回路１３においては、基準化データ１
０３の入力される毎に、レジスタ１４および１５を交互
に選択するためのレジスタ選択信号が出力され、レジス
タ１４．１５に送られる。レジスタ１４および１５は、
前記レジスタ選択信号を受けて交互に選択され、前記位
相差検出回路１２から出力される位相差値１０４は、そ
れぞれ交互にレジスタ１４および１５に保持される。従
って、この二つのレジスタ１４および１５には、常に連
続した二つの基準化データ１０３と出力クロック１０５
との位相差が保持されている。

レジスタ１４および１５に保持されている位相差値は、
符号をも含めて平均化回路１６において平均化され、位
相制御判定回路１７に入力される。位相制御判定回路１
７においては、平均化回路１６の出力値すなわち位相差
平均値が所定の範囲内の数値であるか否かの判別が行わ
れ、前記位相差平均値が予め設定されている所定範囲内
の数値である場合には、位相差平均値の数値に対応する
所定の位相補正信号が位相制御回路１８に出力される。

他方、前記位相差平均値が前記所定範囲内の数値を越え
る場合には、位相補正停止信号が位相制御回路１８に出
力される。位相制御回路１８においては、前記位相差平
均値の出力値に応じて基準クロック１０２の位相が補正
され、出力クロック１０５として出力される。

前記位相差平均値と位相補正量との関係を説明するため
に、本実施例においては、位相制御判定回路１７におけ
る所定の数値範囲を、仮に［＋２〜＝２］の範囲に想定
する。この場合における平均化回路１６から出力される
位相差平均＠（平均値と略記）と、位相制御回路１８に
おける位相補正量（補正量と略記）との関係を表示する
と下記のとおりである。

ここにおいて、従来例との比較のために、再生データは
ＭＦＭ方式で転送速度を５００　Ｋｂｐｓとし、基準ク
ロ・・戸り１０２の周波数を１６ＭＨｚとする。

位相のずれの方向は負の値が位相進みの方向で、正の値
が位相遅れの方向とする。従って、位相制御回路１８に
おいては、負の値が入力されると出力クロック１０５を
構成している基準クロック１０２のクロック数が減少さ
れて、出力クロック１０５の位相が進められ、正の値が
入力されると出力クロック１０５を構成している基準ク
ロック１０２のクロック数が増大されて、出力クロック
１０５の位相は遅らせられる。

第２図（ａ）および（ｂ）に示されるのは、第４図の従
来例におけるピークシフトを持った再生データの２ビツ
トが入力された場合の、本実施例における出力クロック
１０５と基準化データ１０３との関係を示すタイミング
図である。第２図（ａ）および（ｂ）において、時間軸
に沿って記入されている数字は、基準クロック１０２の
クロック数を基準とする時間長を示す。第２図（ｂ）の
左側の基準化データ１０３が入力される時の位相差検出
回路１２から出力される位相差値１０４は−５である、
第２図（ｂ）の左側の基準化データ１０３の直前の基準
化データは、このような場合、遅れ位相であるか、また
は最悪でも位相差が略零に等しくなると考えられるので
、本実施例においては、最悪の条件となる位相差が零に
等しいものとする。

従って、第２図（ｂ）における左側の基準化データ１０
３が入力された時点においては、レジスタ１４および１
５にはＯと−５とが保持されている。この時の平均化回
路１６の位相差平均値の出力値は、前記２値の平均値を
１ビツト右シフトして−３として出力され、位相制御判
定回路１７に入力される。

位相制御判定回路１７においては、所定の範囲を越える
数値の位相差平均値（−３〉の入力に対応して、上足表
に見られるように位相補正の対象外であると判定され、
位相補正停止の制御信号が位相ｖ制御回路１８に送出さ
れる。この場合においては、位相制御回路１８における
ｆ１″Ｌ相補正作用は停止され、出力クロック１０５の
位相は、基準クロック１０２そのものの位相において出
力される。しかしながら、第２図（ａ）および（ｂ）か
ら明らかなように、右側の基準化データ１０３は同期か
らはずれてはいない。

次に、右側の基準化データ１０３が入力される時点にお
いては、出力クロック１０５の位相が基準クロック１０
２の５周期分だけ右側にずれており、位相検出回路１２
から出力される位相差値１０４としては＋５が出力され
る。従って、レジスタ１４および１５においては、−５
および＋５の位相差値が保持されることになり、この結
果として平均化回路１６からは位相差平均値として０が
出力される。従って、位相制御判定回路１７からは、位
相補正作用実施の１Ｉｉ１１御信号が出力され、位相制
御回路１８に出力される。しかしながら、この場合にお
いては、位相差平均値がＯであるため、Ｅ足表に見られ
るように位相補正量は零となり、位相補正は行われない
、すなわち、出力クロック１０５は、基準クロックの位
相そのものの位相にて出力される。

次に、本発明の第２の実施例について説明する。第３図
は、前記第２の実施例のブロックである。第３図に示さ
れるように、本実施例は、基準化回路２１と、位相差検
出回路２２と、レジスタ２３および２４と、平均化回路
２５と、位相制御判定回路２６と、位相制御回路２７と
、を備えて構成される。

本実施例の前記第１の実施例との相違点は、第１の実施
例におけるレジスタ選択回路１３を省略するために、レ
ジスタ２３の出力値をレジスタ２４に入力する構成をと
っていることである。この構成を用いることにより、基
準化データ２０３が人力される毎に、レジスタ２３には
、基準化データ２０３と出力クロック２０５との位相差
が保持され、レジスタ２４には、レジスタ２３の内容、
すなわち、その直前に入力された基準化データ２０３と
出力クロック２０５との位相差が保持されている。

従って、第１の実施例の場合と同様に、二つのレジスタ
２３および２４には、連続した二つの基準化データと出
力クロックとの位相差が保持される。

その他の動作については、第１の実施例の場合と全く同
様であり、説明は省略する。

〔発明の効果〕

以上、詳細に説明したように、本発明は、連続して入力
されるＮビットの人力データの位相差平均値の数値範囲
を判別して、前記位相差平均値が所定の数値範囲内にあ
る場合には、その位相差平均値に対応して基準クロック
の位相を制御して出力し、前記位相差平均値が所定の数
値範囲を越える場合には、位相補正作用を停止すること
により、フロッピィディスク駆動装置から出力されるピ
ークシフトを持ったデータに対しても、同ｆｔＪｌはず
れを完全に排除することができるという効果がある。

【図面の簡単な説明】

第１図は、本発明の第１の実施例のブロック図、第２図
（ａ）および（ｂ）は、前記第１の実施例における主要
信号のタイミング図、第３図は、本発明の第２の実施例
のブロック図、第４図は従来例のブロック図、第５図（
ａ）、（ｂ）および（Ｃ）は、前記従来例における主要
信号のタイミング図である。 図において、１１．２１．３１・・・・・・基準化回路
、１２．２２・・−・・・位相差検出回路、１３・・−
・−・レジスタ選択回路、１４．１５，２３．２４・・
・・・・レジスタ、１６．２５・−・・・・平均化回路
、１７．２６・・・・・・位相制御’ｐＨ定回路、１８
．２７・・・・・・位桁制御回路、 ３２・−・・・・二進カウンタ、 ３３・・・・・・Ｄタイ プ・フリップフロップ。

Claims (1)

1. 【特許請求の範囲】 入力データと所定の位相関係を有する信号を出力するデ
   ィジタル位相制御回路において、連続したＮ（正の整数
   ）ビットの入力データと前記出力信号との位相差を検出
   する手段と、前記位相差を順次入力して保持するＮ個の
   レジスタと、 前記レジスタに保持されるＮ個の値の平均値を生成して
   出力する手段と、 前記平均値が所定の範囲内の数値であるか否かを検出す
   る手段と、 前記平均値が前記所定の範囲内の数値である場合には、
   その平均値の数値に応じて前記出力信号の位相補正作用
   を行い、前記平均値が前記所定の範囲を越える数値であ
   る場合には、位相補正作用を停止する位相制御手段と、 を備えることを特徴とするディジタル位相制御回路。