JPH0342481Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は農業機械、建築、土木機械等の作業用
機械に関し、更に詳述すればマイクロコンピユー
タを用いた自動制御装置を搭載した作業用機械に
関する。

第１図に示す如きコンバインには近時多様な自
動制御機能が付与されている。即ち自動操向、自
動刈高さ調節、自動扱深さ調節、自動車速調節等
がそれであり、併せて多くの自動的な監視機能、
保護機能が付与されており、各種センサの進歩と
相俟つてより多くの制御を行わせんとする傾向に
ある。このためにマイクロコンピユータを用いた
自動制御装置を搭載して電子回路の簡素化を図
り、併せて制御の多様化への対応を容易化するこ
とが行われている。しかしながらこれらの作業用
機械は屋外で使用され、振動も多いのでマイクロ
コンピユータにとつてはその使用条件は過酷であ
り、また機械そのものは走行し、刃物等危険な部
品を有し、また重量物を扱う場合も多いので、マ
イクロコンピユータの故障による自動制御装置の
暴走により極めて危険な事態を招来することが憂
慮される。

本考案は斯かる事情に鑑みてなされたものであ
つて、マイクロコンピユータの動作を実質的に常
時監視するように構成してその動作に異常が認め
られた場合にはマイクロコンピユータをリセツト
して自動制御装置の暴走による危険を回避できる
ようにすると共に、マイクロコンピユータが正常
動作に復帰した場合には、自動的に制御を再開さ
せるようにした作業用機械の提供を目的とする。

以下本考案に係る作業用機械をコンバイン（以
下本案機という）における実施例を示す図面に基
いて詳述する。第２図は本案機の自動制御装置の
要部を略示する回路図である。

マイクロコンピユータ１０はこの自動制御装置
の制御中枢であつてCPU（中央処理装置）１１、
入出力インターフエース１２、ROM（読出し専
用メモリ）１３及びRAM（ランダムアクセスメ
モリ）１４等からなり、操作コラム１の内部等に
収納されている。入出力インターフエース１２の
多数の入力ポート１２ａには刈高さを夫々上昇、
下降調節する際に手動操作されるスイツチ３１，
３２、刈高さ自動調節のために刈取部２と圃面と
の離隔寸法を検出するハイトセンサの刈高さ上昇
指令、下降指令用の接点３３，３４、増速、減速
を夫々指示する際に夫々操作するスイツチ３５，
３６、緊急時にエンジンを停止する場合に操作す
るスイツチ３７、更には扱胴回転数検出回路３８
の３つの出力端子３８ａ，３８ｂ，３８ｃ等が連
なつている。各入力ポートは例えばバツテリ３９
の電位相当のハイレベルの操作信号が入力されな
い場合はローレベルにあるように構成されてい
る。扱胴回転数検出回路３８は扱胴負荷が正常で
あると判断される適正回転数の上限値以上の軽負
荷状態になつた場合には増速を指示すべく出力端
子３８ａをハイレベルとし、前記適正回転数の下
限値以下の重負荷状態になつた場合には減速を指
示すべく出力端子３８ｂをハイレベルとし、前記
下限値より更に低い異常な重負荷状態となつた場
合はこれを報じるべく出力端子３８ｃをハイレベ
ルとする。

一方出力ポート１２ｂにはアクチユエータ、ラ
ンプ等の被制御系部品が接続されている。４１，
４２，４３，４４は各種のモニタランプ、警報ラ
ンプであり、例えば扱胴回転数検出回路３８の出
力端子３８ｃがハイレベルになつた場合にはラン
プ４１が点灯する。ソレノイド４５，４６は刈高
さ調節装置の油圧回路中に設けた電磁切換弁の切
換制御用のものであつて、スイツチ３１、接点３
３が閉路した場合にソレノイド４５を励磁して刈
取部２を上昇させ、またスイツチ３２、接点３４
が閉路した場合にソレノイド４６を励磁して刈取
部２を下降させるようにしてある。ソレノイド４
７，４８は速度調節用の油圧回路中に設けた電磁
切換弁の切換制御用のものであつて、スイツチ３
５が閉路した場合又は検出回路３８の出力端子３
８ａがハイレベルになつた場合にはソレノイド４
７を励磁して増速させ、またスイツチ３６が閉路
した場合又は検出回路３８の出力端子３８ｂがハ
イレベルになつた場合にはソレノイド４８を励磁
して減速させる。そしてスイツチ３７が閉路した
場合は、図示しないセンサによつてエンジン停止
が確認される迄ソレノイド４８を励磁してエンジ
ンへの燃料供給を断つようにしている。このよう
な制御を行わせるための制御プログラムはROM
１３に格納されており、また演算制御中の必要デ
ータの格納はRAM１４を利用して行われる。

而してROM１３の制御プログラムはその実行
中において、特定の出力ポート１２b₁からハイレ
ベルのパルスP₁を繰り返し発し得る内容となつ
ており（第３図イ参照）、パルス間隔ｔは時間t₁
よりも短くなるようにしてある。このようなパル
ス信号の周期はt₁より短い一定周期のものであつ
ても、不定周期のものであつてもよい。

出力ポート１２b₁はリトリガラブルなモノマル
チバイブレータ（以下モノマルチという）５１の
トリガ端子に接続され、出力ポート１２b₁から発
せられるパルスP₁にてトリガされるようにして
ある。このモノマルチ５１がトリガされて発する
パルスP₂の時間幅が前述の時間t₁に選択されてい
る（第３図ロ参照）。従つてマイクロコンピユー
タ１０が正常に動作してパルスP₁をt₁より短い時
間間隔で繰返し発している限り、モノマルチ５１
の出力はハイレベルとなり、パルスP₁の間隔ｔ
がｔ＞t₁となつた場合にはその出力がローレベル
になる。

モノマルチ５１の出力端子は遅延時間t₂のオフ
デイレイ回路５２の接続され、この回路５２の出
力はインバータ５３に与えられる。インバータ５
３の出力P₃（第３図ハ参照）はパルス発振器５７
に出力される。パルス発振器５７は無安定マルチ
バイブレータからなり、その入力がハイレベルに
なると一定パターンのパルス信号P₄を出力し
（第３図ニ参照）、該出力はORゲート５４を介し
てCPU１１のリセツト端子１１ａに与えられる。
パルス発振器５７が発するパルス信号P₄は、ロ
ーレベルにある時間t₃が、ソレノイド４５等の各
種アクチユエータ類の応答時間よりも十分に短
く、また前述のパルスP₁の間隔ｔよりも長い時
間（例えばt₁程度）に設定されている。以上のよ
うにモノマルチ５１及びオフデイレイ回路５２は
パルスP₁が一定時間（t₁＋t₂）以上発せられない
か否かを検出する回路として働くのである。そし
てパルス発振器５７は、マイクロコンピユータ１
０又はCPU１１のリセツト信号を断続的に発生
する回路として働くのである。

前記ORゲート５４の今一つの入力はキースイ
ツチ５０投入時にマイクロコンピユータ１０をリ
セツトするためのパワーオンリセツト回路５５に
連なつている。キースイツチ５０が閉路されると
キースイツチ５０及びパワーオンリセツト回路５
５間に介在させた定電圧回路５６がバツテリ３９
に繋がり、定電圧回路５６出力は徐々に立上つて
やがてその設定電圧に達する。パワーオンリセツ
ト回路５５は、定電圧回路５６の出力端子とボデ
イアース間に介装したツエナーダイオード５５ａ
と抵抗５５ｂとの直列回路及びツエナーダイオー
ド５５ａのカソードに抵抗５５ｃを介してそのコ
レクタを接続し、ベースに前記直列回路の中間ノ
ードを抵抗５５ｂを介して接続し、またエミツタ
をボデイアースしたトランジスタ５５ｅ等からな
り、このトランジスタ５５ｅのコレクタを出力端
子としてORゲート５４に接続している。ツエナ
ーダイオード５５ａのツエナー電圧は定電圧回路
５６の設定電圧よりも若干低く選択してある。従
つてキースイツチ５０の投入後、定電圧回路５６
の出力がツエナーダイオード５５ａのツエナー電
圧を上回る迄の間はトランジスタ５５ｅはオフし
ており、このためにCPU１１のリセツト端子１
１ａはハイレベルとなりCPU１１、従つてマイ
クロコンピユータ１０はリセツトされる。これに
よりCPU１１の制御はスタート状態に戻る。そ
の後、定電圧回路５６の出力がツエナー電圧を上
回るとトランジスタ５５ｅはオンし、ORゲート
５４の入力はローレベルになり、CPU１１のリ
セツトが解除され所要の制御が可能な状態にな
る。

叙上の如く構成された本案機はキースイツチ５
０の閉路により上述した如きパワーオン時のリセ
ツト動作後、マイクロコンピユータ１０により刈
高さ調節及び車速調節が行われていく。この間、
出力ポート１２b₁からは第３図イに示すようにパ
ルスP₁が次々と発せられるのでモノマルチ５１
出力はハイレベルを維持し、インバータ５３出力
はローレベルとなつている（第３図ハ）。

然るところ何らかの理由によりCPU１１に異
常が発生してパルスP₁が発せられない状態にな
つた場合は最後のパルスP₁′が発せられてから時
間t₁後にパルスP₂が消滅し、モノマルチ５１出力
は第３図ロに示すようにローレベルとなる。この
ようにローレベルに転じたあとオフデイレイ回路
５２の遅延時間t₂の間に出力ポート１２b₁から２
点鎖線で示すようにパルスP₁が発せられた場合
は２点鎖線で示すようにモノマルチ５１がトリガ
されてインバータ５３出力も２点鎖線で示すよう
にローレベルを継続するが、時間t₂内にパルスP₁
が発せられない場合にオフデイレイ回路５２出力
がローレベルになり、インバータ５３の出力P₃
は第３図ハに示すようにハイレベルになり、パル
ス発振器５７は前述のパルス信号P₄をリセツト
端子１１ａに与える。リセツト端子１１ａはハイ
レベルの間CPU１１をリセツトしてスタート状
態に戻し、ローレベルの間はCPU１１のリセツ
トを解除する。

つまりサージ侵入等によつてパルスP₁が欠落
したような場合はオフデイレイ回路５２の働きに
よりCPU１１をリセツトさせることなく、その
まま自動制御を継続させるが、時間t₁＋t₂に亘つ
てパルスP₁が発せられない場合は、パルス発振
器５７は所定パターンのパルス信号P₄をCPU１
１のリセツト端子１１ａに与え、パルス信号P₄
がハイレベルの間はCPU１１をリセツト状態に
戻してマイクロコンピユータ１０による制御を行
わせず、また、パルス信号P₄がローレベルにな
るとリセツトを解除して、マイクロコンピユータ
１０が正常状態に復帰したか否かを確認する。即
ち、マイクロコンピユータ１０が瞬時的誤動作を
した後、正常状態に復帰したような場合は、
CPU１１のリセツト端子１１ａがローレベルと
なつたリセツト解除時に出力ポート１２b₁からは
パルス信号P₁が出力されるので、リセツト端子
１１ａはローレベルとなつてリセツトは解除さ
れ、爾後はマイクロコンピユータ１０による自動
制御が再開される。またマイクロコンピユータ１
０が正常状態に復帰していない場合はパルス発振
器５７の動作は継続し、CPU１１のリセツト端
子１１ａはハイレベルとなりCPU１１はリセツ
ト状態にされる。このときリセツトの時間は十分
に長く、またリセツト解除の時間、即ちパルス発
振器５７の発するパルス信号P₄のローレベルの
時間t₃は、ソレノイド４５等の各種アクチユエー
タ類の応答時間よりも十分短い時間に設定されて
いるため、マイクロコンピユータ１０のリセツト
解除の間にアクチユエータ類が動作する虞れがな
く安全であり、しかもマイクロコンピユータ１０
が正常状態に復帰した場合には何らの操作をも要
することなく所要の自動制御が再開されるため操
作性に優れている。

以上詳述したように本考案はマイクロコンピユ
ータを用いた自動制御装置を搭載した作業用機械
において、マイクロコンピユータの所定の出力ポ
ートから一定周期又は不定周期のパルス信号を発
せしめるように制御プログラムを構成し、前記パ
ルス信号が一定時間以上発せられないか否かを検
出する回路と、該回路が一定時間以上発せられな
いことを検出した場合に、マイクロコンピユータ
のリセツト信号を断続的に発生する回路とを設
け、リセツト信号遮断時間を被制御系のアクチユ
エータの応答時間よりも短い時間としたものであ
るので、自動制御装置の暴走による危険を回避で
きる。また上述のようにリセツト解除時間を被制
御系のアクチユエータの応答時間よりも短い時間
としているのでマイクロコンピユータが正常に復
帰したか否かを調べている間において、これが未
だ正常に復帰していないときにアクチユエータが
不要の又は誤つた動作をして危険な事態を招来す
るということがない。このように本考案により安
全性、信頼性、さらには操作性の優れた作業用機
械の実現が可能となる。

【図面の簡単な説明】

図面は本考案の実施例を示すものであつて、第
１図はコンバインの略示側面図、第２図は自動制
御装置の要部回路図、第３図イ，ロ，ハ，ニはそ
の動作説明のためのタイムチヤートである。 １０……マイクロコンピユータ、１１……
CPU、１２……入出力インターフエース、１２
ａ……入力ポート、１２ｂ……出力ポート、１３
……ROM、５１……モノマルチ、５２……オフ
デイレイ回路、５５……パワーオンリセツト回
路、５７……パルス発振器。

Claims (1)

【実用新案登録請求の範囲】
1. マイクロコンピユータを用いた自動制御装置を
   搭載した作業用機械において、マイクロコンピユ
   ータの所定出力ポートから一定周期又は不定周期
   のパルス信号を発せしめるよう制御プログラムを
   構成し、前記パルス信号が一定時間以上発せられ
   ないか否かを検出する回路と、該回路が一定時間
   以上発せられないことを検出した場合に、マイク
   ロコンピユータのリセツト信号を断続的に発生す
   る回路とを設け、リセツト信号遮断時間を被制御
   系のアクチユエータの応答時間よりも短い時間と
   したことを特徴とする作業用機械。