JPH0342613B2

JPH0342613B2 -

Info

Publication number: JPH0342613B2
Application number: JP20172783A
Authority: JP
Priority date: 1983-10-27
Filing date: 1983-10-27
Publication date: 1991-06-27
Also published as: JPS6093824A

Description

【発明の詳細な説明】本発明は、例えば自動車やオートバイの走行速
度あるいはエンジン回転数等の測定量の変化に関
連して発生するパルス信号を計数するパルス計数
装置に関するものである。

一般に、測定量に比例したパルスにより、測定
量を表示するものとしては、基準クロツク信号に
より設定されたゲートタイムで測定量に比例した
パルスを計数し、この計数値をラツチして逐次更
新表示するようにした装置が知られている。この
装置は基準クロツク信号によるゲートタイムの設
定により更新可能時間が決定され、このゲートタ
イム内に入力されるパルス数の密度に応じて測定
精度が左右されるが、一般的に測定量の変化に比
例したパルスを高密度にすることは、パルス発生
器がかなり高価なものとなるばかりでなく、仮に
安価に提供されたとしても、高速時におけるクロ
ツク周期内に発生するパルス数が極めて多くな
り、カウンタの容量を増大しなければならず、総
体的に極めて大型で、高価な装置となるという欠
点があつた。またゲートタイムを長くして、この
ゲートタイム内に入力されるパルス数を相対的に
増大させる方法も容易に達成できるが、測定量の
急激な変化に追従することはできないという欠点
があつた。従つて一般には、第１図に示すよう
に、入力端子１に測定量の変化に比例したパルス
が入力された時、この入力端子１に接続された計
数周期を有するカウンタ２で計数し、カウンタ２
の計数終了時に、複数個たとえば４個のレジスタ
３ａ，３ｂ，３ｃ，３ｄにカウンタ２の計数値を
それぞれ記載させ、これらのレジスタ３ａ〜３ｄ
に記載された計数値を加算器４で加算し、この加
算値Ｐに応じた値を表示するようにしている。

第１図の回路の動作を第２図を加えて説明する
と、測定量たとえば走行速度の変化に比例したパ
ルスＡが入力されると、カウンタ２の計数終了時
t₁，t₂，t₃，t₄に各表示切換時間たとえば１秒で
それぞれ計数されたパルス数P₁，P₂，P₃，P₄が
レジスタ３ｄ，３ｃ，３ｂ，３ａ、で記憶され、
この記憶されたパルス数P₁，P₂，P₃，P₄が加算
器４で加算され、表示器５で（P₁＋P₂＋P₃＋P₄）
の値に応じた走行速度が表示される。

ここで、急激に走行速度が減少し、t₄において
０Km／ｈとなつたりすると、カウンタ２の計数終
了時t₅では、新しい表示切換時間t₄〜t₅で計数さ
れたパルス数P₅＝０が新しくレジスタ３ａに入
り、それまでレジスタ３ａ，３ｂ，３ｃで記憶さ
れていたパルス数P₄，P₃，P₂は順次シフトされ
てレジスタ３ｂ，３ｃ，３ｄへ移り、一番古い表
示切換時間t₀〜t₁で計数されたパルス数P₁はシフ
トされてレジスタ外へ出され、加算器４で加算さ
れた（P₂＋P₃＋P₄＋０）の値に応じた走行速度
が表示器５で示され、走行速度が０Km／ｈになつ
たにもかかわらず表示はある速度値を示すことに
なる。

また次の計数終了時t₆では、新しい表示切換時
間t₅〜t₆で計数されたパルス数P₆＝０が新しくレ
ジスタ３ａに入り、それまでレジスタ３ａ，３
ｂ，３ｃで記憶されていたパルス数P₅，P₄，P₃
は順次シフトされてレジスタ３ｂ，３ｃ，３ｄへ
移り、最も古い表示切換時間t₁〜t₂で計数された
パルス数P₂はシフトされてレジスタ外へ出され、
加算器４で加算された（P₃＋P₄＋０＋０）の値
に応じた走行速度が表示器５で示され、走行速度
が０Km／ｈであるにもかかわらず表示はまだある
速度値を示し続ける。

以下、計数終了時t₇でも前述と同様にレジスタ
３ａ〜３ｄで記憶されているパルス数P₃〜P₆の
シフトが行われ、最も古い表示切換時間t₂〜t₃で
計数されたパルス数P₃がレジスタ外へシフトさ
れる代わりに新しい表示切換時間t₆〜t₇で計数さ
れたパルス数P₇＝０がレジスタ３ａに入り、加
算器４で加算された（P₄＋０＋０＋０）の直に
応じた走行速度が表示器５で示され、末だ表示値
が０Km／ｈにならない。

そして、計数終了時t₈でレジスタ３ａ〜３ｄに
記憶されているパルス数P₄〜P₇のシフトが行わ
れ、最も古い表示切換時間t₃〜t₄で計数されたパ
ルス数P₄がレジスタ外へシフトされる代わりに
新しい表示切換時間t₇〜t₈で計数されたパルス数
P₈＝０がレジスタ３ａに入ると、レジスタ３ａ
〜３ｄの総和は（０＋０＋０＋０）となり、ここ
で始めて表示器５で表示される走行速度は０Km／
ｈとなる。

このように、従来のパルス計数装置を用いた走
行速度計では、実際に車が停車してから表示が０
Km／ｈを示すまで４秒も必要となり、応答性が遅
く実際の速度感覚値と表示値に違いがあるという
欠点があつた。

本発明は、前記従来装置の欠点を解消するた
め、ゲートタイムを複数に分割して測定量に応じ
て発生するパルスをカウントし、ゲートタイム内
のパルス数の変化を知り、この変化によりゲート
タイム内に計数したパルス数を補正し、補正した
結果に応じた数値を表示することを特徴とし、そ
の目的は急激なパルス数の変化に対する応答性を
速くするパルス計数装置を提供するものである。

前記目的を達成するための本発明は測定量の変
化に応じて発生するパルスを計数するゲートタイ
ムを多分割し、この多分割したゲートタイムの時
間経過時毎に計数したパルス数を複数個のレジス
タの内、第１のレジスタに記憶させ、以後時間経
過時毎に計数した新しいパルス数を前記第１のレ
ジスタに記憶させるとともにそれまで各レジスタ
に記憶していたパルス数を順次後段のレジスタに
シフトして最後段のレジスタに入つていたパルス
数を消し、前記第１のレジスタに記憶された最新
パルス数に応じて各レジスタのパルス数を補正
し、補正後の全レジスタの記憶値に応じた値を表
示するようにしたパルス計数装置において、前記
最新のパルス数が第１のレジスタを含んで連続し
ているかを判定しその第１の連続数を求める第１
の判定手段と、前記最新のパルス数が前記第１の
レジスタを含んで連続しているレジスタ以外にも
連続しているかを判定し、その第２の連続数を求
める第２の判定手段と、前記第１及び第２の連続
数の差を求める比較手段と、この比較結果に基づ
いて第１のレジスタ以外のレジスタの値を補正す
る手段とを備え、最新パルス数の連続数に応じた
補正を行なうように構成されるものである。

以下添付図面に基づいて本発明の一実施例を詳
述する。

第３図は本発明の一実施例のパルス計数装置の
ブロツク図であり、同図において、６は図示しな
い速度検出部の測定量に応じて発生されるパルス
を入力する入力端子、７は入力端子６で入力した
パルスの計数時間を設定するタイマで、計数時間
はゲートタイムを任意整数で除算した値になつて
おり、本実施例ではゲートタイムの１／Ｎの時間
に設定してある。８は設定された計数時間の間に
入力端子６で入力されたパルスをカウントするカ
ウンタ、９はカウンタ８でカウントしたパルス数
を記憶する複数個のレジスタからなる記憶部で、
記憶部９のレジスタ数は前記ゲートタイムを計数
時間で除算した時の商の値になつており、本実施
例ではＮ個を用い、カウンタ８でカウントしたパ
ルス数を計数時間経過時毎に記憶部９の最新パル
ス数として記憶する第１のレジスタ９₁に入力す
るて共にそれまでレジスタ９₁，９₂…９_N-1に記
憶していたパルス数を順次レジスタ９₂，９₃…９
_Ｎへシフトし、レジスタ９_Nで記憶していたパルス
数は記憶部９から消されるようになつている。各
レジスタの値はパルス数が入力される毎に後述す
る演算回路１０へ全て入力される。演算回路１０
はレジスタ９₁に入力されたゲートタイム内の最
新パルス数と他のレジスタ９₂〜９_Nに記憶されて
いるそれまでのパルス数とをそれぞれ比較して急
激なパルス数の変化すなわち増減状態を比較判定
し、その判定結果に基づいてレジスタ９₂〜９_Nに
記憶されているパルス数の内容を補正する指令を
出すものである。この補正指令に基づいて分配器
１１は各レジスタ９₂〜９_Nのパルス数を書き換え
て各レジスタ９₂〜９_Nに記憶させ、その後レジス
タ９₁〜９_Nに記憶されているパルス数は加算器１
２で加算され、ラツチ回路１３で表示に必要な駆
動がなされ、表示部１４で加算器１２の値に応じ
た数値が表示される。

次に前記演算回路１０の構成を第４図に基づい
てより詳細に説明する。

各レジスタ９₁〜９_Nに記憶されたパルス数は比
較判定回路１５においてレジスタ９₁のパルス数
P₁とレジスタ９₂〜９_Nのパルス数P_i（ｉ＝２〜Ｎ）
がそれぞれ比較され、｜（P₁−P_i）｜≧Ｘ（Ｘはある
設定値）であると判定されると、正負判定回路１
６において（P₁−P_i）の正負が判定され、その結
果に基づいて第１又は第２の補正指令回路１７，
１８においてレジスタ９₂〜９_Nのパルス数をある
所定値で書き換えて補正する指令が出される。こ
のレジスタ９₂〜９_Nの書き換え補正指令は分配器
１１へ転送され、分配器１１は補正指令に基づい
て、レジスタ９₂〜９_Nの値を書き換える。一方、
前記比較判定回路１５で｜（P₁−P_i）｜＜Ｘと判定
されると前記第１の判定手段である第１の連続数
判定回路１９でパルス数P₁がレジスタ９₁〜９_N内
でレジスタ９₁を含んで２回以上連続しているか
否かを判定し、その連続数K₁をカウントする。
第２の連続数判定回路２０はレジスタ９₂〜９_Nの
パルス数の内パルス数P₁以外の値で連続してい
る値があるか否かを判定する。

前記第１、第２の連続数判定回路１９，２０の
結果に基づいて、第３の補正指令回路２１はレジ
スタ９₂〜９_Nのパルス数の内少なくとも１つをレ
ジスタ９₁のパルス数P₁に書換えて補正する指令
を出し、第４の補正指令回路２２はレジスタ９₂
〜９_Nの内所定のパルス数を前記連続しているパ
ルス数P₁以外の値に書き換えて補正する指令を
出して、その結果を分配器１１へ転送する。

前記第２の判定手段である第３の連続数判定回
路２３はパルス数P₁がレジスタP₁を含んで連続
しているレジスタ及び最後段のレジスタP_Nを含
んで連続しているレジスタ以外にも１回以上連続
しているか否かを判定し、その連続回数K₂をカ
ウントする。前記比較手段である連続数比較回路
２４は前記連続回数K₁及びK₂において（K₁−
K₂）≧２であるか否かを比較する。（K₁−K₂）≧
２であれば、第５の補正指令回路２５はレジスタ
９₂〜９_Nの内所定のパルス数をパルス数P₁の値に
書換えて補正する指令を出し、又第６の補正指令
回路２６はレジスタ９₂〜９_Nの内所定のパルス数
をパルス数P₁以外の値に書換えて補正する指令
を出し、その結果を分配器１１へ転送する。前記
第１のレジスタ以外のレジスタの値を補正する手
段は上記第５及び第６の補正指令回路２５，２６
によつて構成される。

以上によつて構成される本発明の動作を第５図
演算回路のフロチヤートをも参照して詳述する。

先ず、入力端子６から入力したパルスをカウン
タ８でカウントし、ゲートタイムの１／Ｎ時間経
過毎にレジスタ９₁へ入力する。このレジスタ９₁
に入力されたパルス数は１／Ｎ時間経過毎に順次
レジスタ９₂→９_Nへとシフトされる。そして、こ
れらレジスタ９₁〜９_Nのパルス数は演算回路１０
を構成する比較判定回路１５へ転送される。比較
判定回路１５はレジスタ９₁のパルス数P₁と他の
レジスタ９₂〜９_Nのパルス数P_i（ｉ＝２〜Ｎ）を
それぞれ比較してP₁とP_iの差が設定値Ｘ以上すな
わち｜（P₁−P_i）｜≧Ｘであるかを判定する
（STEP1）。尚、本実施例においては説明上設定
値Ｘを「２」とする。少なくとも１つのレジスタ
９₂〜９_Nにおいて｜（P₁−P_i）｜≧２であれば正負
判定回路１６で（P₁−P_i）が正又は負であるかを
判定する（STEP2）。この場合（P₁−P_i）が正で
あればレジスタ９₁へ入力された最新のパルス数
P₁が他のレジスタ９₂〜９_Nのパルス数P_iよりも大
きいことで、つまり最新パルス数が増加傾向にあ
ることを示す。又、逆に、（P₁−P_i）が負であれ
ばパルス数が減少傾向にあることを示す。（P₁−
P_i）が正であれば、第１の補正指令回路１７にお
いて最新パルス数が入力されているレジスタ９₁
のパルス数P₁に他のレジスタ９₂〜９_Nのパルス数
P_iの値を近づけて補正するため、各パルス数P₂〜
P_Nを所定値Y₁で書き換える指令を出す
（STEP3）。この所定値Y₁は、最新のパルス数P₁
もしくは「P₁−１」の値とするが、本実施例で
はY₁を「P₁−１」とする。（P₁−P_i）が負であれ
ば、第２の補正指令回路１８において、最新パル
ス数が入力されているレジスタ９₁のパルス数P₁
に他のレジスタ９₂〜９_Nのパルス数P_iを近づけて
補正するため、各パルス数P₂〜P_Nを所定値Y₂で
書き換える指令を出す（STEP4）。この所定値Y₂
は、最新のパルス数P₁もしくは「P₁＋１」の値
とするが、本実施例ではY₂を「P₁＋１」とする。
これら第１の補正指令回路１７又は第２の補正指
令回路１８で補正指令が出されたレジスタ９₂〜
９_Nのパルス数P_iは分配器１１で補正され、各レ
ジスタ９₂〜９_Nへ転送され、そして各レジスタ９
_１〜９_Nのパルス数は加算器１２で加算され、ラツ
チ回路１３で所定の駆動がなされた後加算された
数値に応じた数値が表示部１４で表示される。

以上STEP1〜STEP4の動作はパルス数が特に
急激に変化した場合、最新のパルス数に近い値に
応じた値を表示部１４に表示させるためのもので
あり、又、所定値Y₁，Y₂を最新のパルス数P₁±
１にしたのは、最新パルス数がレジスタ９₁に入
力されるが、次に入力される最新パルス数を予想
できないため、少しでも現在レジスタ９₁に入力
されている最新パルス数P₁に対する表示部１４
の応答性を速めつつアンダーシユート（表示部１
４の表示値が実際の値よりも小さく表示するこ
と）やオーバーシユート（表示部１４の表示値が
実際の値よりも大きく表示すること）を防ぐため
である。

次にSTEP1において｜（P₁−P_i）｜＜２になつ
た場合、第１の連続数判定回路１９はレジスタ９
_１のパルス数P₁がこのP₁を含んで他のレジスタ９₂
〜９_Nのパルス数P₂〜P_Nにおいて２回以上連続し
ているかを判定する（STEP5）。又、この際２回
以上連続していればその連続回数K₁をカウント
して求める（STEP6）。次にパルス数P₁が２回以
上連続している場合、第２の連続数判定回路２０
はレジスタ９₂〜９_Nの内で２回以上連続している
パルス数P₁以外の値P_jがあるかを判定する
（STEP7）。パルス数P₂〜P_N内で２回以上連続し
ている値P_jがあれば、第３の補正指令回路２１に
おいてパルス数P₁によりレジスタ９_(K1+2)〜９_N内
のパルス数P_(K1+2)〜P_Nを書き換える指令を出す
（STEP8）。さらに、第４の補正指令回路２２に
おいて、パルス数P₁以外の値で２回以上連続し
ている値P_jでレジスタ９_(MK1+1)のパルス数P_(MK1+1)
を書き換え指令を出す。但しＭ＝２，３，…Ｎと
する（STEP9）。このようなSTEP5〜STEP9の
動作はそれほど急激な変化がパルス数P₂〜P_Nと
比較して最新パルス数P₁に起きていないが、入
力パルスの周波数が一定でない（すなわち連続す
る入力パルス数に規則性がない）と判断される場
合で、このような場合、パルス数P₁〜P_Nの値を
最新のパルス数P₁を応じて一定の順序ある数列
に書き換えることにより、P₁を主要視すると共
にそれ以前の状態を記憶しているパルス数P₂〜
P_Nをも考慮し、より実際の値に近い値を表示さ
せるものである。このSTEP8及び９によつて書
き換え指令を出されたパルス数P₂〜P_Nは分配器
１１で書き換えられ、各レジスタ９_2〜Nへ転送さ
れ、その後所定の制御がなされて表示部１４で表
示される。

次にSTEP7においてパルス数P₁以外の値で連
続しているものがなかつた場合、第３の連続数判
定回路２３はパルス数P₁の値がレジスタ９₁及び
９_Nを含まないで他のレジスタ９₂〜９_N-1におい
て２回以上連続しているかを判定して
（STEP10）、この際２回以上連続していればその
連続回数K₂をカウントして求める（STEP11）。
次に前記レジスタ９₁を含んだパルス数P₁の連続
回数K₁がレジスタ９₁を含んで連続しているレジ
スタ及びレジスタ９_Nを含んで連続しているレジ
スタ以外において１回以上連続しているかを判定
して（STEP10）、この際連続していればその連
続回数K₂をカウントして求める（STEP11）。次
に連続回数K₁が連続回数K₂より２以上大きいか
否かを連続数比較回路２４で比較する
（STEP12）。（K₁−K₂）≧２であれば、第５の補
正指令回路２５はパルス数P₁でレジスタ９_(K1+2)
〜９_N内のパルス数を書き換える指令を出す
（STEP13）。さらに、第６の補正指令回路２６は
P₁以外の値P_Kでレジスタ（MK₁＋１）内のパル
ス数を書き換える指令を出す（STEP14）。但し
Ｍ＝２，３，…Ｎとする。尚、STEP1において
｜（P₁−P_i）｜≧２の判定がなされているため、こ
のSTEP10〜14へ至る動作がなされるパルス数の
値は最新のパルス数P₁と他の１つのパルス数P_K
しかなくこのP_Kは一義的に決定される。このよ
うなSTEP10〜14動作はそれほど急激な変化がパ
ルス数P₂〜P_Nと比較して最新パルス数P₁に起き
ていないが、入力パルスの周波数が一定でない
（すなわち連続する入力パルス数に規則性がない）
と判断され、かつ最新入力パルスP₁が連続して
記憶され、ある程度定常状態にあると判断された
場合で、このような場合、パルス数P₂〜P_Nの値
を最新のパルス数P₁及びその連続回数に応じて
一定の順序ある数列に書き換えることにより、
P₁及びその連続回数を主要視すると共にそれ以
前の状態を記憶しているパルス数P₂〜P_Nをも考
慮し、より速く実際の値に近い値を表示させるも
のである。このSTEP13及び14によつて書き換え
指令を出されたパルス数P₂〜P_Nは分配器１１で
書き換えられ、各レジスタ９₂〜９_Nへ転送され、
その後所定の制御がなされて表示部１４で表示さ
れる。

尚、STEP5，10，12において“NO”となつた
場合、最新のパルス数P₁が他のパルス数と比較
してそれ程急激な変化もなくかつ入力パルスの周
波数が一定でないと判定されないためそのまま書
き換えることなくレジスタ９₂〜９_Nへ転送され、
所定の制御がなされた後表示部１４で表示され
る。

次に、この具体的動作を表を参照して説明す
る。

先ずSTEP1〜９の動作を表１に基づいて説明
する。

表１には、ゲートタイムの例えば1/8経過毎に
計数された入力パルス数を８つのレジスタ９₁〜
９₈に順次シフトしながら記憶させた各レジスタ
の内容、演算回路１０及び分配器１１によつて書
き換えられた後の各レジスタの内容、書き換えが
行なわれた後のレジスタの記憶内容に応じた表示
値Ｂ、及びこのような書き換えを行なわない従来
の表示値Ｃが示されている。

初期状態t₀では、各レジスタ９₁〜９₈には
「０」が記憶され、表示値も「０」である。

計数時間t₁で、入力パレスとしてレジスタ９₁
に「２」が入力される。実際は最新パルス数が入
力されているレジスタ９₁の値「２」を８倍した
値「16」もしくはそれに近い値が表示されること
が望ましいが、従来例では「２」が表示される。
そこで本実施例では、先ず比較判定回路１５で最
新パルス数P₁と他の記憶されているパルス数P_i
（ｉ＝２〜８）とのそれぞれの差を求め、その内
の少なくとも１つの差が前記設定値Ｘ（本実施例
ではＸ＝２）を超えると判定した場合さらに正負
判定回路１６で最新パルス数が他のパルス数より
も大きいことから入力パルス数が増加傾向にある
と判定し、第１の補正指令回路１７でパルス数
P₂〜P₈を所定値Y₁（本実施例ではY₁＝P₁−１）＝
１で書き換える指令を出す。従つて書き換えが行
なわれた後の表示部Ｂは「９」となるので、これ
を表示することにより、現在の望ましい表示値
「16」に近い値を表示することになる。

計数時間t₂で、レジスタ９₁に最新パルス数P₁
として「４」が入力されると、前記t₁と同様の動
作によりパルス数P₂〜P₈はY₁＝P₁−１＝４−１
＝３で書き換えられ、表示値Ｂは「25」となる。
この時望ましい表示値は「４」の８倍の「32」で
あるが従来の表示値Ｃはt₁での書き換えが行なわ
れていなかつたりすると「６」となるため、本実
施例によつて望ましい値に近い値が表示できるこ
とになる。

次に計数時間t₁₁で、レジスタ９₁に最新パルス
数P₁として「０」が入力される。この時最新パ
ルス数P₁と他のパルス数P₂〜P₈の差の内少なく
とも１つが設定値Ｘすなわち「２」を越えると比
較判定回路１５で判定され、さらにその差が負で
あると正負判定回路１６で判定されるため、第２
の補正指令回路１８はパルス数P₂〜P₈を所定値
Y₂（本実施例ではY₂＝P₁＋１）＝１で書き換える
指令を出す。その結果書き換えられた表示値Ｂは
「７」となる。望ましい表示値は「０」であり又
従来の表示値Ｃは「11」であるため、本実施例に
よつて望ましい値に近い値が表示できる。この動
作は最新パルス数P₁が設定値Ｘを越え、又、他
のパルス数P₂〜P₈の内少なくとも１つより小さ
いことから以後の入力パルス数が減少傾向である
と判定している。

次に計数時間t₂₁でレジスタ９₁に最新パルス数
P₁として「１」が入力され、比較判定回路１５
でパルス数P₁と他のパルス数P₂〜P₈との差がす
べて設定値Ｘ以内であると判定される。これは最
新パルス数P₁が以前に記憶されているパルス数
P₂〜P₈と比較して大差ないため、以後入力され
るパルス数は増加・減少傾向ではなく、すなわち
大略定常傾向にあることを示している。しかし、
この場合、第１の連続数判定回路１９によつて、
最新パルス数P₁「１」が２回連続していて連続回
数K₁は２と判定され、さらに第２の連続数判定
回路２０によつてパルス数P₁以外の値「０」が
２回連続していると判定されることから入力パル
スの周波数は一定でないと判定され、このような
場合でもやはりレジスタ９₂〜９_Nのパルス数P₂〜
P_NをP₁に応じたある数列に書き換えることが望
ましい。したがつて、第３の補正指令回路２１は
レジスタ９₍₂₊₂₎〜９₈を「１」で書き換える指令
を出す。さらに、第４の補正指令回路２２はパル
ス数P₁以外の連続している値「０」でレジスタ
９_(2M+1)（但しＭ＝２，３，４…Ｎ）すなわちレ
ジスタ９₅及び９₇を書き換える指令を出す。この
場合レジスタ９₂〜９₈のパルス数は〔１・０〕の
ある順序を持つた数列で繰り返えされる。すなわ
ち入力パルス数が大略定常傾向にある際は、記憶
されている前に入力されたパルス数を考慮して入
力された最新パルス数に多少の変化があつても、
その傾向に合う表示がなされることになる。この
場合表示値Ｂは「５」と表示され、望ましい表示
値はパルス数P₁だけ判断すると「１」の８倍の
「８」であるが、大略定常傾向にありかつ、それ
以前に記憶されているパルス数には「０」も多く
あるため、それから判断すると、望ましい表示値
は「８」よりも小さいことになる。すなわち、本
実施例の表示値Ｂの「５」がそれに近い値とな
る。

次に計数時間t₃₁でレジスタ９₁に最新パルス数
P₁として「１」が入力される。この場合比較判
定回路１５でパルス数P₁と他のパルス数P₂〜P₈
との差がすべて設定値Ｘ以内と判定され、さらに
第１の連続数判定回路１９でパルス数P₁がこの
P₁を含んで２回以上連続していないと判定され
る。この場合、入力された最新パルス数に急激な
変化がなくかつ入力パルスの周波数が一定でない
とは認められず、このような場合には書き換えを
行なう必要がないため、そのままの値で表示する
ことにした。

■■■ 亀の甲［0004］ ■■■ 次にSTEP10〜14の動作を表２に基づいて説明
する。

通常、自動車の走行速度等の測定量の変化に応
じたパルスを計数し、それを記憶するレジスタの
数は10個〜20個である。このようにレジスタの数
が多い理由は、多分割されたゲートタイムの１回
当りの切換時間が短かくなり、表示部１４での１
回当りの表示切換えが早くなるため精度の向上が
図れるためである。このSTEP10〜14の動作はこ
のようにレジスタの数が多くなつた時に有効にな
るものであり、表２には、ゲートタイムの例えば
１／１２経過毎に計数された入力パルス数を12のレジ
スタ９₁〜９₁₂に順次シフトしながら記憶させた
各レジスタの内容及び演算回路１０と分配器１１
によつて書き換えられた後の各レジスタの内容が
表されている。

計数時間t₄₁でレジスタ９₁に最新パルス数P₁と
して「１」が入力され、比較判定回路１５でパル
ス数P₁と他のパルス数P₂〜P₁₂との差がすべて設
定値Ｘ（Ｘ＝２）以内であると判定される。そし
て、第１の連続数判定回路１９によつて、パルス
数P₁「１」が２回以上連続していて連続回数K₁は
３と判定され、第２の連続数判定回路２０によつ
てパルス数P₁以外の値が２回以上連続していな
いと判定され、さらに第３の連続数判定回路２３
でレジスタ９₁及び９_Nを含まないでパルス数P₁
「１」が２回以上連続しているかを判定する。こ
の場合レジスタ９₅，９₆で「１」が２回連続して
いるため連続回数K₂は２となる。連続数比較回
路２４は連続回数K₁とK₂を比較して（K₁−K₂）
＝１となるため、レジスタ９₁を含んだパルス数
P₁の連続回数K₁とレジスタ９₁を含まないパルス
数P₁の連続回数K₂とは大差なく一定の順序ある
数列に書き換える必要がないとして分配器１１へ
は補正指令を転送しない。

計数時間t₄₂であらたにレジスタ９₁に最新パル
ス数P₁として「１」が入力される。以下前記t₄₁
と同じ動作の説明は省略する。第１の連続数判定
回路１９によつてパルス数P₁の連続回数K₁は４
と判定され、さらに第３の連続数判定回路２３に
よつて連続回数K₂は１と判定される。この場合
レジスタ９₆〜９₇で連続回数K₂は２、又レジスタ
９₉及び９₁₁でそれぞれ連続回数K₂は１と判定さ
れるが連続回数K₂は一番小さな値を採用するこ
とにする。そして、連続数比較回路２４で（K₁
−K₂）＝３であと判定される。これは、レジスタ
９₁を含んだパルス数P₁の連続回数K₁とレジスタ
９₁を含まないパルス数P₁の連続回数K₂とは差が
あり、レジスタ９₂〜９₁₂の値を一定の順序ある
数列に書き換えた方が、より新しく入力されたパ
ルス数にレジスタの内容を近づけるためである。
そのため、第５の補正指令回路２５はレジスタ９
₍₄₊₂₎〜９₁₂を最新パルス数P₁すなわち「１」で書
き換える指令を出す。さらに、第６の補正指令回
路２６はレジスタ９_(4M+1)（但しＭ＝２，３…Ｎ）
すなわちレジスタ９₉をパルス数P₁以外の値P_Kす
なわち「２」で書き換える指令を出す。尚、この
場合、パルス数P₁以外の値は必ず一種類しかな
いためこの値は一義的に決定される。この書き換
え後のパルス数P₁〜P₁₂は〔１・１・１・２）〕の
連続であり、一定の順序ある数列となつているた
め、より新しいレジスタ９₁〜９₅のパルス数を考
慮した最新の表示がなされることになる。

又、同様に計数時間t₄₃では連続回数K₁は５で
あり、連続回数K₂は３となる。従つて、レジス
タ９₍₅₊₂₎〜９₁₂が「１」で書き換えられ、又レジ
スタ９₍₁₀₊₁₎が「２」で書き換えられる。故に、
書き換え後のパルス数P₁〜P₁₂は〔１・１・１・
１・２〕の連続であり一定の順序ある数列とな
る。

更に、次の計数時間t₄₄でレジスタ９₁に「１」
が入ると連続回数K₁は６、連続回数K₂は４とな
り、従つてレジスタ９₍₆₊₂₎〜９₁₂は「１」で書き
換えられ、書き換え後のパルス数P₁〜P₁₂は
〔１・１・１・１・１・２〕の連続となり一定の
順序ある数列となる。

そして、次の計数時間t₄₅でレジスタ９₁に
「１」が入ると連続回数K₁は７となり、一方レジ
スタ９₉〜９₁₂で「１」が４回連続しており、２
つの連続回数の差が２以上あることから、前記同
様書き換えるように思われるが、最新のパルス数
P₁が最終段のレジスタ９₁₂を含んで連続している
場合には、既にレジスタ９₁₂からレジスタ９外へ
シフトされて出され記憶から消されたパルス数
P_N+1，P_N+2…が「１」だつた可能性もあり、した
がつて単にレジスタ９内に現存する記憶値による
判定は長い時間的視野から考えた場合正確さを欠
くことになり、このような場合すなわち最新のパ
ルス数P₁が最終段のレジスタ９₁₂を含んで連続し
ている場合には、むしろ強制的に書き換えを行わ
ない方が過去の履歴を残す結果として、より望ま
しいものとなることから、連続回数K₂の判定は、
最新のパルス数P₁がレジスタ９₁及び９₁₂を含ん
でいない場合のみ対象とすることにした。

■■■ 亀の甲［0005］ ■■■ なお、計数時間t₄₂，t₄₃，t₄₄等において書き換
え後のレジスタ９₁〜９₁₂に記憶されているパル
ス数P₁すなわち「１」の連続回数が１回ずつ、
たとえば計数時間t₄₂ではP₁すなわち「１」がレ
ジスタ９₁〜９₄で４回、レジスタ９₆〜９₈で３回
と１回の差を有しているが、第６図で示すよう
に、入力パルス信号ａと多分割されたゲートタイ
ムを有するゲート信号ｂとは同期している訳では
ないため入力パルス信号ａの周波数に変動がなく
とも計数時の両信号ａ，ｂの位相関係に応じて最
大１つの計数差を生じることから、前記計数時間
のような場合でも入力パルス数は一定であるとみ
なすこともできるものである。

以上のように本発明によれば入力された最新パ
ルス数を主要とし、かつ以前に記憶されているパ
ルス数の数列に応じて以前に記憶されているパル
ス数を補正することにより、ゲートタイム内の急
激な変化に対する表示値の応答性が速くなり、実
際の速度感覚値と表示値の違いが非常に少なくな
る。

尚、入力パルス数の急激な変化を判定する基準
となる比較判定回路１５で設定した設定値Ｘは任
意に設定可能であり、また補正するため第１、第
２の補正指令回路１７，１８で決めた所定値Ｙ
（Y₁，Y₂）は「P₁±１」の代わりにP₁であつて
もあるいは両方の組み合せであつても良くさらに
書き換えるレジシタ数も予め設定しておくかある
いは比較判定回路１５の判定結果に応じてレジス
タ９₁〜９_Nの全部又は一部を選択する方法でもよ
い。

又、レジスタ９₂〜９_Nのパルス数を一定の順序
ある数列に補正するため第３及び第５の補正指令
回路２１，２５において書き換えるレジスタを
（K₁＋２）番目又、第４及び第６の補正指令回路
２２，２６において書き換えるレジスタを
（MK₁＋１）番目としたが、これは一実施例であ
り、他の方法も考えられる。

以上詳述したように、本発明によれば、あるゲ
ートタイム内に入力されるパルス数を計数して表
示するパルス計数装置において、ゲートタイムを
複数に分割して入力パルスをカウントすることに
より、ゲートタイム内の入力パルスの変化に応じ
てゲートタイム内に計数したパルス数を補正し、
補正した結果を表示することにより、急激な入力
パルスの変化に対し、表示の応答性の速いパルス
計数装置を提供することができる。

【図面の簡単な説明】

第１図は従来のパルス計数装置のブロツク図、
第２図は同装置の動作説明図、第３図は本発明の
一実施例であるパルス計数装置のブロツク図、第
４図は同装置の比較判定回路のブロツク図、第５
図は比較判定回路の動作を示すフロチヤート、第
６図はパルス計数の動作を説明するための波形図
である。６…入力端子、８…カウンタ、９₁〜９_N…レジ
スタ、１０…演算回路、１１…分配器、１２…加
算器、１４…表示部、１５…比較判定回路、１６
…正負判定回路、１７…第１の補正指令回路、１
８…第２の補正指令回路、１９…第１の連続数判
定回路、２０…第２連続数判定回路、２３…第３
の連続数判定回路、２４…連続数比較回路、２５
…第５の補正指令回路、２６…第６の補正指令回
路。

Claims

【特許請求の範囲】

１測定量の変化に応じて発生するパルスを計数
するゲートタイムを多分割し、この多分割したゲ
ートタイムの時間経過時毎に計数したパルス数を
複数個のレジスタの内、第１のレジスタに記憶さ
せ、以後時間経過時毎に計数した新しいパルス数
を前記第１のレジスタに記憶させるとともにそれ
まで各レジスタに記憶していたパルス数を順次後
段のレジスタにシフトして最終段のレジスタに入
つていたパルス数を消し、前記第１のレジスタに
記憶された最新パルス数に応じて各レジスタのパ
ルス数を補正し、補正後の全レジスタの記憶値に
応じた値を表示するようにしたパルス計数装置に
おいて、前記最新のパルス数が第１のレジスタを
含んで連続しているかを判定しその第１の連続数
を求める第１の判定手段と、前記最新のパルス数
が前記第１のレジスタを含んで連続しているレジ
スタ以外にも連続しているかを判定し、その第２
の連続数を求める第２の判定手段と、前記第１及
び第２の連続数の差を求める比較手段と、この比
較結果に基づいて第１のレジスタ以外のレジスタ
の値を補正する手段とを備え、最新パルス数の連
続数に応じた補正を行なうことを特徴とするパル
ス計数装置。