JPH0344247A - 全ディジタル形搬送波再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はディジタル変調された信号、特に振幅位相変
！Ｉｉ　（ＱＡＭ）された信号、又は位相変調された信
号を同期検波するために用いる再生搬送波を得る搬送波
再生回路に関する。

「従来の技術」 第８図に従来の搬送波再生回路を用いた複画装置を示す
、入力端子１１から例えば２５６値振幅位相変調（２５
６ＱＡＭ）された受信信号が同期検波回路１２．１３へ
供給され、電圧制御発振器（ＶＣＯ）１４からの再生搬
送波が同期検波回路１２へ供給されると共にこの再生搬
送波がπ／２移相器１５を通じて同期検波回路１３へ供
給される。同期検波回路１２．１３の各同期検波出力は
それぞれ低域通過ろ波器１６．１７を通じてＡＤ変換器
１８．１９へ供給される。ＡＤ変換器１８の出力の最上
位ビットとして得られる同相チャンネルにおける第１パ
ス信号の推定値ａｌと、ＡＤ変換器１９の出力の最下位
ビットとして得られる直交チャンネルにおｔする振幅お
よび位相誤差情報ｂ５とが乗算器２１で乗算され、ＡＤ
変換器１８の出力の最下位ビットとして得られる同相チ
ャンネルにおける振幅および位相誤差情報ａ５と、ＡＤ
変換器１９の出力の最上位ビットとして得られる直交チ
ャンネルにおける第１パス信号の推定値ｂ１とが乗算器
２２で乗算され、乗算器２１．２２の両乗算結果が引算
器２３で互いに引算され、その引算結果はアナログ積分
器２４で積分され、その積分出力は低域通過が波器２５
で高周波成分が除去されてアナログの制御信号として電
圧制御発振器１４へ供給される。この結果、電圧制御発
振器１４からの再生搬送波は受信信号搬送波と同期する
。

「発明が解決しようとする課題」 このように従来においては電圧制御発振器の制御をアナ
ログ信号で行っていた。また２５６ＱＡＭのように高精
度な位相制御を必要とする変調方式の搬送波再生におい
ては、所要特性として位相誤差は±０．６°以下が、電
圧制御発振器の周波数安定度は±ｌＸｌ０−”以下が要
求されている。このため、外来条件も考慮して所要特性
を満足させるために制御回路が複雑化し、調整性が悪い
、更に、周波数などの設計仕様を変更する際には回路全
体の変更が必要となり経済性に劣っていた。

「課題を解決するための手段」 この発明によれば搬送波波形を記憶した搬送波発生器を
読み出すことにより再生搬送波を得る。

その再生搬送波の位相制御は読み出しアドレスの位相を
変更して行う、つまりこの読み出しアドレスの発生位相
を、受信信号搬送波と再生搬送波との位相差に応じて制
御する。この制御をディジタル構成で行う、このため受
信信号搬送波と再生搬送波との位相差に応じたディジタ
ルの位相制御信号が位相制御信号発生回路で発生され、
その位相制御信号がディジタル積分器で積分されてディ
ジタルの誤差信号が出力され、その誤差信号に応じた位
相情報が位相情報発生回路より出力される。

基準クロックがアドレスカウンタで計数され、その計数
値と前記位相情報とがアドレス変換回路で演算され、そ
の演算結果が搬送波発生器へ読み出しアドレスとして供
給される。あるいは基準クロックを計数するアドレスカ
ウンタに前記位相情報がプリセットされ、そのアドレス
カウンタの計数値が搬送波発生器へ読み出しアドレスと
して供給される。

「実施例」 第１図にこの発明の実施例を示し、第８図と対応する部
分に同一符号を付けである。ＡＤ変換器め識別器１８の
出力とＡＤ変換器の識別器１９の出力とが入力されて位
相制御信号発生回路３１より受信信号搬送波と再生搬送
波との位相差に応じたディジタルの位相制御信号が発生
される０位相制御信号発生回路３１は例えば第８図中の
乗算器２１．２２と引算器２３とより権威され、この場
合は進み位相か遅れ位相かに応じてｌ又は０の１ビツト
のディジタル位相制御信号が得られる。

位相制？ｉｌｌ信号発生回路３１からの位相制御信号は
ディジタル積分器３２で積分され、ディジタルの誤差信
号が出力される。ディジタル積分器３２は例えばアップ
ダウンカウンタであり、ｌの位相制御信号をアップカウ
ントし、０の位相制御信号をダウンカウントし、桁上げ
パルスを誤差信号子〇として出力し、桁下げパルスを誤
差信号−θとして出力する。

積分器３２の誤差信号は位相情報発生回路３３へ供給さ
れ、誤差信号に応じたディジタルの位相情報が発生され
る。一方、端子３４の基準クロックがアドレスカウンタ
３５で計数され、その計数値がアドレスとして出力され
、アドレスカウンタ３５のアドレスが位相情報発生回路
３３の位相情報に応じてアドレス変換回路３６で変換演
算され、そのアドレス変換回路３６の出力がアドレスと
して搬送波発生器３７へ供給され、そのアドレスにより
、記憶されている搬送波波形が読み出され、その読み出
された出力が再生搬送波として同期検波回路へ供給され
る。

この構成により位相制御信号発生回路３１より得られる
受信信号搬送波と再生搬送波との位相差に応じて搬送波
発生器３７へ供給されるアドレスの発生位相が制御され
、再生搬送波の位相が上記位相差をなくす方向に変化す
る。

第２図は第１図の具体例を示す、ｍ送波発生器３７は波
形ＲＯＭ３８ａ、３８ｂとこれらＲＯＭの読み出し出力
をアナログ信号に変換するＤＡ変換器３９ａ、３９ｂと
からなる。波形ＲＯＭ３８ａ。

３８ｂにはそれぞれ搬送波の一周期分の波形の各点の振
幅情報が例えば第３図に示すように記憶されである。こ
の例は波形ＲＯＭ３８ａ、３８ｂの各アドレスのビット
数ｎを５とした場合で１周期は２’−３２個のアドレス
があり、１周期の正弦波形を３２点の振幅情報として記
憶してあり、このどのアドレスから読み始めるかに粘じ
て搬送波の位相が異なり、この場合は３６０°／３２の
位相精度で搬送波を発生することができる。

アドレスカウンタ３５としてアドレスカウンタ３５ａ、
３５ｂの二つが設けられ、アドレスカウンタ３５ａがＯ
に戻る時に、アドレスカウンタ３５ｂにレジスタ４１内
の値がプリセットされ、アドレスカウンタ３５ａより発
生するアドレスに対し、アドレスカウンタ３５ｂより発
生するアドレスが９０度進むようにされる。つまりアド
レスカウンタ３５ａ、３５ｂの各アドレスはアドレス変
換回路３６で位相情報に応じた変換がされた後、波形Ｒ
ＯＭ３８ａ、３８ｂをそれぞれ読み出すように供給され
る。端子３４の基準クロックの周波数を例えば搬送波周
波数ｆの８倍とすると、１周ＦＪ］８サンプルデータで
搬送波を発生させることになり、アドレスカウンタ３５
ａ、３５ｂとして８進カンウタを使用し、その各３ビツ
トのアドレスにアドレス変換回路３６で下位側に２ビツ
ト付加して、計５ビットのアドレスとして波形ＲＯＭ３
８ａ、３８ｂを読み出す、レジスタ４１に２を入れてお
き、アドレスカウンタ３５ｂの初期値を２とし、アドレ
スカウンタ３５ａのアドレスに対し、アドレスカウンタ
３５ｂのアドレスを２だけ進め、これら各３ビツトアド
レスに対しアドレス変換回路３６でそれぞれ２ビツトが
下位に付加されて５ビツトアドレスとされるため、波形
ＲＯＭ３８ｂに与えられるアドレスは波形ＲＯＭ３８　
ａに与えられるアドレスより８だけ進んだものとなり、
ＤＡ変換器３９ａの出力再生搬送波に対し、ＤＡ変換器
３９ｂの出力再生搬送波は９０°位相が進んだものとな
る。

位相情報発生回路３３は２″進カウンタ（この例ではｎ
−５）として構成され、積分器３２から誤差信号子θを
アップカウントし、誤差信号−θをダウンカウントする
。アドレス変換回路３６はｎビット加算器３６ａ、３６
ｂよりなり、ｎビット加算器３６ａ、３６ｂはそれぞれ
２’＝３２進カウンタ３３からの５ビツトの位相情報と
、アドレスカウンタ３５ａ、３５ｂからの各３ビツトの
アドレスとをＭＳＢ　（最上位ビット）を揃えて加算し
、これら加算結果をＬＳＢ　（最下位ビット）側から５
ビツトをそれぞれ波形ＲＯＭ３８ａ、３８ｂに対するア
ドレスとする。

積分器３２からの出力がなく、２７進カウンタ３３の出
力−（０００００）であるとき、８進アドレスカウンタ
３５ａ、３５ｂからの出力に対応する波形ＲＯＭアドレ
スは次のようになる。

アドレスカウンタ　　ＲＯＭアドレス ３５ａ　　３５ｂ　　　　３８ａ　　　　　　３８ｂ（
０００）　、　（０１０）→（０００００）−０、（０
１０００）　−８（００１）　、　（０１１）→（００
１００）−４、（０１１００）　＝１２（０１０）　、
　（ｔｏｏ）→（０１０００）＝８　、　（１００００
）　−１６（０１１）　、　（１０１）→（０１１００
）−１２，（１０１００）　＝２０（ｔｏｏ）　、　（
１１０）→（１００００）＝１６．　（１１０００）　
＝２４（１０１）　、　（１１１）→（１０１００）＝
２０．　（１１１００）　＝２８（１１０）　、　（０
００）→（１１０００）−２４，（０００００）　−０
（１１１）　、　（００１）→（１１１００）−２８，
（００１００）　＝４搬送波は上記のアドレスを順次繰
り返して読みだすことによって再生される。この状態で
、積分器３２から＋θ出力を得た場合、２１進カウンタ
３３でアップカウントされ２″進カウンタ３３の出力−
（００００１）となり、８進アドレスカウンタ３５ａ、
３５ｂからの出力に対応する波形ＲＯＭアドレスは次の
ようになる。

アドレスカウンタ　　ＲＯＭアドレス ３５ａ　　３５ｂ　　　　　３８ａ　　　　　　３８ｂ
（０００）　、　（０１０）→（００００１）＝１　、
　（０１００１）　−９（００１）　、　（０１１）　
　→　（００１０１）−５、（０１１０１）　　−１３
（０１０）　、　（１００）　　→　（０１００１）＝
９　、　　（１０００１）　　−１７（０１１）　、　
（１０１）　　→　（０１１０１）＝１３．　　（１０
１０１）　　＝２１（１００）　、　（１１０）　　→
　（１０００１）−１７，（１１００１）　　−２５（
１０１）　、　（１１１）　　→　（１０１０１）−２
１，（１１１０１）　　＝２９（１１０）　、　（００
０）　　→　（１１００１）＝２５．　　（００００１
）　　−１（１１１）　、　（００１）　　→　（１１
１０１）＝２９．　　（００１０１）　　＝５また、２
′１進カウンタ３３の出力−（０００００）の状態で積
分器３２から−θ出力を得た場合、２″進カウンタ３３
でダウンカウントされ、２Ｍ進カウンタ３３の出力は（
１１１１１）となり、８進アドレスカウンタ３５ａ、３
５ｂからの出力に対応する波形ＲＯＭアドレスは次のよ
うになる。

アドレスカウンタ　　ＲＯＭアドレス ３５ａ　　３５ｂ　　　　３８ａ　　　　　　３８ｂ（
０００）　、　（０１０）→（１１１１１）＝３１．　
（００１１１）　　＝７（００１）　、　（０１１）→
（０００１１）−３、（０１０１１）　　−１１（０１
０）　、　（１００）→（００１１１）−７、（０１１
１１）　　＝１５（０１１）　、　（１０１）→（０１
０１１）μｍ１．　（１００１１）　＝１９（１００）
　、　（１１０）→（０１１１１）＝１５．　（１０１
１１）　　＝２３（１０１）、（１１１）　　→　（１
００１１）−１９，（１０１１１）−２７（１１０）、
（０００）　　→　（１０１１１）−２３，（１１１１
１）−３１（１１１）、（００１）　　→　（１１０１
１）−２７，（０００１１）−３例）　　０００　　　
　００１　　　　１１１＋１１１１１　　　　＋１１１
１１　　　　＋１１１１１以上の例を第４図に示す、た
だし、これは１周期を１６アドレスでｔＩ威した場合の
例である。このアドレスの数は要求される出力位相の精
度に応して適宜選択すればよい。

搬送波の１１８１期を８サンプルデータで出力し、ｎ＝
５の場合における２”−３２進カウンタ３３の出力（位
相情報）と、波形ＲＯＭ３８ａに対する読み出しアドレ
スとの関係を第５図に示す、２″進カウンタ３３の出力
がｏｏｏｏｏの時、得られる再生搬送波に対し、２ａ進
カウンタ３３の出力が００００１の時、得られる再生搬
送波は３６０°／３２だけ位相が遅れる。以下同様に、
２ａ進カウンタ３３の出力がｌ増加するごとに得られる
再生搬送波の位相は順次３６０”／３２ずつ遅れたもの
となる。

第２図において２″進カウンタ（位相情報発生回路）３
３の出力（位相情報）に応じてアドレスカウンタ３５ａ
、３５ｂよりのアドレスがずらされてＤＡ変換器３９ａ
より得られ再生搬送波の位相が受信信号搬送波の位相と
一致する方向に制御される。

第６図にこの発明の他の実施例を示し、第１図と対応す
る部分に同一符号を付けである。この例においては位相
情報発生回路３３からの位相情報がアドレスカウンタ３
５にプリセットされ、このアドレスカウンタ３５の出力
をアドレスとして搬送波発生器３７が読み出される。ア
ドレスカウンタ３５に対するプリセットは搬送波の１周
期ごとに行われる。

この具体例を第７図に示す。この例では位相情報発生回
路３３として２′１進カウンタ３３ａ、３３ｂが設けら
れ、これら２１１進カウンタ３３ａ、３３ｂは積分器３
２の＋θ誤差信号をアップカウントし、−〇誤差信号を
ダウンカウントする。ＤＡ変換器３９ａ、３９ｂの再再
生搬送波の位相を９０’ずらすために、２１１進カウン
タ３３ｂにはレジスタ４２の内容がプリセットされる。

ｎ−５、搬送波の１周期を８サンプルデータとする時、
レジスタ４２には８が格納される　２　ｎ進カウンタ３
３ａ５３３ｂの各出力（位相情報）はそれぞれｎビット
のアドレスカウンタ３５ａ、３５ｂにプリセットされる
。搬送波の１周期のサンプルデータ数をｍとする時、ｍ
進（この例では日進）カウンタ４３が設けられ、このカ
ウンタ４３で端子３４の基準クロックを計数し、カウン
タ４３の桁上げ出力（計数値が０に戻る時の出力）によ
りアドレスカウンタ３５ａ、３５ｂがそれぞれプリセッ
トされる。アドレスカウンタ３５ａ、３５ｂはそれぞれ
ｎビットであるが、基準クロックは最上位から３ビツト
（２”　＝ｎ）目、この例では３ビツト目にそれぞれ人
力される。アドレスカウンタ３５ａ。

３５ｂの各３ビツトの出力が波形ＲＯＭ３８　ａ。

３８ｂに読み出しアドレスとして供給される。

積分器３２からの出力がなく、２１１進カウンタ３３ａ
の出力−（０００００）であるとき、アドレスカウンタ
３５ａ、３５ｂに与えられる初期値は次のようになる。

■出力＝（０００００）、Ｑ出力−（０１０００）搬送
波は基準クロックでアドレスカウンタ３５ａ。

３５ｂをこの初期値よりカウントし、ＲＯＭ３８ａ。

３８ｂに次のようなアドレスを与えることによって再生
する。

アドレスカウンタ出力 ３５ａ　　　　　　　３５ｂ ↓　（０００００）＝Ｏ，（０１０００）＝８↓　（０
０１００）＝４．　　（０１１００）−１２↓　（０１
０００）寓８．　　（１００００）＝１６↓　（０１１
００）−１２，（１０１００）−２０↓　（１００００
）−１６，（１１０００）＝２４↓　（１０１００）＝
２０．　　（１１１００）−２８↓　（１１０００）寓
２４．　　（０００００）＝０ビフト　　ビット　　　
　　　ビット　　ビットこの状態で積分器３２から＋θ
出力を得た場合、アドレスカウンタ３５ａ、３５ｂに与
えられる初期値は次のようになり、 ■出力−（００００１）、Ｑ出力＝　（０１００１）搬
送波は基準クロックでこの初期値よりカウントし、ＲＯ
Ｍ３８ａ、３８ｂに次のようなアドレスを与えることに
よって再生する。

アドレスカウンタ出力 ３５ａ　　　　　　３５ｂ ↓　（００００１）＝１．　　（０１００１）−９↓　
（００１０１）−５，（０１１０１）−１３↓　（０１
００１）−９，（１０００１）＝１７↓　（０１１０１
）＝１３．　　（１０１０１）−２１↓　（１０００１
）＝１７．　　（１１００１）−２５↓　（１０１０１
）−２１，（１１１０１）−２９↓　（１１００１）＝
２５．　　（００００１）−１↓　（１１１０１）＝２
９．　　（００１０１）−５また、２ａ進カウンタ３３
ａの出力＝　（０００００）の状態で積分器３２から−
θ出力を得た場合、アドレスカウンタ３５ａ、３５ｂに
与えられる初期値は次のようになり、 ！出力＝　（１１１１１）、Ｑ出力＝　（００１１１）
搬送波は基準クロックでこの初期値よりカウントし、Ｒ
ＯＭ３８ａ、３８ｂに次のようなアドレスを与えること
によって再生する。

アドレスカウンタ出力 ３５ａ　　　　　　　３５ｂ ↓　（１１１１１）＝３１．　　（００１１１）−７↓
　（０００１１）−３，（０１０１１）＝１１↓　（０
０１１１）＝７．　　（０１１１１）＝１５↓　（０１
０１１）＝１１．　　（１００１１）＝１９↓　（０１
１１１）＝１５．　　（１０１１１）−２３↓　（１０
０１１）−１９，（１０１１１）＝２７↓　（１０１１
１）−２３，（１１１１１）＝３１↓　（１１０１１）
−２７，（０００１１）＝３このようにしてこの場合も
２′′進カウンタ３３ａ。

３３ｂからの位相情報に応じた位相で波形ＲＯＭ３８ａ
、３８ｂの読み出しアドレスが発生され、受信信号搬送
波と再生搬送波との位相差がなくなる方向に位相制御さ
れた再生搬送波が得られる。

なお、以上の説明から理解されるように波形ＲＯＭ３８
ａ、３８ｂはその読み出しアドレスの初期値を１アドレ
ス変化した時に発生する再生搬送波の位相変化が要求さ
れる再生搬送波の位相精度と同−又はこれより小となる
ように記憶搬送波の１周期のデータ数を選定しておく。

上述では直交変調信号の復調にこの発明を通用したが、
他の変調方式、例えばＦＳＸ、ＢＰＳＫなどのディジタ
ル変調信号の復調にも適用できる。

「発明の効果」 以上述べたようにこの発明によれば搬送波再生回路をす
べてディジタル回路で構成することができる。これによ
り、回路を小形化することができ、またｖＣＯなどのア
ナログ素子の特性のばらつきおよび温度特性などによる
調整がなくなるため、回路の無調整化が可能となる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
その具体例を示すブロック図、第３図は波形ＲＯＭに格
納した搬送波波形の振幅情報とアドレスの関係例を示す
図、第４図は発生位相が異なるアドレスと、出力搬送波
波形との例を示す図、第５図は２″進カウンタ３３の出
力（位相情報）と波形ＲＯＭ３８　ａの読み出しアドレ
スとの関係を示す図、第６図はこの発明の他の実施例を
示すブロック図、第７図は第６図の具体例を示すブロッ
ク図、第８図は従来の搬送波再生回路を示すブロック図
である。

Claims (2)

【特許請求の範囲】
1. （１）ディジタル変調された受信信号と再生搬送波とを
   同期検波回路へ供給して信号を復調する回路において、 受信信号搬送波と再生搬送波との位相差に応じたディジ
   タルの位相制御信号を発生する位相制御信号発生回路と
   、 上記位相制御信号を積分してディジタルの誤差信号を出
   力するディジタル積分器と、 上記誤差信号を入力し、これに応じたディジタルの位相
   情報を出力する位相情報発生回路と、基準クロックを計
   数してアドレスを発生するアドレスカウンタと、 そのアドレスカウンタのアドレスを上記位相情報に応じ
   て変換するアドレス変換回路と、そのアドレス変換回路
   の出力がアドレスとして供給され、そのアドレスにより
   、記憶された搬送波形を読み出して上記再生搬送波を出
   力する搬送波発生器と、 を具備する全ディジタル形搬送波再生回路。
2. （２）ディジタル変調された受信信号と再生搬送波とを
   同期検波回路へ供給して信号を復調する回路において、 受信信号搬送波と再生搬送波との位相差に応じたディジ
   タルの位相制御信号を発生する位相制御発生回路と、 上記位相制御信号を積分してディジタルの誤差信号を出
   力するディジタル積分器と、 上記誤差信号を入力し、これに応じたディジタルの位相
   情報を出力する位相情報発生回路と、上記位相情報がプ
   リセットされ、基準クロックを計数するアドレスカウン
   タと、 そのアドレスカウンタの計数値がアドレスとして供給さ
   れ、そのアドレスにより、記憶された搬送波波形を読み
   出して上記再生搬送波を出力する搬送波発生器と、 を具備する全ディジタル形搬送波再生回路。