JPH0344399B2 - - Google Patents

Info

Publication number
JPH0344399B2
JPH0344399B2 JP57082322A JP8232282A JPH0344399B2 JP H0344399 B2 JPH0344399 B2 JP H0344399B2 JP 57082322 A JP57082322 A JP 57082322A JP 8232282 A JP8232282 A JP 8232282A JP H0344399 B2 JPH0344399 B2 JP H0344399B2
Authority
JP
Japan
Prior art keywords
substrate
mos device
voltage
signal
circuit point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57082322A
Other languages
English (en)
Other versions
JPS5828865A (ja
Inventor
Kaaru Suremaa Uiriamu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOON II EMU AI NOOSU AMERIKA Inc
Original Assignee
SOON II EMU AI NOOSU AMERIKA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOON II EMU AI NOOSU AMERIKA Inc filed Critical SOON II EMU AI NOOSU AMERIKA Inc
Publication of JPS5828865A publication Critical patent/JPS5828865A/ja
Publication of JPH0344399B2 publication Critical patent/JPH0344399B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明は金属−酸化物−半導体（MOS）メモ
リ装置の分野に関するものであり、更に詳しくい
えばダイナミツク・ランダム・アクセス・メモリ
に関するものである。
MOS回路の全体の性能を向上させるために、
バツク・バイアス発生器により負バイアス電圧が
MOSランダム・アクセス・メモリ（RAM）へ普
通与えられる。更に詳しくいえば、P-をドープ
された基板と、N+をドープされたシリコン層の
間の接合容量は、その基板に負電圧が加えられた
時に小さくされる。したがつてMOS回路はより
高速で動作する。また、負にバイアスされた基板
は、MOSトランジスタのソースと基板バイアス
の間の電位の変化に対するチツプ上のしきい値電
圧の感度を低くする。最近、電荷ポンプ回路を用
いることによりバツクバイアス電圧がチツプ自体
において発生されている。
５ボルトるみのRAMの性能を高くするために
は、しきい値電圧の範囲が150〜650ミリボルト
で、逆バイアスが−２〜−３ボルトであるエンハ
ンス型MOS装置を使用することが望ましい。ま
た、基板上の電位を希望のレベルまで上方または
下方へ駆動できる基板バイアスポンプを作ること
が望ましい。しかし、低いしきい値範囲を選択す
ると基板バイアスポンプ回路の設計にいくつかの
問題が生ずる。ポンプに電力を供給している間に
基板は０〜300ミリボルトの正電位を有すること
がある。その結果、エンハンス型MOS装置のし
きい値電圧は負の数百ミリボルトと低くなる。し
たがつて、正常な回路動作ではエンハンス型であ
る装置が電力供給中はデプリーシヨン・モードで
動作することがある。
回路のトランジスタに適正なしきい値電圧レベ
ルを持たせて、エンハンス型MOS装置として動
作させるためには、ポンプ発振器とポンプ回路の
動作を開始させて、基板を負に駆動させればなら
ない。しかし、基板バイアスがなくてエンハン
ス・モードで動作させるべきMOS装置がデプリ
ーシヨン・モードで動作している時には、ポンプ
発振器の動作を開始させねばならない。また、正
しく動作することを仮定して、従来のポンプ回路
の出力部には、ソースに基板電圧に近い電位が加
えられて動作するいくつかのトランジスタがあ
る。それらの装置のゲートには０ボルトの逆バイ
アスが加えられ、デプリーシヨン型MOSトラン
ジスタとして動作できる。
従来の電荷ポンプ回路の別の問題は、駆動信号
をポンプ回路に結合するために用いられる、その
結合効率を低下させる寄生信号源とドレイン容量
を有することである。そり結果、ポンプの有効性
が低下することになる。また、基板に接続されて
いるMOS装置からの拡散ダイオードすなわち寄
生ダイオードが電子を基板中に注入させることが
ある。これはダイナミツクRAMの格納機構にと
つて有害である。
本発明の目的は、MOS集積回路用の改良した
基板バイアス発生器を得ることである。
本発明の他の目的は、動作速度を高くし、メモ
リチツプにおけるしきい値電圧の変動を最小にす
るように、しきい値電圧範囲の狭いエンハンス型
装置用のオンチツプ逆バイアス発生器を得ること
である。
本発明の別の目的は、基板バイアス発生器中
に、低い電源電圧で動作を開始して動作を維持す
るポンプ発振器を設けることである。
本発明の更に別の目的は、電源電圧が供給され
ている間にポンプ回路のトランジスタがデプリー
シヨン型トランジスタとして動作しているとして
も正しく機能するポンプ回路を得ることである。
以下、図面を参照して本発明を詳細に説明す
る。
まず第１図を参照して、１０は基板バイアス発
生器を全体として示す。この基板バイアス発生器
１０は発振器２０と、バツフア回路４５と、ポン
プ駆動器７０と、基板ポンプ８５とを含む。それ
らの各構成回路の好適な実施例を第２〜４図に示
す。発振器２０は低い電源電圧で正しく動作して
信号を発生し、その信号をバツフア回路４５へ与
える。そうするとこのバツフア回路４５は振幅の
移行が鋭い信号を発生し、その信号をポンプ駆動
器７０とポンプ回路８５へ与える。そうするとポ
ンプ駆動器７０は、バツフア回路４５により発生
された信号とほぼ逆相である信号を、その信号よ
り少し遅れた信号を発生する。バツフア回路４５
とポンプ駆動器７０とからの信号を受けたポンプ
回路８５は、後で説明するターゲツト電圧に応じ
て、正味の電荷を基板との間でやりとりできるよ
うにする。
発振器２０とバツフア回路４５を第２図に示
す。発振器２０は基本的なシユミツトトリガ発振
器を改良したものであつて、エンハンス型金属−
酸化物−半導体（MOS）装置２１〜３４と、デ
プリーシヨン型MOS装置３５とで構成されて回
路点３６に出力信号を発生し、その出力信号をバ
ツフア回路４５に与える。回路点３６はMOS装
置２１，３５を介して５ボルト電源Vccに結合さ
れる。MOS装置２１のソースとドレインはMOS
装置３５のソースとドレインにそれぞれ結合され
る。回路点３６はMOS装置２２を介して回路点
３７に容量結合される。回路点３７はMOS装置
２１のゲートとMOS装置２３のソースに接続さ
れる。MOS装置２３のドレインとゲートに電圧
Vccが与えられているから、回路点３７は電圧
Vccより低いあるしきい値電圧にクランプされ
る。
回路点３６の正と負との帰還路から回路点３６
に信号が発生される。正帰還路はMOS装置２４，
２５と回路点３８により構成される。回路点３６
に生じた信号はMOS装置２４のゲートを駆動す
る。MOS装置２４のドレインへは電圧Vccが加
えられ、ソースは回路点３９に結合される。した
がつて、回路点３９の電圧は回路点３６より低い
しきい値電圧である。回路点３９の電圧はMOS
装置２５のゲートを駆動して、MOS装置２５の
ソースから回路点３８に与えられた電圧が、回路
点３９上の電圧より低いしきい値電圧である。
負帰還路はMOS装置２６と回路点４０により
構成される。回路点３６の電圧はMOS装置２６
のゲートを駆動する。MOS装置２６のドレイン
へはVccが与えられ、そのソースは回路点４０に
結合される。MOS装置２７は、コンデンサとし
て動作するように、回路点４０とアースの間に接
続され、そのゲートは回路点４０に接続され、そ
のドレインとソースは接地される。回路点４０は
放電MOS装置２８の一方の端子に接続され、回
路点３８はMOS装置２８の他方の端子に接続さ
れる。回路点４０の電圧はMOS装２９，３０の
ゲートを駆動する。MOS装置３０のソースとド
レインはMOS装置３１のソースとドレインにそ
れぞれ接続され、それらのMOS装置のドレイン
とMOS装置３１のゲートは回路点３９に MOS装置３４は回路点３８とアースの間に結
合される。このMOS装置３４のゲートは、Vcc
とアースの間に分圧器として構成されているエン
ハンス型MOS装置３２と３３により回路点４１
に発生された基準電圧により駆動される。その結
果、発振器２０の求められている電力レベルが小
さくされる。MOS装置がほとんどのサイクルに
わたつて飽和状態で動作するように、基準電圧は
Vccのほぼ半分にセツトされる。この電圧は回路
点４１を介してMOS装置２８，３４のゲートへ
与えられるとともにバツフア回路４５へ与えられ
る。
このバイアス発生器が動作している間の任意の
時刻にMOS装置３４，２８はオン状態にされる。
この時には回路点３６，３８の電圧は低く、回路
点４０の電圧は高い。回路点３７の電圧はVccよ
り１しきい値電圧だけ低く、MOS装置２９によ
りクランプされる。したがつて、回路点４０の電
圧はMOS装置２８により構成された電流路のた
めに徐々に低下する。回路点４０の低下する電圧
が回路点３８の電圧より１しきい値電圧より高い
値に近づくと、MOS装置２９はターンオフを開
始する。このために回路点３６における電圧を上
昇させることが可能とされる。回路点３６におけ
る電圧がアースよりしきい値電圧の２倍だけ高く
なると、MOS装置２４，２５はともにターンオ
ンされる。その結果、回路点３８の電圧が上昇し
てMOS装置２９を完全にオフ状態にする。その
後で、回路点３６における電圧は迅速に上昇して
MOS装置２４，２５の導通度を更に高くする。
また、MOS装置２８により回路点４０から回路
点３８までの間に設けられた放電路のために回路
点４０の電圧が低下する。MOS装置２２により
行われる回路点３７と回路点３６の間の容量結合
により、回路点３７における電位がVccから１し
きい値電圧だけ低い値まで上昇する。そのために
MOS装置２３がターンオフするから、回路点３
７における電圧はクランプされなくなる。その結
果、回路点３７の電圧がVccより高くなり、それ
により回路点３６の電圧がVccまで引き下げる。
以上述べた動作中に、回路点４０の電圧は低い
引きはずし点をすぎて低下する。これが起ると、
回路点３６の電圧が上昇してMOS装置２７をタ
ーンオンさせ、回路点４０を介して充電させる。
回路点４０の電圧が回路点３８の上昇した電圧よ
りしきい値電圧分だけ高くなるとMOS装置２９
はターンオンし、そのためにMOS装置２４，２
５がターンオフを開始し、回路点３８の電圧が低
下してMOS装置２９の導通度を高くして、回路
点３６の電圧を更に引き下げる。そのために
MOS装置２６がターンオフしてMOS装置２７の
充電を停止する。また、このために装置２４，２
５のターンオフが終らされる。したがつて、回路
点３８の電圧が低下を続ける。回路点３７が
MOS装置２２を介して回路点３６に容量結合さ
れているから、回路３７の電圧は降下する。した
がつて、MOS装置２３はターンオンして回路点
３７の電圧をVccより１しきい値電圧だけ低い値
にクランプする。その間に回路点４０の電圧は高
い引きはずし点に達している。回路点３８の電圧
が低下するうちに、その電圧は回路点４１と
MOS装置２８のゲートにおける基準電圧よりも
１しきい値電圧分だけ低いレベルに達する。その
結果、MOS装置２８がターンオンして回路点４
０から回路点３８に至る放電路を形成し、回路点
４０の電圧を低下させる。それから以上説明した
動作サイクルはくり返えされる。このようにして
回路点４０における電圧は安定な動作点を決して
有しない。
MOS装置２５が自己ブートストラツプ動作を
行うことを阻止するために、この回路にはエンハ
ンス型MOS装置３０，３１が含まれる。したが
つて、MOS装置２４，２５により回路点３８の
電圧が引き下げられると、その電圧は回路点３６
における電圧よりしきい値電圧の２倍だけ高い電
圧を保つ。ブートストラツプ動作が起ると回路点
４０における高い引きはずし点が高いレベルへ動
かされるから、その高い引き外し点に達すること
ができなくなる。MOS装置は回路点４０の高い
引きはずし点における正帰還路の帰還速度も上昇
させる。
回路点３６に生じた出力信号は高レベルVcc
と、アース電位よりは数百ミリボルト高い低レベ
ルとの間でゆつくり振動する。しかし、ポンプ駆
動器７０（第３図）へ与えられる入力信号は、発
振器２０により発生された信号より鋭い振幅移行
を行うことが求められる。したがつて、回路点３
６における信号はポンプ駆動器７０に与えられる
前にバツフア回路４５に与えられる。
ここで、第２図を参照してバツフア回路４５を
詳しく説明する。回路点３６における信号はエン
ハンス型MOS装置４６，４７のゲートに結合さ
れ、回路点４１における基準電圧がエンハンス型
MOS装置４８，４９のゲートへ与えられる。
MOS装置４６のゲートへ与えられている回路点
３６の信号は、ソースホロワ信号として回路点５
０へ送られる。しかし、回路点５０へ送られた信
号は回路点３６における信号よりしきい値圧１つ
分だけ低い。回路５０における信号はエンハンス
型MOS装置４８，４９，５２とデプリーシヨン
型MOS装置５３により引き下げられる。MOS装
置４８，５２は回路点５１で互いに接続され、
MOS装置４９，５２，５３は回路点５４で互い
に結合される。MOS装置４９も回路点６９で
MOS装置４８に結合される。この回路点６９は
接地される。
回路点５０に生じた信号はエンハンス型MOS
装置５５へ結合される。このエンハンス型装置５
５はMOS装置４７に組合わされてプツシユプル
駆動器を形成する。このプツシユプル駆動器は回
路点５６へ信号を与える。この信号はエンハンス
型MOS装置５７，５８のゲートに与えられる。
MOS装置５５のゲートは回路点５９に結合され
る。エンハンス型MOS装置６０〜６５により構
成されたブートストラツプ制御される従来のシユ
ミツト・トリガが回路点５９へ信号を与える。そ
の信号はMOS装置５５のゲートを駆動する。こ
のシユミツト・トリガは僅かなヒステリシスを有
するように構成されるが、アース電位より十分に
上である低い引きはずしレベルを有する。回路点
５９に発生された信号はMOS装置５２のゲート
とエンハンス型MOS装置６６のゲートも駆動す
る。MOS装置６６はMOS装置５７，５８に組合
わされて、バツフア回路４５からの出力信号を回
路点６７に生ずるプツシユプル駆動器を構成す
る。
回路点３６における電圧が高くてほぼVccであ
ると、回路点５０の電圧はそれよりしきい値電圧
１つ分だけ低い。したがつて、MOS装置６３，
６４がターンオンされ、MOS装置６５がターン
オフされる。また、MOS装置６１はそのゲート
に与えられた、Vccよりしきい値電圧１つ分だけ
低い電圧によりターンオンされる。その結果、回
路５９の電圧はアース電位に近くなる。したがつ
て、MOS装置５２はターンオフされ、回路点５
４の電位は低いレベルになる。回路点５９の電圧
がアース電位近くになるとMOS装置６６がター
ンオンされる。その間に回路点６７における信号
がVccまで上昇する。この正電圧上昇はMOS装
置５８を介して回路点５６に容量結合されてい
る。したがつて、回路点５６における信号は、こ
こで説明している実施例では、7Vのレベルまで
引き上げられている。
発振器２０における回路点３６の信号のレベル
が低下しはじめると、回路点５０における信号も
低レベルになり、MOS装置４６により、回路点
３６における信号よりしきい値電圧１つ分だけ低
いレベルに保たれる。バツフア回路におけるシユ
ミツト・トリガの低い引きはずし点に近づくと、
MOS装置６３，６４がターンオフを開始して、
回路点５９における信号が上昇を開始する。回路
点５９における信号がしきい値電圧に達すると
MOS装置５２がターンオンする。そのために
MOS装置５３が充電を開始する。MOS装置５２
のソースからMOS装置５３のゲート容量を通つ
てアースへ至る電流路は低インピーダンスであ
る。MOS装置４９により形成された電流路と
MOS装置５３の充電により回路点５０の信号の
レベルは更に引き下げられる。スイツチングを行
わせる正帰還路がターンオンされたMOS装置５
２により形成される。この正帰還路は、MOS装
置６５を含むシユミツト・トリガが作動させられ
る前に形成される。MOS装置６６もターンオン
して回路点６７における信号のレベルを低下させ
る。回路点６７はゲートにおけるブートストラツ
プ制御されたレベルに保たれているMOS装置５
７により高レベルに保たれる。
回路点５９における信号が上昇を続けると
MOS装置６５が作動させられる。そのために回
路点６８における信号が高レベルに駆動されて、
MOS装置６３がターンオフされる。回路点５９
における信号のレベル上昇はMOS装置６２に介
してMOS装置６１のゲートに容量結合される。
その結果、MOS装置６１のゲートはMOS装置６
２によりブートストラツプ制御されて７ボルトに
上昇させられ、回路点５９における信号はVccま
で引き下げられる。回路点５９の信号が上昇する
とMOS装置５５がターンオンしてより多くの電
流を回路点５０に流入させる。しかし、回路点５
０における信号に対するMOS装置５２の引き下
げ活動がMOS装置４９を通る電流路により高め
られているから、MOS装置５５が回路点５６に
おける信号を引き下げ、それによりMOS装置５
７をターンオフする。その結果、回路点６７の信
号はアース電位まで低下する。
回路点３６において負電位移行が行われている
間はMOS装置４７はオフ状態を保つている。し
かし、回路点３６における信号が上昇を再び開始
すると、回路点５０，５６における信号が再び引
きあげられる。回路点５０における信号が高い引
きはずし点に達すると、回路点５９における信号
が低下して、MOS装置５２，５５がターンオフ
される。回路点５９における信号は低下を続けア
ース電位に達するとMOS装置６６がターンオフ
される。したがつて、回路点５６における上昇す
る信号によりMOS装置５７が再びターンオンさ
れると、回路点６７における信号が上昇する。そ
のためにMOS装置５８が回路５６における信号
のレベルを高くし、MOS装置４７をターンオフ
する。これにより回路点５６における信号を７ボ
ルトまで上昇させることができ、それにより回路
点６７における信号をVccまで引きあげる。
回路点６７におけるより鋭い移行信号がポンプ
駆動器７０（第３図）に与えられる。このポンプ
駆動器７０は二重ブートストラツプ・インバータ
として構成される。回路点６７からの入力信号が
ポンプ駆動器７０の出力信号をVccとアース電位
の間で振動させる。
この二重ブートストラツプ・インバータは、エ
ンハンス型MOS装置７１〜７５により構成され
た第１のインバータと、エンハンス型MOS装置
７６〜７８により構成された第２のインバータと
を含む。まず第１のインバータについて説明す
る。MOS装置７１のドレインは回路点８０に結
合され、MOS装置７１は回路点６７からの信号
により駆動される。回路点７９はMOS装置７２
により回路点８０に容量結合される。回路点７９
はMOS装置７３のゲートも駆動する。このMOS
装置７３は回路点８０と８１の間に結合される。
MOS装置７４のゲートと１つの端子は互いに回
路点８２で結合される。この回路点８２にはVcc
が与えられる。電圧VccはMOS装置７５のゲー
トへも与えられる。このMOS装置７５のソース
とドレインはVccと回路点８１の間に結合され
る。
ポンプ駆動器７０の第２のインバータ内の
MOS装置７６のゲートは回路点６７からの信号
も受ける。このMOS装置７６のドレインは回路
点８３に接続される。この回路点８３はMOS装
置７７を介して回路点８１に結合されるととも
に、MOS装置７８に結合される。MOS装置７８
のゲートは回路点８０に発生された信号により駆
動される。
回路点６７における信号がVccである任意の時
刻にMOS装置７１，７６がターンオンされ、回
路点８０，８３における信号が低くなる。そのた
めにMOS装置７４，７５がターンオンされる。
その結果、回路点７９，８１の電圧がMOS装置
７４，７５によつてVccよりしきい値電圧１つ分
だけ低い電圧にクランプされる。また、MOS装
置７３がターンオンされる。MOS装置７１，７
２，７３，７５が全てターンオンされるからVcc
からアースまで電流路が形成される。したがつ
て、MOS装置は充電されたゲートとチヤンネル
の容量によりターンオンされる。
回路点６７の信号が低レベルになるとMOS装
置７１，６７がターンオフされる。その結果、回
路点８０の信号がMOS装置７５，７３を通る電
流路を介して上昇を始める。回路点８０の信号が
上昇すると回路点７９の信号がMOS装置７２に
よりブートストラツプ操作されて高レベルにされ
る。したがつて、回路点７９の信号がVccのしき
い値電圧１つ分以内になるとMOS装置７４がタ
ーンオフされる。回路点７９のクランプされてい
ない信号はVccをこえて9.5ボルトまで上昇を続
ける。MOS装置７５からの電流も回路点８１の
信号をわずかにひきあげる。
回路点８０の信号は上昇を続けるから、MOS
装置７８はターンオンし、正電圧移行が回路点８
３に結合されるとともに、MOS装置７７の容量
を介して回路点８１へ結合される。したがつて、
回路点８１の信号が上昇してMOS装置７５をタ
ーンオンし、回路点８１のクランプされていない
信号がVccより高い7.5ボルトまで上昇できるよ
うにする。
回路点８１の信号が、MOS装置７８により生
じさせられた正の電圧移行に容量結合させられる
期間中は、MOS装置７３は、MOS装置７３，７
２により行われる回路点７９の信号のブートスト
ラツプ操作のためにターンオン状態に保たれる。
したがつて、回路点８０の信号は、Vccをこえて
７ボルトまでの回路点８１における信号の上昇に
追従して回路点８３の信号をVccまで引きあげ
る。
回路点６７の信号がVccまで上昇すると、
MOS装置７１，７６が再びターンオンして回路
点８０の信号と、MOS装置７７に与えられた信
号を引きさげる。その結果、回路点７９の信号が
MOS装置７２を介して低レベルに容量結合され、
MOS装置７４によりクランプされる。そのMOS
装置７４は、回路点７９の信号がVccよりしきい
値電圧１つ分だけ低下した時にターンオンする。
それからMOS装置７３が回路点８１の信号を低
レベルまで更に駆動する。この信号はMOS装置
７５によりクランプされる。このMOS装置７５
は、回路点８１の信号がVccよりしきい値電圧１
つ分だけ低い電圧になつた時にもターンオンす
る。回路点８０の信号が低くなるとMOS装置７
８がターンオフし、その時には回路点８０と８３
の信号の電位差はしきい値電圧１つ分より小さ
い。回路点８１の信号がMOS装置７５によりク
ランプされ、回路点８３の信号が低レベルになる
と、MOS装置７７のゲート容量が再び充電され
る。
回路点６７，８０の信号は周期的なパルス列と
して基板ポンプ８５に与えられる。回路点６７の
パルス列がVccからアース電位まで低くなる間
に、回路点８０のパルス列は反応してアース電位
近くから７ボルト（Vccより２ボルト高い）上昇
する（第５図）。したがつて、回路点６７，８０
上のパルスはほぼ逆位相であつて、回路点８０の
パルスが僅かに遅れている。
次に第４図を参照して基板ポンプについて説明
する。この基板ポンプはいくつかのプツシユプル
駆動器を含む。それらのプツシユプル駆動器は回
路点８０，６７からクロツク信号を受け、３種類
の周期的パルス列を発生し、それらのパルス列を
回路８６，８７，８８をそれぞれ介してポンプ出
力段に与える。
回路点８０からの信号はエンハンス型MOS装
置８９〜９１のゲートへ与えられ、回路点６７か
らの信号はエンハンス型MOS装置９２〜９６の
ゲートへ与えられる。MOS装置８９，９２は互
いに結合されて、回路点８６を介してポンプ段８
５ａへ与える第１の周期的パルス列を発生するた
めの駆動器を構成する。
回路点８９の信号の大きさは、エンハンス型装
置９７〜１０４により発生されたターゲツト基準
電圧により制限される。更に詳しくいえば、
MOS装置１００〜１０４は互いに並列である一
対の分圧器を形成する。それらの分圧器はMOS
装置９７，９９に組合わされて２つのレベルの電
位をMOS装置９８のゲートに与える。MOS装置
９７は回路点８０からの信号を回路点１０５に容
量結合する。
MOS装置１０４のゲートは前充電クロツク信
号φPRSにより駆動される。前充電中にこのクロツ
ク信号φPRSが高レベルであると、回路点１０５を
介してMOS装置９８のゲートへ与えられるター
ゲツト基準電圧TRVは約3.5ボルトである（第５
図参照）。能動サイクルの初めにクロツク信号
φPRSが低レベルになるとMOS装置１０４はター
ンオフし、MOS装置９８のゲートに与えられる
ターゲツト基準電圧は約４ボルトまで上昇する。
MOS装置９８はMOS装置９８のゲートのターゲ
ツト基準電圧からしきい値電圧１つ分だけ低い電
圧のソースホロワとして機能する。MOS装置９
８のソース電圧はMOS装置８９を介して回路点
８６に与えられる。後で説明するように、回路点
８６の電圧は基板へ送られる。
回路点９０，９３は回路点１０６で互いに結合
されてプツシユプル駆動器を形成し、信号を発生
してその信号をMOS装置１０７，１０８のゲー
トへ与える。MOS装置１０７は回路点１０９で
MOS装置９４に結合されて、回路点１１０へ与
える信号を発生する別のプツシユプル駆動器を形
成する。回路点１１０はエンハンス型MOS装置
１１１のゲートを介して容量抵接される。回路点
１１０に与えられた信号はエンハンス型MOS装
置１１２のゲートを駆動する。MOS装置１１２
と９６の端子は互いに結合され、一方の結合点は
接地され、他方の結合点は回路点８７でMOS装
置９１に結合されて第２の周期的パルス列を発生
する。回路点８８で結合されて別のプツシユプル
駆動器を構成するMOS装置９５，１０８により
第３の周期的パルス列が発生される。回路点８８
に生ずる信号は回路点８６に生ずる信号とは逆位
相である。
回路点６７における信号が高レベルで、回路点
８０における信号が低レベルである任意の時刻t1
（第５図）にはMOS装置９２〜９６はターンオン
し、MOS装置８９〜９１はターンオフする。オ
ン状態となつているMOS装置８９と、オフ状態
になつているMOS装置９２の組合わせにより、
回路点８６の信号は低レベルにされる。同様に、
オフ状態のMOS装置とオン状態のMOS装置の組
合わせにより、回路点１０６の信号が低レベルに
される。この低レベル信号によりMOS装置１０
７はターンオフされる。回路点６７の高レベル信
号はMOS装置９４を既にターンオンしている。
したがつて、回路点１０９の信号はVccよりしき
い値電圧１つ分だけ低い。そのためにMOS装置
１１２がターンオンされる。MOS装置９６もタ
ーンオンされ、MOS装置９１がターンオフされ
ているから、回路点８７の信号は低レベルであ
る。最後に、回路点１０６の信号が低レベルであ
るからMOS装置はターンオフされ、回路点６７
の高レベル信号によりMOS装置９５はターンオ
ンされる。したがつて、回路点８８における信号
はVccよりしきい値電圧１つ分だけ低い。
時刻t2で回路点６７の信号で低レベルになると
MOS装置９２〜９６はターンオフする。それか
ら少し後で回路点８０の信号が高レベルになる。
前と同様に、回路点８０の信号は回路点６７の信
号から得られたものであるから、回路点８０の信
号は僅かに遅らされる。回路点の信号は７ボルト
になるが、回路点６７の信号はVccになるだけで
ある。回路点８０におけるその高レベル信号によ
りMOS装置８９〜９１はターンオンされる。
MOS装置８９がターンオンすると回路点８６の
信号が、ターゲツト基準電圧により制限された電
圧まで上昇する。そのターゲツト基準電圧の出力
ソースホロワMOS装置９８はMOS装置８９のド
レインに接続される。回路点８０の信号が高レベ
ルになると、MOS装置９７は電荷を回路点１０
５を介してMOS装置９８のゲートに容量結合し、
MOS装置９８のソースからゲートへの負結合を
補償する。
回路８６における正電圧移行により電荷がポン
プ段８５ａへ送られる。これは基板が駆動される
負電圧を表す。前記したように、MOS装置１０
４は前充電クロツク信号φPRSにより駆動されてタ
ーゲツト電圧は能動期間と前充電期間の間利用さ
れる。能動サイクルの間はMOS装置１０４がタ
ーンオフされるから、ターゲツト電圧をより高く
できる。したがつて、ポンプ出力段８５ａは、
MOS装置１０４がターンオンされている前充電
期間中よりも、能動期間中の方がより負の電圧を
発生できる。
前記したように、回路点８０の信号が高レベル
になるとMOS装置９０もターンオンして、回路
点１０６の信号がVccまで上昇させられる。その
結果、MOS装置１０７，１０８がターンオンさ
せられる。MOS装置１０７がターンオンさせら
れると、MOS装置１０７は、回路点１１０の信
号をアース電位まで駆動するためにMOS装置１
１１の容量を放電せねばならない高インピーダン
ス装置であるから、回路点１１０の信号は低レベ
ル状態に徐々に駆動させられる。
回路点９０の高レベル信号はMOS装置９１も
ターンオンする。しかし、インピーダンスの低い
MOS装置１１２が回路点８７をアース電位へ向
けて依然としてクランプしているから、ターンオ
ン状態にあるMOS装置９１は回路点８７の信号
を数百ミリボルト以上には上昇させない。回路点
１１０の信号が低レベルになつてからMOS装置
１１２がターンオフして回路点８７の信号のクラ
ンプを解いて、その信号がVccまで上昇できるよ
うにする。したがつて、回路点８６の信号の上昇
と回路点８７の信号の上昇の間には遅れがある。
時刻t3では回路点８６，８７の信号は高レベルで
あり、回路点８８の信号は低レベルである。
発振器の半サイクル後の時刻t4で回路点６７の
信号は再びVccまで上昇し、MOS装置８９〜９
１がターンオフされる。その結果、回路点８６，
１０６，８７の信号が低レベルになる。しかし、
回路点８７の信号が低レベルになるのに時間遅れ
は生じない。回路点１０６の信号が低レベルにな
るとMOS装置１０８がターンオフされる。した
がつて、回路点８８の信号はVccのしきい値電圧
１つ分以内にMOS装置９５によつて引きあげら
れる。回路点６７の信号が高レベルになつたため
にMOS装置９４はターンオンされている。今は
回路点１０６の信号は低レベルであるから、
MOS装置９４は回路点１１０の信号をVccのし
きい値電圧１つ分以内まで引きあげることによ
り、MOS装置１１１の容量を再充電してMOS装
置１１２をターンオンする。MOS装置９６が既
にターンオンされているから、MOS装置１１２
がターンオンしても何の作用も行われない。した
がつて、回路点８７の信号が低レベルになるのに
遅れは生じない。そのために、時刻t5では回路点
８６，８７の信号は低レベルであり、回路点８８
の信号は高レベルである。
回路点８６〜８８の信号は基板バイアスポンプ
のポンプ出力段８５ａに与えれられる。ポンプ出
力段８５ａは、コンデンサとして機能するデプリ
ーシヨン型MOS装置１１３〜１１５と、エンハ
ンス型MOS装置１１６〜１１８と、抵抗１１９
とにより構成される。ポンプ出力段８５ａは最初
は電荷を基板へ送つて基板電圧を上昇させる。そ
の後で、ポンプ出力段８５ａが基板から電荷を送
つて基板電圧を低くする。それらの電荷転送の結
果として、基板電圧の絶対値がターゲツト電圧へ
向つて駆動される。これについては後で説明す
る。
正と負との電圧移行を受けるように、回路点１
２０はMOS装置１１３を介して回路点８６の信
号に容量結合される。同様に、正と負との電圧移
行を受けるように、回路点１２１はMOS装置１
１４を介して回路点８７の信号に容量結合され
る。また、正と負との電圧移行を受けるように、
回路点１２２はMOS装置１１５を介して回路点
８８の信号に容量結合される。後で説明するよう
に、負にバイアスされた２つのターゲツト電圧を
基板上に発生するために回路点１２０〜１２２に
おける電位移行が用いられる。
回路点１２１の電位を回路点１２０の電位に結
合するためにゲートがアース電位にバイアスされ
ているMOS装置１１６が回路点１２０と１２１
の間に接続される。両方の回路点の電位が負で、
回路点１２０の電位がMOS装置１１６の接地さ
れているゲートの電位より少くともしきい値電圧
１つ分低い電位の時だけ結合が行われる。
MOS装置１１７が回路点１２０とアースの間
に接続される。回路点８７の信号が高レベルの時
に回路点１２０の信号をアース電位にクランプす
るために、回路点１２１がMOS装置１１７のゲ
ートに結合される。
回路点１２２の電位が基板（図示せず）電位よ
りしきい値電圧１つ分だけ高い時にMOS装置１
１８を常にターンオンさせるために、MOS装置
１１８は回路点１２０と基板の間に接続される。
MOS装置１１８のゲートは回路点１２２に結合
される。また、回路１２２と基板の間に抵抗１１
９が接続される。
ここで、時刻t1の時に回路点８６，８７の信号
が低レベルで、回路点８８の信号が高レベルであ
ると仮定する（第５，６図参照）。回路点１２２
の信号は基板電位より多少高く、発振器の時定数
より長い時定数で、抵抗１１９を通じて基板電位
まで徐々に洩れる。回路点１２０，１２１の信号
が基板電位にクランプされるようにMOS装置１
１６，１１８がターンオンされている。その結
果、MOS装置１１７がターンオフされる。
時刻t2で回路点８６の信号が高レベルになり、
回路点８８の信号が低レベルになると、下記のよ
うな事態が起る。回路点８８における負電圧移行
がMOS装置１１５を介して回路点１２２に容量
結合され、それにより回路点１２２における電圧
を基板電位以下に振らせてMOS装置１１８をタ
ーンオフする。回路点８６における正電圧移行が
MOS装置１１３を介して回路点１２０へ容量結
合され、それにより回路点１２０の信号をアース
電位以上にする。回路点８７の信号が高くなるま
でに時間遅れが生ずるからMOS装置１１６は依
然としてオン状態であり、回路点１２１はMOS
装置１１６を介して回路点１２０の信号の正電圧
上昇に結合される。回路点１２１の信号がアース
電位のしきい値電圧１つ分以内まで上昇すると
MOS装置１１６がターンオフする。そうすると、
回路点８７における遅延された正電圧上昇が回路
点１２１の信号を更に正に駆動する。そして、回
路点１２１の信号がアース電位よりしきい値電圧
１つ分以上に高くなるとMOS装置１１７がター
ンオンする。そうすると、回路店１２０の信号が
アース電位にクランプされる。その間に、回路点
１２２の信号が抵抗１１９を通じて基板電位位ま
で洩れる。回路点８６の信号は、ターゲツト基準
電圧によつてセツトされた、アース電位より高
い、制御電圧オフセツトまで上昇する。
時刻t4において回路点６７の信号が高くなる時
である次の半サイクルの初めに、MOS装置９２
がターンオンして回路点８６の信号をアース電位
へ向つて引き下げ始める。回路点１２０の信号は
MOS装置１１３を介して容量結合され、低レベ
ルに引き下げられる。回路点６７の信号もMOS
装置９６をターンオンするから、回路点８７の信
号が低レベルに引き下げられる。回路点８７の信
号がMOS装置１１４を介して回路点８７に容量
結合され、回路点１２１の信号を低レベルにす
る。回路点６７の信号がMOS装置９５をターン
オンしているから、回路点８８の信号が高レベル
にされる。したがつて、回路点１２２の信号が
MOS装置１１５を介して基板電位より高い電位
に容量結合され、それによりMOS装置１１８を
ターンオンする。回路点１２１の信号が低レベル
にされているから、MOS装置１１７はターンオ
フする。MOS装置９２はMOS装置１１８よりは
るかに小容量である。したがつて、回路点８６の
信号がMOS装置９２により引き下げられた時と
同時に、ある量の電荷Ｑを基板へ送るMOS装置
１１８により回路点１２０の信号が負に引き下げ
られる。
基板電位の絶対値がターゲツト電圧より大きい
とすると、MOS装置１１８が回路点１２０の信
号をアース電位近くまで引き下げる。そうすると
MOS装置９２が回路点８６の信号をアース電位
まで引き下げる。その結果、先に基板へ送られた
電荷Q1より少い量の電荷Q2が、MOS装置１１
８，１１３を介して基板から送られる。その結
果、基板へ送られた正味の電荷が基板電圧を上昇
させる。
基板電位の絶対値がターゲツト電圧より小さい
とすると、回路点８６の信号がMOS装置１１８
によりアース電位まで引き下げられるが、それで
もある高い電圧に保たれる。したがつて、MOS
装置９２がオン状態であれば、回路点８６の信号
がアース電位まで引き下げられて、基板から電荷
Q2をMOS装置１１３，１１８を介して送る。こ
の送られた電荷Q2は、最初に基板に送り込まれ
た電荷Q1より多いから、基板から送られた正味
の電荷が基板電位を低下させる。この電荷転送
は、回路点８６の信号がアース電位になつた時、
または次の半サイクルが始まつた時に、停止され
る。
回路８６の電圧がアース電位に等しく、回路点
１２０の電圧が基板電位に等しいと、MOS装置
１１３の電荷量は、基板電位がターゲツト電位で
あつた時の電荷量となる。したがつて、基板電荷
の正味の変化量はMOS装置１１３における電荷
の対応する変化によつて反映される。
次の半サイクルでは、MOS装置１１３の電荷
が十分なレベルまでそれ自身で増大させられるこ
とと、回路点１１７における電荷の正味変化が
MOS装置１１７を介してアースへ送られること
を除き、ポンプの動作は以上説明した所と同じで
ある。１つのサイクル期間中に基板から送り出さ
れる電荷の正味の量は、時間送りの正味の電荷の
平均電流量である。この電流は基板を、ターゲツ
ト基準電圧により決定されるターゲツト基準電位
へ向つて基板を駆動する。
結合構造の右側にゲートを置くMOS装置１１
３〜１１５の接続の向きにより、それらのMOS
装置の右側の回路点から、基板容量への寄生ソー
スと寄生ドレインを除去し、同じ結合構造の左側
に容量を置くことができる。その結果、寄生容量
が被駆動負荷に並列ではなくなるから、それらの
結合構造の効率が高くされる。
以上説明した基板バイアス発生器は、基板に対
して順バイアスされているために電子を基板に注
入できないダイオードを含んでいないから、有利
である。MOS装置１１８をそのゲートに加える
信号によりオンまたはオフとすることにより、
MOS装置１１８がデプリーシヨン型装置として
動作を開始するものであれば、MOS装置１１８
を確実にターンオフする。これにより、回路点１
２０の信号がアース電位にクランプされた時に、
MOS装置１１８を通じて基板へ電荷が洩れるこ
とが阻止される。回路点１２０と１２１の信号が
基板電位またはそれより低い期間中にMOS装置
１１８をターンオンすると、MOS装置１１８に
おけるしきい値電圧電圧の低下が解消される。そ
の結果、寄生ダイオードが電子を基板に注入する
ために、回路点１２０，１２１の信号が十分に負
となることが禁止される。
回路点１２０の信号をアース電位にクランプす
る回路点１２１における正の振れにより、より小
型のMOS装置１１７を用いることがきる。これ
により、回路点１２０における信号が基板電位
に、アースからMOS装置１１７を通つて回路点
１２０へ流れる洩れ電流が非常に小さくなる。
MOS装置１１７がデプリーシヨンしきい値で動
作する時に洩れが起る。回路点１２１の信号が正
へ振れると回路点１２０の信号がアース電位にク
ランプされて、全電圧の振れが基板へ転送される
ようにする。
最後に、回路点８６，１２０の信号を徐々に引
き下げて、回路点１２０の信号が基板電位以下に
振れることを最小にするために、MOS９２の容
量はMOS１１８の容量より小さくされる。この
ような構造により、寄生ダイオードが十分に負と
なつて電子を基板に注入することが阻止される。
【図面の簡単な説明】
第１図は本発明が実施されている基板バイアス発
生器のブロツク図、第２図は第１図に示されてい
るポンプ発振器とバツフア回路の一実施例の回路
図、第３図は第１図に示されているポンプ駆動器
の一実施例の回路図、第４図は第１図に示されて
いる負荷板ポンプの回路図、第５，６図は基板バ
イアス・ポンプ発生器の動作の説明を容易にする
ための波形図である。 １０……基板バイアス発生器、２０……発振
器、４５……バツフア回路、７０……ポンプ駆動
器、８５……ポンプ回路、８５ａ……ポンプ出力
段。

Claims (1)

  1. 【特許請求の範囲】 １ 電源電圧と、固有のしきい値電圧伝導点を有
    するMOS装置とを含むMOS集積回路用の安定化
    された基板電圧を発生するための基板バイアス発
    生器であつて、 互いにほぼ逆位相である第１と第２の周期的パ
    ルス列を発生する要素と、 ターゲツト基準電圧を発生する要素と、 前記第１と第２のパルス列と前記ターゲツト電
    圧を受けて、最初は電荷を基板中に送つて基板電
    圧を上昇させ、その後で電荷を基板からとり出し
    て基板電圧を低下させるポンピング要素と、 を備え、基板からとり出された電荷は、基板の電
    位の絶対値がターゲツト電圧より低い時には、基
    板中に送られる電荷より大きく、基板からとり出
    される電荷は、基板の電位の絶対値がターゲツト
    電圧より高い時は、基板中に送られる電荷より小
    さく、それにより基板の電位の絶対値はターゲツ
    ト電圧へ向つて駆動されることを特徴とする
    MOS集積回路用の安定化された基板電圧を発生
    するための基板バイアス発生器。 ２ 特許請求の範囲の第１項に記載の基板バイア
    ス発生器であつて、前記パルス発生要素は、 低い電源電圧で動作を開始して、アース電位に
    近い電圧と電源電圧の間を周期的に移行する第１
    の交流信号を発生し、かつ電源電圧の約半分の値
    を有する発振器基準電圧を発生する発振器と、 前記第１の信号と前記発振器基準信号を受け
    て、位相が前記第１の信号の移行とほぼ同期し、
    かつアース電位と前記電源電圧の間を周期的に移
    行する第２の信号を前記第１の信号より僅かに遅
    れて発生するバツフア回路と、 前記第２の信号を受けて前記第１と第２の周期
    的パルス列を発生する駆動要素と、 を含むことを特徴とする基板バイアス発生器。 ３ 特許請求の範囲の第２項に記載の基板バイア
    ス発生器であつて、前記発振器は、発振器の動作
    を開始させる要素と、電源電圧がアース電位より
    高い２つのしきい値電圧のレベルに達した時に安
    定な動作点を避けるための要素とを含むことを特
    徴とする基板バイアス発生器。 ４ 特許請求の範囲の第２項に記載の基板バイア
    ス発生器であつて、前記第１の信号はアース電位
    より数百ミリボルト高い最低電圧レベルを有する
    ことを特徴とする基板バイアス発生器。 ５ 特許請求の範囲の第１項に記載の基板バイア
    ス発生器であつて、前記ポンピング要素はプツシ
    ユプル駆動要素とポンピング段とを含み、プツシ
    ユプル駆動要素は前記ターゲツト基準電圧に結合
    されて第１と第２の周期的パルス列を受け、第
    １、第２および第３のポンピング周期的パルス列
    を発生してそれらのパルス列を前記ポンピング段
    に与え、前記ポンピング段は前記ポンピング周期
    的パルス列に応答して、最初に電荷を基板中に送
    りこんで基板電圧を上昇させ、その後で電荷を基
    板から送り出して基板電圧を低下させることを特
    徴とする基板バイアス発生器。 ６ 特許請求の範囲の第５項に記載の基板バイア
    ス発生器であつて、前記プツシユプル駆動要素は
    ５つのプツシユプル駆動器を含み、 第１のプツシユプル駆動器は前記ターゲツト基
    準電圧に結合され、前記第１と第２の周期的パル
    ス列を受けて前記第１のポンピング周期的パルス
    列を発生し、その第１のポンピング周期的パルス
    列はアース電圧と、前記ターゲツト基準電圧より
    低い１つのしきい値電圧である電圧の間で周期的
    に移行し、 第２のプツシユプル駆動器は前記第１と第２の
    周期的パルス列を受けて第１の駆動器信号を発生
    し、 第３のプツシユプル駆動器は前記第２の周期的
    パルス列と前記第１の駆動器信号を受けて第２の
    駆動器信号を発生し、 第４のプツシユプル駆動器は前記第１と第２の
    周期的パルス列と前記第２の駆動器信号を受けて
    前記第２のポンピング周期的パルス列を発生し、 第５のプツシユプル駆動器は前記第２の周期的
    パルス列と前記第１の駆動器信号を受けて前記第
    ３のポンピング周期的パルス列を発生することを
    特徴とする基板バイアス発生器。 ７ 特許請求の範囲の第５項に記載の基板バイア
    ス発生器であつて、前記ポンピング段は、 前記第１のポンピング周期的パルス列を第１の
    回路点に容量結合するための第１のデプリーシヨ
    ン型MOS装置と、 前記第２のポンピング周期的パルス列を第２の
    回路点に容量結合するための第２のデプリーシヨ
    ン型MOS装置と、 前記第３のポンピング周期的パルス列を第３の
    回路点に容量結合するための第３のデプリーシヨ
    ン型MOS装置と、 前記第１と第２の回路点の間に結合され、前記
    第１と第２の回路点の電位が負であつて、前記第
    ３の回路点の電位が低くとも、アース電位より低
    い、あるしきい値電圧である時に、前記第２の回
    路点上の電位を前記第１の回路点上の電位へ向つ
    て結合させるためにゲートがアース電位にバイア
    スされる第１のエンハンス型MOS装置と、 前記第１の回路点とアースの間に結合され、前
    記第２のポンピング周期的パルス列の高いサイク
    ル部分の間に前記第１の回路点をアースにクラン
    プするためにゲートが前記第２の回路点に結合さ
    れる第２のエンハンス型MOS装置と、 前記第１の回路点と基板の間に結合され、ゲー
    トが前記第３の回路点に結合される第３のエンハ
    ンス型MOS装置と、 基板と第３の回路点の間に結合され、前記第３
    の回路点の電位が基板電位まで徐々に低下できる
    ように電荷が洩れることができるようにするため
    の抵抗要素と、 前記第３の回路点の電位が基板電位より高いあ
    るしきい値電圧より高い時に、基板と前記第１の
    回路点の間で正電荷をやりとりさせるために作動
    させられる第３のエンハンス型MOS装置と、 を含み、この第３のエンハンス型MOS装置は、
    前記第３の回路点の電位が基板の電位より高いあ
    るしきい値電圧より負の時に、基板と前記第１の
    回路点の間の電荷の転送を禁止することを特徴と
    する基板バイアス発生器。
JP57082322A 1981-05-15 1982-05-15 Ｍｏｓ集積回路用の安定化された基板電圧を発生するための基板バイアス発生器 Granted JPS5828865A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/264,375 US4403158A (en) 1981-05-15 1981-05-15 Two-way regulated substrate bias generator
US264375 1981-05-15

Publications (2)

Publication Number Publication Date
JPS5828865A JPS5828865A (ja) 1983-02-19
JPH0344399B2 true JPH0344399B2 (ja) 1991-07-05

Family

ID=23005781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57082322A Granted JPS5828865A (ja) 1981-05-15 1982-05-15 Ｍｏｓ集積回路用の安定化された基板電圧を発生するための基板バイアス発生器

Country Status (4)

Country Link
US (1) US4403158A (ja)
EP (1) EP0066974B1 (ja)
JP (1) JPS5828865A (ja)
DE (1) DE3279235D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455493A (en) * 1982-06-30 1984-06-19 Motorola, Inc. Substrate bias pump
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
US4670669A (en) * 1984-08-13 1987-06-02 International Business Machines Corporation Charge pumping structure for a substrate bias generator
US4701637A (en) * 1985-03-19 1987-10-20 International Business Machines Corporation Substrate bias generators
US4628214A (en) * 1985-05-22 1986-12-09 Sgs Semiconductor Corporation Back bias generator
JPS62172592A (ja) * 1986-01-23 1987-07-29 Mitsubishi Electric Corp 基板電圧発生回路装置
JPS62196861A (ja) * 1986-02-24 1987-08-31 Mitsubishi Electric Corp 内部電位発生回路
US4847519A (en) * 1987-10-14 1989-07-11 Vtc Incorporated Integrated, high speed, zero hold current and delay compensated charge pump
NL8702734A (nl) * 1987-11-17 1989-06-16 Philips Nv Spanningsvermenigvuldigschakeling en gelijkrichtelement.
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
US5313111A (en) * 1992-02-28 1994-05-17 Texas Instruments Incorporated Substrate slew circuit providing reduced electron injection
KR950002726B1 (ko) * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
KR0176115B1 (ko) * 1996-05-15 1999-04-15 김광호 불휘발성 반도체 메모리 장치의 차지 펌프 회로
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
FR2800214B1 (fr) * 1999-10-22 2001-12-28 St Microelectronics Sa Circuit elevateur de tension de type pompe de charge

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6700438A (ja) * 1966-02-21 1967-08-22
DE2324914A1 (de) * 1973-05-17 1974-12-05 Itt Ind Gmbh Deutsche Integrierte igfet-eimerkettenschaltung
US3991322A (en) * 1975-06-30 1976-11-09 California Microwave, Inc. Signal delay means using bucket brigade and sample and hold circuits
US4079456A (en) * 1977-01-24 1978-03-14 Rca Corporation Output buffer synchronizing circuit having selectively variable delay means
CH614837B (fr) * 1977-07-08 Ebauches Sa Dispositif pour regler, a une valeur determinee, la tension de seuil de transistors igfet d'un circuit integre par polarisation du substrat d'integration.
US4229667A (en) * 1978-08-23 1980-10-21 Rockwell International Corporation Voltage boosting substrate bias generator
JPS5632758A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Substrate bias generating circuit
US4306300A (en) * 1979-12-31 1981-12-15 International Business Machines Corporation Multi-level charge-coupled device memory system including analog-to-digital and trigger comparator circuits
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
US4307333A (en) * 1980-07-29 1981-12-22 Sperry Corporation Two way regulating circuit
US4322675A (en) * 1980-11-03 1982-03-30 Fairchild Camera & Instrument Corp. Regulated MOS substrate bias voltage generator for a static random access memory

Also Published As

Publication number Publication date
JPS5828865A (ja) 1983-02-19
EP0066974B1 (en) 1988-11-23
EP0066974A3 (en) 1983-06-15
DE3279235D1 (en) 1988-12-29
EP0066974A2 (en) 1982-12-15
US4403158A (en) 1983-09-06

Similar Documents

Publication Publication Date Title
JPH0344399B2 (ja)
US6055201A (en) High voltage boosted word line supply charge pump and regulator for DRAM
US5406523A (en) High voltage boosted word line supply charge pump and regulator for DRAM
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
US4896297A (en) Circuit for generating a boosted signal for a word line
KR100298159B1 (ko) 충전펌프
US4438346A (en) Regulated substrate bias generator for random access memory
US4449066A (en) Buffer circuit for generating output signals having short recovery time
US6208197B1 (en) Internal charge pump voltage limit control
JPH0474015A (ja) 半導体集積回路装置
US4038567A (en) Memory input signal buffer circuit
US6225854B1 (en) Voltage boosting circuit having cross-coupled precharge circuits
JPH1079191A (ja) 半導体メモリ装置の内部昇圧電圧発生器
JPH11308855A (ja) 昇圧回路
JPH0449291B2 (ja)
US4441039A (en) Input buffer circuit for semiconductor memory
JPH0935477A (ja) ブートストラップ回路
US4195238A (en) Address buffer circuit in semiconductor memory
JPH09294367A (ja) 電圧供給回路
JPH08205526A (ja) 半導体集積回路の内部電圧昇圧回路
US4914323A (en) Boot-strap type signal generating circuit
JPH10125060A (ja) ワードライン駆動回路
JPH04212783A (ja) メモリバスのプリチャージ回路
US5905400A (en) Circuit configuration for generating a boosted output voltage
US6137342A (en) High efficiency semiconductor substrate bias pump