JPH0344687B2 - - Google Patents
Info
- Publication number
- JPH0344687B2 JPH0344687B2 JP59190309A JP19030984A JPH0344687B2 JP H0344687 B2 JPH0344687 B2 JP H0344687B2 JP 59190309 A JP59190309 A JP 59190309A JP 19030984 A JP19030984 A JP 19030984A JP H0344687 B2 JPH0344687 B2 JP H0344687B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bias
- base
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003503 early effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、差動接続された第１及び第２トラン
ジスタのベースバイアスを供給する為のバイアス
回路に関するもので、特に前記第１及び第２トラ
ンジスタのベース間オフセツト電圧を電源電圧に
無関係に設定することが出来るバイアス回路に関
する。
ジスタのベースバイアスを供給する為のバイアス
回路に関するもので、特に前記第１及び第２トラ
ンジスタのベース間オフセツト電圧を電源電圧に
無関係に設定することが出来るバイアス回路に関
する。
(ロ) 従来の技術
従来から特公昭45−29246号公報第１図に示す
如き差動増幅回路が公知である。しかして、前記
差動増幅回路は、差動接続されたトランジスタを
能動領域で動作させれば、増幅器として作動し、
飽和領域で動作させれば比較器として作動する。
第２図は、前記差動増幅回路を比較器として使用
する場合の一例を示すもので、第１トランジスタ
１のベースに入力信号源２を、第２トランジスタ
３のベースに基準電圧源４をそれぞれ接続し、前
記第１トランジスタ１のコレクタにPNP型の出
力トランジスタ５を接続したものである。いま基
準電圧源４の電圧をV0とし、第１トランジスタ
１のベースにバイアス電圧が印加されていないと
すれば、入力信号源２の出力信号ViがVi＜V0の
とき第１トランジスタ１がオフ、第２トランジス
タ３がオンになり、Vi＞V0のとき第１トランジ
スタ１がオオン、第２トランジスタ３がオフにな
る。また、第１トランジスタ１のベースにV1の
バイアスが印加されているとすれば、入力信号源
２の出力信号ViがVi＜V0−V1のとき第１トラン
ジスタ１がオフ、第２トランジスタ３がオンにな
り、Vi＞V0−V0のとき第１トランジスタ１がオ
ン、第２トランジスタ３がオフになる。そして、
第１トランジスタ１がオンになると、負荷抵抗６
に電圧降下が生じ、出力トランジスタ５もオンに
なつて、出力端子７に出力信号が発生する。従つ
て、第２図の比較器においては、基準電圧V0も
しくは、基準電圧とバイアス電圧との差電圧V0
−V1を越える入力信号の印加時に出力信号が発
生することになり、前記差電圧V0もしくはV0−
V1が前記比較器のオフセツト電圧となる。
如き差動増幅回路が公知である。しかして、前記
差動増幅回路は、差動接続されたトランジスタを
能動領域で動作させれば、増幅器として作動し、
飽和領域で動作させれば比較器として作動する。
第２図は、前記差動増幅回路を比較器として使用
する場合の一例を示すもので、第１トランジスタ
１のベースに入力信号源２を、第２トランジスタ
３のベースに基準電圧源４をそれぞれ接続し、前
記第１トランジスタ１のコレクタにPNP型の出
力トランジスタ５を接続したものである。いま基
準電圧源４の電圧をV0とし、第１トランジスタ
１のベースにバイアス電圧が印加されていないと
すれば、入力信号源２の出力信号ViがVi＜V0の
とき第１トランジスタ１がオフ、第２トランジス
タ３がオンになり、Vi＞V0のとき第１トランジ
スタ１がオオン、第２トランジスタ３がオフにな
る。また、第１トランジスタ１のベースにV1の
バイアスが印加されているとすれば、入力信号源
２の出力信号ViがVi＜V0−V1のとき第１トラン
ジスタ１がオフ、第２トランジスタ３がオンにな
り、Vi＞V0−V0のとき第１トランジスタ１がオ
ン、第２トランジスタ３がオフになる。そして、
第１トランジスタ１がオンになると、負荷抵抗６
に電圧降下が生じ、出力トランジスタ５もオンに
なつて、出力端子７に出力信号が発生する。従つ
て、第２図の比較器においては、基準電圧V0も
しくは、基準電圧とバイアス電圧との差電圧V0
−V1を越える入力信号の印加時に出力信号が発
生することになり、前記差電圧V0もしくはV0−
V1が前記比較器のオフセツト電圧となる。
(ハ) 発明が解決しようとする問題点
ところで、前記基準電圧V0及びバイアス電圧
V1は、集積回路化された比較器の場合、その内
部回路により設定されるので、通常電源電圧に依
存するものとなる。その為、電源電圧が変動した
時等において、特性が変化するという欠点を有す
る (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、ベー
ス及びエミツタが互いに共通接続された第１及び
第２バイアストランジスタと、該第１及び第２ト
ランジスタの共通ベースに抵抗を介してエミツタ
が接続された第３バイアストランジスタとを備え
るバイアス回路を配置し、差動接続された第１ト
ランジスタのベースバイアス電圧を前記第１バイ
アストランジスタのコレクタ電流に応じて設定
し、差動接続された第２トランジスタのベースバ
イアス電圧を前記第３バイアストランジスタのベ
ース電圧に応じて設定せんとするものである。
V1は、集積回路化された比較器の場合、その内
部回路により設定されるので、通常電源電圧に依
存するものとなる。その為、電源電圧が変動した
時等において、特性が変化するという欠点を有す
る (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、ベー
ス及びエミツタが互いに共通接続された第１及び
第２バイアストランジスタと、該第１及び第２ト
ランジスタの共通ベースに抵抗を介してエミツタ
が接続された第３バイアストランジスタとを備え
るバイアス回路を配置し、差動接続された第１ト
ランジスタのベースバイアス電圧を前記第１バイ
アストランジスタのコレクタ電流に応じて設定
し、差動接続された第２トランジスタのベースバ
イアス電圧を前記第３バイアストランジスタのベ
ース電圧に応じて設定せんとするものである。
(ホ) 作用
本発明に依れば、差動接続された第１及び第２
トランジスタのベースバイアス電圧が単一のバイ
アス回路から供給されるので、オフセツト電圧が
前記バイアス回路内の抵抗の値に応じて設定され
る。
トランジスタのベースバイアス電圧が単一のバイ
アス回路から供給されるので、オフセツト電圧が
前記バイアス回路内の抵抗の値に応じて設定され
る。
(ヘ) 実施例
第１図は、本発明の一実施例を示すもので、８
はベースに入力端子９が接続された第１トランジ
スタ１０と、該第１トランジスタ１０のエミツタ
にエミツタが共通接続された第２トランジスタ１
１と、前記第１トランジスタ１０のコレクタにベ
ースが接続された出力トランジスタ１２とによつ
て構成される比較器、１３はコレクタが抵抗１４
を介して前記第１トランジスタ１０のベースに接
続された第１バイアストランジスタ１５と、ベー
ス及びエミツタが前記第１バイアストランジスタ
１５と共通接続された第２バイアストランジスタ
１６と、前記第１及び第２バイアストランジスタ
１５及び１６の共通ベースとアース間に接続され
た第１抵抗１７と、エミツタが第２抵抗１８を介
して前記第１及び第２バイアストランジスタ１５
及び１６の共通ベースに接続された第３バイアス
トランジスタ１９と、該第３バイアストランジス
タ１９のベースと前記第２バイアストランジスタ
１６のコレクタとの間に接続されたダイオード２
０と、前記第３バイアストランジスタ１９のコレ
クタと電源（＋Ｖc.c.）との間に直列接続された第
３及び第４抵抗２１及び２２とから成るバイアス
回路である。そして、比較器８の第１トランジス
タ１０のベースは、前記第１バイアストランジス
タ１５のコレクタ電流に応じてバイアスされ、前
記比較器８の第２トランジスタ１１のベースは、
前記第３バイアストランジスタ１９のベース電圧
に応じて前記第３及び第４抵抗２１及び２２の接
続中点に得られる電圧によつてバイアスされる。
はベースに入力端子９が接続された第１トランジ
スタ１０と、該第１トランジスタ１０のエミツタ
にエミツタが共通接続された第２トランジスタ１
１と、前記第１トランジスタ１０のコレクタにベ
ースが接続された出力トランジスタ１２とによつ
て構成される比較器、１３はコレクタが抵抗１４
を介して前記第１トランジスタ１０のベースに接
続された第１バイアストランジスタ１５と、ベー
ス及びエミツタが前記第１バイアストランジスタ
１５と共通接続された第２バイアストランジスタ
１６と、前記第１及び第２バイアストランジスタ
１５及び１６の共通ベースとアース間に接続され
た第１抵抗１７と、エミツタが第２抵抗１８を介
して前記第１及び第２バイアストランジスタ１５
及び１６の共通ベースに接続された第３バイアス
トランジスタ１９と、該第３バイアストランジス
タ１９のベースと前記第２バイアストランジスタ
１６のコレクタとの間に接続されたダイオード２
０と、前記第３バイアストランジスタ１９のコレ
クタと電源（＋Ｖc.c.）との間に直列接続された第
３及び第４抵抗２１及び２２とから成るバイアス
回路である。そして、比較器８の第１トランジス
タ１０のベースは、前記第１バイアストランジス
タ１５のコレクタ電流に応じてバイアスされ、前
記比較器８の第２トランジスタ１１のベースは、
前記第３バイアストランジスタ１９のベース電圧
に応じて前記第３及び第４抵抗２１及び２２の接
続中点に得られる電圧によつてバイアスされる。
次に動作を説明する。電源（＋Ｖc.c.）を投入す
ると、バイアス回路１３の各部に動作電流が流
れ、第３バイアストランジスタ１９のベース電圧
VB1は、 VB1＝2VBE＋R2／R1VBE ……(1) 〔ただし、VBEは第２及び第３バイアストラン
ジスタ１６及び１９のベース・エミツタ間電圧、
R1は第１抵抗１７の抵抗値、R2は第２抵抗１８
の抵抗値〕 となる。その為、比較器８の第２トランジスタ１
１のベース電圧V22は、 VB2＝VB1＋R4／R3＋R4（Ｖc.c.−VB1）……(2) 〔ただし、R3は第３抵抗２１の抵抗値、R4は
第４抵抗２２の抵抗値〕 となる。一方、比較器８の第１トランジスタ１０
のベース電圧VB3は、バイアス用の電源２３の端
子電圧をVBEとすれば、 VB3＝VBE＋R5I1 ……(3) 〔ただし、R5は抵抗１４の抵抗値、I1は第１バ
イアストランジスタ１５のコレクタ電流〕 となる。ところで、第１及び第２バイアストラン
ジスタ１５及び１６のベース及びエミツタは共通
接続されている為に、前記第１バイアストランジ
スタ１５のコレクタ電流と前記第２バイアストラ
ンジスタ１６のコレクタ電流とは等しくなり、前
記第２バイアストランジスタ１６のコレクタ電流
I2は、 I2＝Ｖc.c.−VB1／R3＋R4 ……(4) となる。その為、前記第１トランジスタ１０のベ
ース電圧VB3は、第(3)及び(4)式から VB3＝VBE＋R5／R3＋R4（Ｖc.c.−VB1）……(5) となる。従つて、第４抵抗２２の値R4と抵抗１
４の値R5とを等しく設定すれば、比較器８の第
１及び第２トランジスタ１０及び１１のベース間
電圧、すなわちオフセツト電圧ΔVは、 ΔV＝VB2−VB3＝VBE＋R2／R1VBE ……(6) となり、第１及び第２抵抗１７及び１８の抵抗値
に応じて決まることになる。そして、第１図の場
合、入力端子９に印加される電圧が前記オフセツ
ト電圧ΔVを越えると、第１トランジスタ１０が
オンし、出力トランジスタ１２もオンして出力端
子２４に出力信号が発生するので、比較器８は前
記オフセツト電圧ΔVに応じた作動を行う。
ると、バイアス回路１３の各部に動作電流が流
れ、第３バイアストランジスタ１９のベース電圧
VB1は、 VB1＝2VBE＋R2／R1VBE ……(1) 〔ただし、VBEは第２及び第３バイアストラン
ジスタ１６及び１９のベース・エミツタ間電圧、
R1は第１抵抗１７の抵抗値、R2は第２抵抗１８
の抵抗値〕 となる。その為、比較器８の第２トランジスタ１
１のベース電圧V22は、 VB2＝VB1＋R4／R3＋R4（Ｖc.c.−VB1）……(2) 〔ただし、R3は第３抵抗２１の抵抗値、R4は
第４抵抗２２の抵抗値〕 となる。一方、比較器８の第１トランジスタ１０
のベース電圧VB3は、バイアス用の電源２３の端
子電圧をVBEとすれば、 VB3＝VBE＋R5I1 ……(3) 〔ただし、R5は抵抗１４の抵抗値、I1は第１バ
イアストランジスタ１５のコレクタ電流〕 となる。ところで、第１及び第２バイアストラン
ジスタ１５及び１６のベース及びエミツタは共通
接続されている為に、前記第１バイアストランジ
スタ１５のコレクタ電流と前記第２バイアストラ
ンジスタ１６のコレクタ電流とは等しくなり、前
記第２バイアストランジスタ１６のコレクタ電流
I2は、 I2＝Ｖc.c.−VB1／R3＋R4 ……(4) となる。その為、前記第１トランジスタ１０のベ
ース電圧VB3は、第(3)及び(4)式から VB3＝VBE＋R5／R3＋R4（Ｖc.c.−VB1）……(5) となる。従つて、第４抵抗２２の値R4と抵抗１
４の値R5とを等しく設定すれば、比較器８の第
１及び第２トランジスタ１０及び１１のベース間
電圧、すなわちオフセツト電圧ΔVは、 ΔV＝VB2−VB3＝VBE＋R2／R1VBE ……(6) となり、第１及び第２抵抗１７及び１８の抵抗値
に応じて決まることになる。そして、第１図の場
合、入力端子９に印加される電圧が前記オフセツ
ト電圧ΔVを越えると、第１トランジスタ１０が
オンし、出力トランジスタ１２もオンして出力端
子２４に出力信号が発生するので、比較器８は前
記オフセツト電圧ΔVに応じた作動を行う。
先に述べた如く、比較器８のオフセツト電圧
ΔVは、第１及び第２抵抗１７及び１８の値R1及
びR2に応じて決まるから、第１抵抗１７の値R1
を固定し、第２抵抗１８の値R2を可変すれば、
前記第２抵抗１８の抵抗値R2に応じたオフセツ
ト電圧を得ることが出来る。その場合、前記第２
抵抗１８の値を大にすると、比較器８の第２トラ
ンジスタ１１のベースバイアス電圧が上昇し、第
１トランジスタ１０のベースバイアス電圧が低下
する。また、前記第２抵抗１８の値を小にする
と、逆に第２トランジスタ１１のベースバイアス
電圧が低下し、第１トランジスタ１０のベースバ
イアス電圧が上昇する。従つて、前記第２抵抗１
８の小さな変化でオフセツト電圧を大きく変化さ
せることが出来る。また、第(6)式から明らかな如
く、オフセツト電圧は、電源電圧に無関係に設定
出来るので、電源電圧の変動に強いバイアス回路
を提供出来る。
ΔVは、第１及び第２抵抗１７及び１８の値R1及
びR2に応じて決まるから、第１抵抗１７の値R1
を固定し、第２抵抗１８の値R2を可変すれば、
前記第２抵抗１８の抵抗値R2に応じたオフセツ
ト電圧を得ることが出来る。その場合、前記第２
抵抗１８の値を大にすると、比較器８の第２トラ
ンジスタ１１のベースバイアス電圧が上昇し、第
１トランジスタ１０のベースバイアス電圧が低下
する。また、前記第２抵抗１８の値を小にする
と、逆に第２トランジスタ１１のベースバイアス
電圧が低下し、第１トランジスタ１０のベースバ
イアス電圧が上昇する。従つて、前記第２抵抗１
８の小さな変化でオフセツト電圧を大きく変化さ
せることが出来る。また、第(6)式から明らかな如
く、オフセツト電圧は、電源電圧に無関係に設定
出来るので、電源電圧の変動に強いバイアス回路
を提供出来る。
尚、ダイオード２０を挿入し、第１及び第２バ
イアストランジスタ１５及び１６のコレクタ電圧
が等しくなる様に設定している為に、アーリー効
果が防止出来、前記第１及び第２バイアストラン
ジスタ１５及び１６のコレクタ電流の整合度合が
一層向上する。
イアストランジスタ１５及び１６のコレクタ電圧
が等しくなる様に設定している為に、アーリー効
果が防止出来、前記第１及び第２バイアストラン
ジスタ１５及び１６のコレクタ電流の整合度合が
一層向上する。
(ト) 発明の効果
以上述べた如く、本発明に依れば、差動接続さ
れた一対のトランジスタのベースを電源電圧と無
関係にバイアスし得るバイアス回路を提供出来
る。また、本発明に依れば、抵抗値を変えるだけ
で差動接続された一対のトランジスタのオフセツ
ト電圧を任意に設定出来るバイアス回路を提供出
来る。更に本発明に依れば、被バイアストランジ
スタと一体に集積回路化可能なバイアス回路を提
供出来る。
れた一対のトランジスタのベースを電源電圧と無
関係にバイアスし得るバイアス回路を提供出来
る。また、本発明に依れば、抵抗値を変えるだけ
で差動接続された一対のトランジスタのオフセツ
ト電圧を任意に設定出来るバイアス回路を提供出
来る。更に本発明に依れば、被バイアストランジ
スタと一体に集積回路化可能なバイアス回路を提
供出来る。
第１図は、本発明の一実施例を示す回路図、及
び第２図は従来の差動増幅回路を示す回路図であ
る。 主な図番の説明、８……比較器、１０……第１
トランジスタ、１１……第２トランジスタ、１３
……バイアス回路、１５……第１バイアストラン
ジスタ、１６……第２バイアストランジスタ、１
７……第１抵抗、１８……第２抵抗、１９……第
３バイアストランジスタ。
び第２図は従来の差動増幅回路を示す回路図であ
る。 主な図番の説明、８……比較器、１０……第１
トランジスタ、１１……第２トランジスタ、１３
……バイアス回路、１５……第１バイアストラン
ジスタ、１６……第２バイアストランジスタ、１
７……第１抵抗、１８……第２抵抗、１９……第
３バイアストランジスタ。
Claims (1)
- １ 差動接続された第１及び第２トランジスタの
ベースを所定のオフセツトを持たせてバイアスす
る為のバイアス回路であつて、コレクタが抵抗を
介して前記第１トランジスタのベースに接続され
た第１バイアストランジスタと、ベース及びエミ
ツタが該第１バイアストランジスタのベース及び
エミツタとそれぞれ共通接続された第２バイアス
トランジスタと、前記第１バイアストランジスタ
のベース・エミツタ間に接続された第１抵抗と、
エミツタが第２抵抗を介して前記第１バイアスト
ランジスタのベースに接続された第３バイアスト
ランジスタと、電源と前記第３バイアストランジ
スタとの間に直列接続された第３及び第４抵抗
と、該第３及び第４抵抗の接続点を第２トランジ
スタのベースに接続する手段とから成り、前記抵
抗及び第４抵抗の値を略等しく設定することによ
り、前記第１及び第２トランジスタのベース間オ
フセツト電圧を前記第２抵抗の値に応じて設定す
る様にしたことを特徴とするバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190309A JPS6167308A (ja) | 1984-09-11 | 1984-09-11 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190309A JPS6167308A (ja) | 1984-09-11 | 1984-09-11 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167308A JPS6167308A (ja) | 1986-04-07 |
| JPH0344687B2 true JPH0344687B2 (ja) | 1991-07-08 |
Family
ID=16256014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190309A Granted JPS6167308A (ja) | 1984-09-11 | 1984-09-11 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167308A (ja) |
-
1984
- 1984-09-11 JP JP59190309A patent/JPS6167308A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6167308A (ja) | 1986-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JPH0449287B2 (ja) | ||
| GB2030808A (en) | Protecting transistors | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4928073A (en) | DC amplifier | |
| US4612513A (en) | Differential amplifier | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0344687B2 (ja) | ||
| JPH0230902Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2572974B2 (ja) | 駆動回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0212049B2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JPS6218979Y2 (ja) | ||
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPS6133710Y2 (ja) | ||
| JPH0479482B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |