JPH0344929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0344929A JPH0344929A JP1179176A JP17917689A JPH0344929A JP H0344929 A JPH0344929 A JP H0344929A JP 1179176 A JP1179176 A JP 1179176A JP 17917689 A JP17917689 A JP 17917689A JP H0344929 A JPH0344929 A JP H0344929A
- Authority
- JP
- Japan
- Prior art keywords
- interconnections
- insulating film
- film
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造方法に関し、さらに具体的
に述べれば、配線の形成を主体とした半導体装置の製造
方法に関するものである。
に述べれば、配線の形成を主体とした半導体装置の製造
方法に関するものである。
（従来の技術）
近年、半導体装置はますます進歩し、高集積度で高速動
作を目指したＬＳＩが開発されている。
作を目指したＬＳＩが開発されている。
高速動作を要求されるＬＳＩでは、基本素子の高速性は
もちろんのこと、配線抵抗による遅延や、多層配線の層
間容量による遅延が問題となり、配線および層間膜厚の
厚膜化が不可能となっている。
もちろんのこと、配線抵抗による遅延や、多層配線の層
間容量による遅延が問題となり、配線および層間膜厚の
厚膜化が不可能となっている。
特に、高速動作が可能なＧａＡｓＩＣでは配線工程での
遅延が大きな問題となっている。
遅延が大きな問題となっている。
第３図（ａ）ないしくｄ）は、従来のＧａＡｓＩＣの二
層配線を形成する製造方法を工程の順に示した要部拡大
断面図である。
層配線を形成する製造方法を工程の順に示した要部拡大
断面図である。
まず、素子を形成した半導体基板１の表面に、例えば、
Ｔ ｉ／ Ａ ｕでそれぞれの厚さが５００１５０００
大の第１層配線２を形成する（第３図（ａ））。次に例
えば、窒化ケイ素膜を用い厚さ７０００人の層間絶縁膜
３を堆積した後、連結孔３ａを形成する（第３図（ｂ）
）。その後１例えば、Ｔｉ／Ａｕでそれぞれの厚さが５
００／８０００人の第２層配置！４を形成する（第３図
（Ｃ））。最後に例えば、シリコン窒化膜で厚さ４００
０大の保護膜５を表面全面に形成する（第３図（ｄ））
。
Ｔ ｉ／ Ａ ｕでそれぞれの厚さが５００１５０００
大の第１層配線２を形成する（第３図（ａ））。次に例
えば、窒化ケイ素膜を用い厚さ７０００人の層間絶縁膜
３を堆積した後、連結孔３ａを形成する（第３図（ｂ）
）。その後１例えば、Ｔｉ／Ａｕでそれぞれの厚さが５
００／８０００人の第２層配置！４を形成する（第３図
（Ｃ））。最後に例えば、シリコン窒化膜で厚さ４００
０大の保護膜５を表面全面に形成する（第３図（ｄ））
。
（発明が解決しようとする課題）
しかしながら、上記の製造方法では、平行して形成され
た第１層および第２層配線２および４のそれぞれの間に
厚い窒化ケイ素膜等の層間絶縁膜３があるため、線間容
量が大きくなり、第２図の最高分周周波数・電流特性図
に示すように、最高分周周波数が低く、高速特性が充分
でないという問題があった。
た第１層および第２層配線２および４のそれぞれの間に
厚い窒化ケイ素膜等の層間絶縁膜３があるため、線間容
量が大きくなり、第２図の最高分周周波数・電流特性図
に示すように、最高分周周波数が低く、高速特性が充分
でないという問題があった。
本発明は上記の問題を解決するもので、線間容量が小さ
く優れた高速特性を発揮する半導体装置の製造方法を提
供するものである。
く優れた高速特性を発揮する半導体装置の製造方法を提
供するものである。
（課題を解決するための手段）
上記の課題を解決するため１本発明は、第２層配線４の
下部以外の層間絶縁膜３をエツチングし隔離溝を形成す
るものである。
下部以外の層間絶縁膜３をエツチングし隔離溝を形成す
るものである。
（作 用）
上記の構成により、第１層および第２層配線のそれぞれ
の間に形成された層間絶縁膜がエツチングにより薄くな
り、従って、配線間の容量が低下し、高速性が高くなる
。
の間に形成された層間絶縁膜がエツチングにより薄くな
り、従って、配線間の容量が低下し、高速性が高くなる
。
（実施例）
本発明の一実施例を第１図（ａ）ないしくｅ）に示す工
程順の要部拡大断面概略図により説明する。
程順の要部拡大断面概略図により説明する。
本実施例が第３図に示した従来例と異なる点は、第１層
配線２を形成（第１図（ｃ））した後に、第２層配線４
をマスクとして反応性イオンエツチング（ＲＩＥ）法に
より層間絶縁膜３をエツチングし、隔離溝３ｂを形成し
た点である。
配線２を形成（第１図（ｃ））した後に、第２層配線４
をマスクとして反応性イオンエツチング（ＲＩＥ）法に
より層間絶縁膜３をエツチングし、隔離溝３ｂを形成し
た点である。
その他は従来例と変わらないので、同じ構成部には同一
符号を付して、説明を省略する。
符号を付して、説明を省略する。
このようにして製造された半導体装置は、第１層配線２
の下部以外の層間絶縁膜３がエツチングによって、薄い
層間絶縁膜３となるため、第１および第２層配線２およ
び４のそれぞれの配線間容量を低減することができる。
の下部以外の層間絶縁膜３がエツチングによって、薄い
層間絶縁膜３となるため、第１および第２層配線２およ
び４のそれぞれの配線間容量を低減することができる。
第工層配線２と第２層配線４の間の層間絶縁膜３の膜厚
は変化しないので層間容量が増大することはない。
は変化しないので層間容量が増大することはない。
第２図は１本実施例および従来例の製造方法でＧ ａ
Ａ ｓ分周器を試作し、最高分周周波数の電流依存性を
比較した特性図で、全表面に保護膜５を形成しても従来
例の保護膜５のない時よりも特性が良いことがわかる。
Ａ ｓ分周器を試作し、最高分周周波数の電流依存性を
比較した特性図で、全表面に保護膜５を形成しても従来
例の保護膜５のない時よりも特性が良いことがわかる。
本発明により配線間容量が減少し高速性を活かすことが
可能となった。
可能となった。
なお、本実施例で層間絶縁膜３のエツチングに反応性イ
オンエツチング（ＲＩＥ）法を用いたのは、第２層配線
４の下部の層間絶縁膜３にサイドエツチングが発生する
ことを防止したものである。等方性エツチングを用いる
と、微細配線になった第２層配線４の下部の層間絶縁膜
３が除去され、第１層配線２と第２層配線４の短絡をま
ねく恐れがある。また、第２層配線２４の下部でサイド
エツチングが行われると、配線間容量と同時に層間容量
が減少する。通常、最後に形成される保護膜５により、
サイドエツチングによる容量減少が小さくなるが、サイ
ドエツチング部で保護膜５が充分に形成されないため、
信頼性が低下する。
オンエツチング（ＲＩＥ）法を用いたのは、第２層配線
４の下部の層間絶縁膜３にサイドエツチングが発生する
ことを防止したものである。等方性エツチングを用いる
と、微細配線になった第２層配線４の下部の層間絶縁膜
３が除去され、第１層配線２と第２層配線４の短絡をま
ねく恐れがある。また、第２層配線２４の下部でサイド
エツチングが行われると、配線間容量と同時に層間容量
が減少する。通常、最後に形成される保護膜５により、
サイドエツチングによる容量減少が小さくなるが、サイ
ドエツチング部で保護膜５が充分に形成されないため、
信頼性が低下する。
なお、本実施例では、二層配線の形成工程について説明
したが、−層配線工程や、三層配線工程等の多層配線工
程にも有効である。
したが、−層配線工程や、三層配線工程等の多層配線工
程にも有効である。
また１本実施例では配線金属にＴｉ／Ａｕを用いたが、
これは他の金属であってもよい。また１層間絶縁膜３お
よび保護膜５に、窒化ケイ素膜を用いたが、これに限ら
ず酸化ケイ素膜や、ポリイミド膜等の他の絶縁膜であっ
てもよい。また、層間絶縁膜３と保護膜５は、異種の膜
であってもよい。
これは他の金属であってもよい。また１層間絶縁膜３お
よび保護膜５に、窒化ケイ素膜を用いたが、これに限ら
ず酸化ケイ素膜や、ポリイミド膜等の他の絶縁膜であっ
てもよい。また、層間絶縁膜３と保護膜５は、異種の膜
であってもよい。
（発明の効果）
以上説明したように１本発明によれば、第２層配線をマ
スクに下地層間絶縁膜をエツチングし、第２層配線間に
層間絶縁膜の隔離溝を設けることにより、配線間容量を
低減させ、半導体装置の高速性を高めることが可能とな
る。
スクに下地層間絶縁膜をエツチングし、第２層配線間に
層間絶縁膜の隔離溝を設けることにより、配線間容量を
低減させ、半導体装置の高速性を高めることが可能とな
る。
第１図（ａ）ないしくｅ）は本発明による半導体装置の
製造方法を工程順に示す要部拡大断面図、第２図はＧ
ａ Ａ ｓ分周器の特性図、第３図（ａ）ないしくｄ）
は従来の半導体装置の製造方法を工程順に示す要部拡大
断面図である。 １・・・半導体基板、 ２・・・第１層配線、 ３・・
・層間絶縁膜、 ３ａ・・・連結孔、３ｂ・・・隔離溝
、 ４・・・第２層配線、 ５・・保護膜。 第 図 第 図 保護膜 を 第 図 ６汽 （ｍＡ） 第 図
製造方法を工程順に示す要部拡大断面図、第２図はＧ
ａ Ａ ｓ分周器の特性図、第３図（ａ）ないしくｄ）
は従来の半導体装置の製造方法を工程順に示す要部拡大
断面図である。 １・・・半導体基板、 ２・・・第１層配線、 ３・・
・層間絶縁膜、 ３ａ・・・連結孔、３ｂ・・・隔離溝
、 ４・・・第２層配線、 ５・・保護膜。 第 図 第 図 保護膜 を 第 図 ６汽 （ｍＡ） 第 図
Claims (2)
- （１）絶縁膜上に配線を形成する工程を含む半導体装置
の製造方法において、上記の配線をマスクとして上記の
絶縁膜をエッチングし絶縁膜に隔離溝を形成する工程を
有することを特徴とする半導体装置の製造方法。 - （２）絶縁膜の隔離溝のエッチングを、配線をマスクと
した反応性イオンエッチングで行うことを特徴とする請
求項（１）記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179176A JPH0344929A (ja) | 1989-07-13 | 1989-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179176A JPH0344929A (ja) | 1989-07-13 | 1989-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344929A true JPH0344929A (ja) | 1991-02-26 |
Family
ID=16061268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1179176A Pending JPH0344929A (ja) | 1989-07-13 | 1989-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547037A (en) * | 1994-05-23 | 1996-08-20 | Nippondenso Co., Ltd. | Constant-speed cruise control device for a vehicle |
-
1989
- 1989-07-13 JP JP1179176A patent/JPH0344929A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547037A (en) * | 1994-05-23 | 1996-08-20 | Nippondenso Co., Ltd. | Constant-speed cruise control device for a vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| JP3961412B2 (ja) | 半導体装置及びその形成方法 | |
| JPH03196662A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| JPH0344929A (ja) | 半導体装置の製造方法 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR0182043B1 (ko) | 금속-절연막의 평탄화 방법 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPS6340344A (ja) | 半導体装置 | |
| JPS58122752A (ja) | 半導体装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPH1093022A (ja) | 半導体装置及びその製造方法 |