JPH0344940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0344940A JPH0344940A JP18098789A JP18098789A JPH0344940A JP H0344940 A JPH0344940 A JP H0344940A JP 18098789 A JP18098789 A JP 18098789A JP 18098789 A JP18098789 A JP 18098789A JP H0344940 A JPH0344940 A JP H0344940A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- substrate
- groove
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔］既 要〕
半導体装置の′５！遣方法、特に、化合物半導体基板上
の絶縁膜に設けた溝を埋めて該Ｍ板にショットキ接合し
、且つ耐熱性を高めるために積層構造にしたゲート電極
の形成方法に関し、 該溝の底の稜線部において基板と接合するゲート金属膜
にクラックが発生しても、耐熱性が十分に確保されるよ
うにすることを目的とし、基板表出の溝を設けた絶縁膜
を表面に有する化合物半導体基板上に、該基板と接合す
る第１金属膜を被着する工程と、該溝内の第１金属膜が
形成する凹部の中を絶縁物体で埋め込む工程と、該絶縁
物体上を含む第１金属膜上に、第１金属膜よりも抵抗の
低い第２金属膜を形成する工程とを含み、該溝を埋めて
該基板に接合し、且つ第１及び第２金属膜を用いて積層
構造にした電極を形成するように構成する。
の絶縁膜に設けた溝を埋めて該Ｍ板にショットキ接合し
、且つ耐熱性を高めるために積層構造にしたゲート電極
の形成方法に関し、 該溝の底の稜線部において基板と接合するゲート金属膜
にクラックが発生しても、耐熱性が十分に確保されるよ
うにすることを目的とし、基板表出の溝を設けた絶縁膜
を表面に有する化合物半導体基板上に、該基板と接合す
る第１金属膜を被着する工程と、該溝内の第１金属膜が
形成する凹部の中を絶縁物体で埋め込む工程と、該絶縁
物体上を含む第１金属膜上に、第１金属膜よりも抵抗の
低い第２金属膜を形成する工程とを含み、該溝を埋めて
該基板に接合し、且つ第１及び第２金属膜を用いて積層
構造にした電極を形成するように構成する。
本発明は、半導体装置の製造方法に係り、特に、化合物
半導体基板上の絶縁膜に設けた溝を埋めて該基板にショ
ットキ接合し、且つ耐熱性を高めるために積層構造にし
たゲート電極の形成方法に関する。
半導体基板上の絶縁膜に設けた溝を埋めて該基板にショ
ットキ接合し、且つ耐熱性を高めるために積層構造にし
たゲート電極の形成方法に関する。
ＧａＡｓなとの化合物半導体基板に形成する電界効果ト
ランジスタ（ＦＥＴ）の、該基板上の絶縁膜に設けた溝
を埋めて６ｇ １ ＋ｉにショットキ接合するゲート電
極には、耐熱性を高めるために、基板にショットキ接合
させた高融点金属シリサイドまたは高融点金属の第１金
属膜（例えばタングステンシリサイド膜など）と、第１
金属膜よりも抵抗の低い第２金属膜（例えば金１漠など
）とを用いて積層構造にしたものがある。そのゲート電
極の形成に際しては、耐熱性が十分に確保されるように
することが重要である。
ランジスタ（ＦＥＴ）の、該基板上の絶縁膜に設けた溝
を埋めて６ｇ １ ＋ｉにショットキ接合するゲート電
極には、耐熱性を高めるために、基板にショットキ接合
させた高融点金属シリサイドまたは高融点金属の第１金
属膜（例えばタングステンシリサイド膜など）と、第１
金属膜よりも抵抗の低い第２金属膜（例えば金１漠など
）とを用いて積層構造にしたものがある。そのゲート電
極の形成に際しては、耐熱性が十分に確保されるように
することが重要である。
〔従来の技術）
第２図（ａ）〜（Ｃ）は、上記ゲート電極を形成する方
法の従来例の工程順断面図である。
法の従来例の工程順断面図である。
同図において、先ず（ａ）を参照して、基板表出の溝３
を設けた絶縁膜２を表面に有するＧａＡｓ基板１上に、
基板ｌとショットキ接合するタングステンシリサイド（
ＷＳｉ）の第１金属膜４を、ｉ着またはスパッタにより
被着する。絶縁膜２の厚さ及び溝３の幅は例えばそれぞ
れ３０００人及び５０００人であり、第１金属膜４の厚
さは１５００Åである。なお、図示のｌａはＦＥＴ活性
領域であり、その形成は本発明に直接関係がないので省
略する。
を設けた絶縁膜２を表面に有するＧａＡｓ基板１上に、
基板ｌとショットキ接合するタングステンシリサイド（
ＷＳｉ）の第１金属膜４を、ｉ着またはスパッタにより
被着する。絶縁膜２の厚さ及び溝３の幅は例えばそれぞ
れ３０００人及び５０００人であり、第１金属膜４の厚
さは１５００Åである。なお、図示のｌａはＦＥＴ活性
領域であり、その形成は本発明に直接関係がないので省
略する。
次いで（ｂ）を参照して、薄着またはスパッタにより厚
さ１０００人のチタン（Ｔｉ）膜５及び厚さ１０００入
の金（Ａｕ）の第２金属［６を被着し、Ａｕめっきをプ
Ｂ加して第２金属膜６の厚さを７０００〜８０００人に
する。
さ１０００人のチタン（Ｔｉ）膜５及び厚さ１０００入
の金（Ａｕ）の第２金属［６を被着し、Ａｕめっきをプ
Ｂ加して第２金属膜６の厚さを７０００〜８０００人に
する。
ここでＴｉ膜５は、第・２金属膜６の第１金属膜４に対
する接合を確実にするために介在させたものである。
する接合を確実にするために介在させたものである。
次いで（Ｃ）を参照して、第２金属膜６、Ｔｉ膜５及び
第１金属膜４を同一パターンにパターニングして、第１
金属膜４及び第２金属ＩＩ−Ｊ、６を用いて積層構造に
したゲート電極７の形成を完了する。
第１金属膜４を同一パターンにパターニングして、第１
金属膜４及び第２金属ＩＩ−Ｊ、６を用いて積層構造に
したゲート電極７の形成を完了する。
しかしながら、このように形成されたゲート電極７の中
には、第３図の断面図に示すように、溝３が形成する段
差のために、溝３の底の稜線部において第１金属膜４に
クランク４ａが発生して、３００ ’Ｃ程度に加熱され
ると、第２金属膜６の金属（Ａｕ）がクラック４ａを通
して基板ｌに侵入し、ゲート耐圧の劣化やショートを起
こすものが見いだされた。これは、積層構造にして耐熱
性を高める期待を裏切るものである。
には、第３図の断面図に示すように、溝３が形成する段
差のために、溝３の底の稜線部において第１金属膜４に
クランク４ａが発生して、３００ ’Ｃ程度に加熱され
ると、第２金属膜６の金属（Ａｕ）がクラック４ａを通
して基板ｌに侵入し、ゲート耐圧の劣化やショートを起
こすものが見いだされた。これは、積層構造にして耐熱
性を高める期待を裏切るものである。
そこで本発明は、半導体装置の製造方法、特に、化合物
半導体基板上の絶縁膜に設けた溝を埋めて該基板にショ
ットキ接合し、且つ耐熱性を高めるために積層構造にし
たゲート電極の形成方法に関し、線溝の底の稜線部にお
いて基板と接合するゲート金属膜にクラックが発生して
も、耐熱性が十分に確保されるようにすることを目的と
する。
半導体基板上の絶縁膜に設けた溝を埋めて該基板にショ
ットキ接合し、且つ耐熱性を高めるために積層構造にし
たゲート電極の形成方法に関し、線溝の底の稜線部にお
いて基板と接合するゲート金属膜にクラックが発生して
も、耐熱性が十分に確保されるようにすることを目的と
する。
上記目的は、基板表出の溝を設けた絶縁膜を表面に有す
る化合物半導体基板上に、該基板とショットキ接合する
高融点金属シリサイドまたは高融点金属の第１金属膜を
被着する工程と、該溝内の第１金属膜が形成する凹部の
中を絶縁物体で埋め込む工程と、 該絶縁物体上を含む第１金属膜上に、第１金属膜よりも
抵抗の低い第２金属膜を形成する工程とを有して、 線溝を埋めて該基板にショットキ接合し、且つ第１及び
第２金属膜を用いて積層構造にしたゲート電極を形成す
る本発明の製造方法によって達成される。
る化合物半導体基板上に、該基板とショットキ接合する
高融点金属シリサイドまたは高融点金属の第１金属膜を
被着する工程と、該溝内の第１金属膜が形成する凹部の
中を絶縁物体で埋め込む工程と、 該絶縁物体上を含む第１金属膜上に、第１金属膜よりも
抵抗の低い第２金属膜を形成する工程とを有して、 線溝を埋めて該基板にショットキ接合し、且つ第１及び
第２金属膜を用いて積層構造にしたゲート電極を形成す
る本発明の製造方法によって達成される。
（作 用）
先に述べたように、従来例が耐熱性を確保できなかった
のは、上記溝の底の稜線部において第２金属膜を第１金
属膜に接近させていたためであり、そのことが第１金属
膜に発生した前述のクラックに対する第２金属膜の金属
の侵入を容易にさせていた。
のは、上記溝の底の稜線部において第２金属膜を第１金
属膜に接近させていたためであり、そのことが第１金属
膜に発生した前述のクラックに対する第２金属膜の金属
の侵入を容易にさせていた。
これに対して本発明では、上記溝の底の稜線部において
第１金属膜と第２金属膜との間に上記絶縁物体を介在さ
せるために、上記クラックが発生しても、そのクラック
に対する第２金属膜の金属の侵入が阻止されて耐熱性が
確保されるようになる。
第１金属膜と第２金属膜との間に上記絶縁物体を介在さ
せるために、上記クラックが発生しても、そのクラック
に対する第２金属膜の金属の侵入が阻止されて耐熱性が
確保されるようになる。
以下本発明の実施例について第１図（ａ）〜（ｅ）の工
程順断面図を用いて説明する。全図を通し同一符号は同
一対象物を示す。
程順断面図を用いて説明する。全図を通し同一符号は同
一対象物を示す。
この実施例は先の従来例のところに本発明を適用したも
のである。
のである。
即ち第１図において、先ず（ａ）を参照して、従来例と
同しに、基板表出の溝３を設けた絶縁膜２を表面に有す
るＧａＡｓ基Ｆｉｌ上に、基板１とショットキ接合する
ＷＳｉの第１金属膜４を、蒸着またはスパッタにより被
着する。絶縁膜２の厚さ及び溝３の幅はそれぞれ３００
０人及び５０００Åであり、第１金属膜４の厚さは１５
００人である。なお、ＦＥＴ活性領域１ａの形成は本発
明に直接関係がないので省略する。
同しに、基板表出の溝３を設けた絶縁膜２を表面に有す
るＧａＡｓ基Ｆｉｌ上に、基板１とショットキ接合する
ＷＳｉの第１金属膜４を、蒸着またはスパッタにより被
着する。絶縁膜２の厚さ及び溝３の幅はそれぞれ３００
０人及び５０００Åであり、第１金属膜４の厚さは１５
００人である。なお、ＦＥＴ活性領域１ａの形成は本発
明に直接関係がないので省略する。
次いで（ｂ）を参照して、ＣＶＤ法により、第１金属膜
４上に、溝３部を埋めて表面がほぼ平坦になるまで二酸
化Ｓｉ （ＳｉＯ□）を堆積しＳｉＯ□膜８を形成する
。この堆積厚さは溝３部以外のところで３０００Å程度
である。
４上に、溝３部を埋めて表面がほぼ平坦になるまで二酸
化Ｓｉ （ＳｉＯ□）を堆積しＳｉＯ□膜８を形成する
。この堆積厚さは溝３部以外のところで３０００Å程度
である。
次いで（Ｃ）を参照して、絶縁１１Ａ２上の第１金属膜
４が表出するまで５ｉＯｔ膜８をエッチバックして、溝
３内の第１金属膜４が形成する凹部の中を埋めた５ｉ（
ｈの絶縁物体９を形成する。この絶縁物体９は、バイア
ススパッタなどを用いてエッチバックなしに直接形成し
ても良い。
４が表出するまで５ｉＯｔ膜８をエッチバックして、溝
３内の第１金属膜４が形成する凹部の中を埋めた５ｉ（
ｈの絶縁物体９を形成する。この絶縁物体９は、バイア
ススパッタなどを用いてエッチバックなしに直接形成し
ても良い。
次いで（ｄ）を参照して、従来例の第２図（ｂ）の工程
と同様に、蒸着またはスパッタにより厚さ１００久のＴ
ｉ膜５及び厚さ１０００人のＡｕの第２金属膜６を被着
し、Ａｕめっきを追加して第２金属股６の厚さを７００
０〜８０００Åにする。
と同様に、蒸着またはスパッタにより厚さ１００久のＴ
ｉ膜５及び厚さ１０００人のＡｕの第２金属膜６を被着
し、Ａｕめっきを追加して第２金属股６の厚さを７００
０〜８０００Åにする。
次いで（ｅ）を参照して、従来例の第２図（Ｃ）の工程
と同様に、第２金属膜６、Ｔｉ膜５及び第１金属膜４を
同一パターンにパターニングして、第１金属膜４及び第
２金属膜６を用いて積層構造にしたゲート電極７の形成
を完了する。
と同様に、第２金属膜６、Ｔｉ膜５及び第１金属膜４を
同一パターンにパターニングして、第１金属膜４及び第
２金属膜６を用いて積層構造にしたゲート電極７の形成
を完了する。
このように形成されたゲート電極７は、溝３の底の稜線
部において、第１金属膜に第３図で述べたクランク４ａ
が発生しても、第１金属膜４と第２金属膜６との間に絶
縁物体９が介在しているために、クランク４ａに対する
第２金属膜６の金属の侵入が閉止されて耐熱性が確保さ
れる。
部において、第１金属膜に第３図で述べたクランク４ａ
が発生しても、第１金属膜４と第２金属膜６との間に絶
縁物体９が介在しているために、クランク４ａに対する
第２金属膜６の金属の侵入が閉止されて耐熱性が確保さ
れる。
本発明者の確認によれば、５００°Ｃに加熱してもゲー
ト耐圧の劣化やショートを起こすものがなかった。
ト耐圧の劣化やショートを起こすものがなかった。
なお上述の説明から容易に理解されるように、本発明は
、実施例に限定されることなく、化合物半導体基板上の
絶縁膜に設けた溝を埋めて該基板にショットキ接合し、
且つ耐熱性を高めるために、基板と接合するゲート金属
膜に高融点金属シリサイドまたは高融点金属を用いて、
積層構造にしたゲート電極を形成する場合の全般に適用
し得るものであり、その際、絶縁物体９の材料がＳｉＯ
２以外のもの例えば窒化Ｓｉ （Ｓｉｓ Ｎ４ ）など
であっても良いものである。
、実施例に限定されることなく、化合物半導体基板上の
絶縁膜に設けた溝を埋めて該基板にショットキ接合し、
且つ耐熱性を高めるために、基板と接合するゲート金属
膜に高融点金属シリサイドまたは高融点金属を用いて、
積層構造にしたゲート電極を形成する場合の全般に適用
し得るものであり、その際、絶縁物体９の材料がＳｉＯ
２以外のもの例えば窒化Ｓｉ （Ｓｉｓ Ｎ４ ）など
であっても良いものである。
以上説明したように本発明の構成によれば、半導体装置
の製造方法、特に、化合物半導体基板上の絶縁膜に設け
た溝を埋めて該基板にショットキ接合し、且つ耐熱性を
高めるために積層構造にしたゲート電極の形成方法に関
し、線溝の底の稜線部において基板と接合するゲート金
属膜にクランクが発生しても、耐熱性が十分に確保され
るようにすることができて、当該半導体装置の品質を向
上させる効果がある。
の製造方法、特に、化合物半導体基板上の絶縁膜に設け
た溝を埋めて該基板にショットキ接合し、且つ耐熱性を
高めるために積層構造にしたゲート電極の形成方法に関
し、線溝の底の稜線部において基板と接合するゲート金
属膜にクランクが発生しても、耐熱性が十分に確保され
るようにすることができて、当該半導体装置の品質を向
上させる効果がある。
第１図（ａｌ〜（ｅ）は実施例の工程順断面図、第２図
（ａ）〜（Ｃ）は従来例の工程順断面図、第３図は従来
例の問題点を説明する断面図、である。 図において、 １はＧａＡｓ基板（化合物半導体基板）ｌａはＦＥＴ活
性領域、 ２は絶縁膜、 ３は溝、 ４はＷＳｉ第１金属膜、 ４ａはクラック、 ５はＴｔ膜、 ６はＡｕ第２金属膜、 ７はゲート電極、 ８は５ｉ０２膜、 ９は５ｉ０２絶縁物体、 である。 第 図
（ａ）〜（Ｃ）は従来例の工程順断面図、第３図は従来
例の問題点を説明する断面図、である。 図において、 １はＧａＡｓ基板（化合物半導体基板）ｌａはＦＥＴ活
性領域、 ２は絶縁膜、 ３は溝、 ４はＷＳｉ第１金属膜、 ４ａはクラック、 ５はＴｔ膜、 ６はＡｕ第２金属膜、 ７はゲート電極、 ８は５ｉ０２膜、 ９は５ｉ０２絶縁物体、 である。 第 図
Claims (1)
- 【特許請求の範囲】 基板表出の溝を設けた絶縁膜を表面に有する化合物半導
体基板上に、該基板と接合する第１金属膜を被着する工
程と、 該溝内の第１金属膜が形成する凹部の中を絶縁物体で埋
め込む工程と、 該絶縁物体上を含む第１金属膜上に、第１金属膜よりも
抵抗の低い第２金属膜を形成する工程とを含み、 該溝を埋めて該基板に接合し、且つ第１及び第２金属膜
を用いて積層構造にした電極を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18098789A JP2697165B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18098789A JP2697165B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344940A true JPH0344940A (ja) | 1991-02-26 |
| JP2697165B2 JP2697165B2 (ja) | 1998-01-14 |
Family
ID=16092762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18098789A Expired - Lifetime JP2697165B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697165B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102374318A (zh) * | 2010-08-07 | 2012-03-14 | 哈尔滨盛迪电力设备有限公司 | 缓冲式盘形浮球阀 |
-
1989
- 1989-07-12 JP JP18098789A patent/JP2697165B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102374318A (zh) * | 2010-08-07 | 2012-03-14 | 哈尔滨盛迪电力设备有限公司 | 缓冲式盘形浮球阀 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697165B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200901374A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0249471A (ja) | 半導体装置とその製造方法 | |
| JPS6222536B2 (ja) | ||
| JP2697165B2 (ja) | 半導体装置の製造方法 | |
| JPH03227068A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JP2819821B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH045873A (ja) | 超伝導コンタクト作製方法及び超伝導回路 | |
| JPS6262056B2 (ja) | ||
| JPH0479317A (ja) | 半導体装置の製法 | |
| JP2717166B2 (ja) | 半導体装置の製造方法 | |
| JP3142318B2 (ja) | 半導体装置 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| TW200836344A (en) | Semiconductor structures and fabrication method thereof | |
| JPH05335348A (ja) | 半導体装置 | |
| JPH01206668A (ja) | 半導体装置 | |
| JPH029452B2 (ja) | ||
| JPH01102969A (ja) | 化合物半導体素子 | |
| KR100609997B1 (ko) | 반도체소자 제조방법 | |
| JP3018677B2 (ja) | 半導体装置の製造方法 | |
| JPS6214109B2 (ja) | ||
| JPS62140435A (ja) | 半導体装置 | |
| JPH0461118A (ja) | 半導体装置の製造方法 |