JPH0348494A - 微細導体用の多層印刷回路基板及びそのめっき法 - Google Patents
微細導体用の多層印刷回路基板及びそのめっき法Info
- Publication number
- JPH0348494A JPH0348494A JP10897090A JP10897090A JPH0348494A JP H0348494 A JPH0348494 A JP H0348494A JP 10897090 A JP10897090 A JP 10897090A JP 10897090 A JP10897090 A JP 10897090A JP H0348494 A JPH0348494 A JP H0348494A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- multilayer printed
- foil
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細導体用の多層印刷回路基板及びその製法に
関する。
関する。
本発明による多層印刷回路基板は、一層撤細な導電路幅
を楕戒し得るようにこの種の印刷回路基板を更に発展さ
せたものでなければならない。またミクロ規模の平滑で
、凹部を有さないプレプレグ表面が確保されなければな
らない．従来の技術 多層印刷回路基板はすでに公知である．これは、印刷回
路を更に発展させたものであり、これにより電気構戒素
子の実装密度を一層高めることができまた一層良好な接
続が可能である．多層印刷回路基板は公知の技術水準に
よれば回路面の数に応じてｌ枚又は数枚の内層からなる
が、この場合各内層は互いに重ね合わせてか又は保護箔
及び耐圧箔で被覆して、圧力及び温度の使用下にプレス
することより互いに結合される。
を楕戒し得るようにこの種の印刷回路基板を更に発展さ
せたものでなければならない。またミクロ規模の平滑で
、凹部を有さないプレプレグ表面が確保されなければな
らない．従来の技術 多層印刷回路基板はすでに公知である．これは、印刷回
路を更に発展させたものであり、これにより電気構戒素
子の実装密度を一層高めることができまた一層良好な接
続が可能である．多層印刷回路基板は公知の技術水準に
よれば回路面の数に応じてｌ枚又は数枚の内層からなる
が、この場合各内層は互いに重ね合わせてか又は保護箔
及び耐圧箔で被覆して、圧力及び温度の使用下にプレス
することより互いに結合される。
この場合一般には各内層と、外部から道断する銅箔との
間に、１枚又は２枚のプレプレグを配置する．これは通
常３５μ又は１７．５μの特別に製造された銅箔であり
、これにより導体配線及びめっき表面における接着力又
は剥離力を得ることができる． 各層を更に開発して一層微細な導電路幅を得るには，腐
食不足との関連において超薄型の銅箔を外層として使用
することが必要である．導電路の幅が≦１００μの場合
、従来の１７．５μ箔はもはや使用することができない
．それというのも １００μの導電路幅ですでにその腐
食不足は公称幅の約４０％に達するからである．しかし
超薄・型銅箔の製造並びにその以後の加工処理は法外な
費用を必要とし、極めて高い製造コストの下に可能であ
るにすぎない． 発明が解決しようとする課題 本発明は、銅箔を有さない多層印刷回路基板を提供する
ことを根本課題とする。
間に、１枚又は２枚のプレプレグを配置する．これは通
常３５μ又は１７．５μの特別に製造された銅箔であり
、これにより導体配線及びめっき表面における接着力又
は剥離力を得ることができる． 各層を更に開発して一層微細な導電路幅を得るには，腐
食不足との関連において超薄型の銅箔を外層として使用
することが必要である．導電路の幅が≦１００μの場合
、従来の１７．５μ箔はもはや使用することができない
．それというのも １００μの導電路幅ですでにその腐
食不足は公称幅の約４０％に達するからである．しかし
超薄・型銅箔の製造並びにその以後の加工処理は法外な
費用を必要とし、極めて高い製造コストの下に可能であ
るにすぎない． 発明が解決しようとする課題 本発明は、銅箔を有さない多層印刷回路基板を提供する
ことを根本課題とする。
課題を解決するための手段
この課題は本発明によれば特許請求の範囲第１項の特徴
部に記載した必須要件を有する多層印刷回路基板によっ
て解決される． 本発明の他の実施態様は請求項２以下の記載から明らか
である。
部に記載した必須要件を有する多層印刷回路基板によっ
て解決される． 本発明の他の実施態様は請求項２以下の記載から明らか
である。
本発明による多層印刷回路基板は、公知の技術水準とは
異なり、外層としての銅箔を省略し得るという利点を有
する．他の利点は、プレスパケット（ Ｐｒｅｓｓｐａ
ｋｅｔ）楕造で中間薄板と組み合わせて、ミクロ規模の
平滑で凹部を有さないプレプレグ表面を確実にもたらす
ポリ弗化ビニル箔を使用することである． ポリ弗化ビニル箔は同時にプレプレグと中間薄板との間
の分離剤として作用しまたプレス加工された多層をプレ
ス工具から確実に取り除くことを可能とするものである
． このプレスパケットは、中間薄板を介して互いに分離さ
れている別のプレスパケットとプレス工具内で結集され
、公知の過程でプレス加工される。
異なり、外層としての銅箔を省略し得るという利点を有
する．他の利点は、プレスパケット（ Ｐｒｅｓｓｐａ
ｋｅｔ）楕造で中間薄板と組み合わせて、ミクロ規模の
平滑で凹部を有さないプレプレグ表面を確実にもたらす
ポリ弗化ビニル箔を使用することである． ポリ弗化ビニル箔は同時にプレプレグと中間薄板との間
の分離剤として作用しまたプレス加工された多層をプレ
ス工具から確実に取り除くことを可能とするものである
． このプレスパケットは、中間薄板を介して互いに分離さ
れている別のプレスパケットとプレス工具内で結集され
、公知の過程でプレス加工される。
すでにプレス加工された多層印刷回路基板を更に加工す
るため、めっきする前に有利には構造部材端子ピンを収
納するための又はスルーホール用としての穿孔を設け、
これを次いで外表面と一緒に前処理し、芽晶させ、めっ
きする．１実施態様ではエボキシ樹脂表面をまず、例え
ばクロム酸、クロム酸含有試薬又は過マンガン酸塩溶液
のような腐食剤によって酸化する粗面化工程に付す．腐
食媒体を均一に攻撃させるため、エボキシ樹脂表面を有
利にはまず例えばジメチルスルホキシド、１−メチル−
３−ビロリドン、ジメチルアセトアミド、ジメチルホル
ムアミド、ジメチルアセタール又は他の水性又は非水性
溶液のような有機膨潤剤と接触させてもよい．腐食攻撃
後有利には、なお付着している残留酸化剤を除去するた
め中和一又は還元工程を実施する．その後慣用の穿孔め
っき法で通常のように調整し、芽晶させ、めっきする．
めっきには特に銅及びニッケルを金属として使用する。
るため、めっきする前に有利には構造部材端子ピンを収
納するための又はスルーホール用としての穿孔を設け、
これを次いで外表面と一緒に前処理し、芽晶させ、めっ
きする．１実施態様ではエボキシ樹脂表面をまず、例え
ばクロム酸、クロム酸含有試薬又は過マンガン酸塩溶液
のような腐食剤によって酸化する粗面化工程に付す．腐
食媒体を均一に攻撃させるため、エボキシ樹脂表面を有
利にはまず例えばジメチルスルホキシド、１−メチル−
３−ビロリドン、ジメチルアセトアミド、ジメチルホル
ムアミド、ジメチルアセタール又は他の水性又は非水性
溶液のような有機膨潤剤と接触させてもよい．腐食攻撃
後有利には、なお付着している残留酸化剤を除去するた
め中和一又は還元工程を実施する．その後慣用の穿孔め
っき法で通常のように調整し、芽晶させ、めっきする．
めっきには特に銅及びニッケルを金属として使用する。
アディティブ法が有利な場合には、エボキシ樹脂表面を
芽晶させる前か又はその直後に、シルクスクリーンのよ
うな画像形戊処理又は陰画工学での写真法を挿入する必
要がある．めっきは専ら、画像形戒処理で予め設定され
た箇所（例えば導電路の構成又ははんだ付けが望まれる
箇所）で行う．金属の析出は、通常自触的に析出するめ
っき浴、有利には無電流折出銅浴中で所望の最終層厚が
得られるまで行う．セミアディティブ法を使用する場合
、エボキシ樹脂表面を芽晶させた後、まず自触的に析出
するめっき浴例えば銅一又はニッケルー浴で全面的に薄
くめっきする．次いでこの第１金属フィルムを電気めつ
き浴内で更に厚くする．こうして例えば厚さ３〜５μ釦
の金属被覆が得られ、これを引続き画像形戒処理に付す
．こうして後の導体配線又ははんだ付け構造体を陰画法
で製造する．引続き有利な実施例ではめっき洛中でガル
バノレジスト溝内に導体画像を最終金属層厚にまで形戒
させる．金属としては例えば銅又は二・ソケルを使用す
ることができる．ガルバノレジストを除去した後、掻く
薄く構成された金属部を差腐食（ Ｄｉｆｆｅｒｅｎｚ
ｌＬｚｅｎ ）により除去する．ガルバノレジストを除
去する前に電気的に又は無ｔ流的にエッチングレジスト
を施すこともできる．この場合＃％／鉛−、錫一、飴−
、ニッケルニッケル／金−、パラジウム／ニッケルー層
又はこれらの層の組み合わせを使用することができる．
内層の製造に際して、最終層として露出している銅層を
酸化して酸化銅にし、黒色又は褐色敢化物を得る．無電
流的に絹めっきすることもできる． 新規の多層印刷回路基板（多層及びバック層〉及び多層
製造法の利点は特に次の点にある：−導電路幅及び微細
導体ｎＩ４造体≦１００μｍは無視し得る程度の腐食不
足で製造することができる、 一外層（銅箔〉を省略することによる製造コストの低減
、 新規方法により施された銅層の厚さ減少による、外層の
エッチング処理での化学薬品費用の節約、 一外層製造の工・ソチング処理の減少による廃水浄化及
び清浄コストの減少． ４ 他の質的特性： プレスパケットの結集に際して極めて薄い銅箔の被覆を
省略し得ること、 穿孔画像の精度を総括的に即時に制御し得ること． 実施例 本発明の実施例及び公知技術水準を図面に示す。
芽晶させる前か又はその直後に、シルクスクリーンのよ
うな画像形戊処理又は陰画工学での写真法を挿入する必
要がある．めっきは専ら、画像形戒処理で予め設定され
た箇所（例えば導電路の構成又ははんだ付けが望まれる
箇所）で行う．金属の析出は、通常自触的に析出するめ
っき浴、有利には無電流折出銅浴中で所望の最終層厚が
得られるまで行う．セミアディティブ法を使用する場合
、エボキシ樹脂表面を芽晶させた後、まず自触的に析出
するめっき浴例えば銅一又はニッケルー浴で全面的に薄
くめっきする．次いでこの第１金属フィルムを電気めつ
き浴内で更に厚くする．こうして例えば厚さ３〜５μ釦
の金属被覆が得られ、これを引続き画像形戒処理に付す
．こうして後の導体配線又ははんだ付け構造体を陰画法
で製造する．引続き有利な実施例ではめっき洛中でガル
バノレジスト溝内に導体画像を最終金属層厚にまで形戒
させる．金属としては例えば銅又は二・ソケルを使用す
ることができる．ガルバノレジストを除去した後、掻く
薄く構成された金属部を差腐食（ Ｄｉｆｆｅｒｅｎｚ
ｌＬｚｅｎ ）により除去する．ガルバノレジストを除
去する前に電気的に又は無ｔ流的にエッチングレジスト
を施すこともできる．この場合＃％／鉛−、錫一、飴−
、ニッケルニッケル／金−、パラジウム／ニッケルー層
又はこれらの層の組み合わせを使用することができる．
内層の製造に際して、最終層として露出している銅層を
酸化して酸化銅にし、黒色又は褐色敢化物を得る．無電
流的に絹めっきすることもできる． 新規の多層印刷回路基板（多層及びバック層〉及び多層
製造法の利点は特に次の点にある：−導電路幅及び微細
導体ｎＩ４造体≦１００μｍは無視し得る程度の腐食不
足で製造することができる、 一外層（銅箔〉を省略することによる製造コストの低減
、 新規方法により施された銅層の厚さ減少による、外層の
エッチング処理での化学薬品費用の節約、 一外層製造の工・ソチング処理の減少による廃水浄化及
び清浄コストの減少． ４ 他の質的特性： プレスパケットの結集に際して極めて薄い銅箔の被覆を
省略し得ること、 穿孔画像の精度を総括的に即時に制御し得ること． 実施例 本発明の実施例及び公知技術水準を図面に示す。
第１図は公知技術水準による多層印刷゛回路基板の断面
図、第２図は本発明による多層印刷回路基板の断面図、
第３図は本発明方法の有利な使用例を示すものである．
第２図に示した多層はバック層として楕戒されている．
従って標準的な常用のソルダーストップマスク（ Ｌｅ
ｔ−ｓｔｏｐｍａｓｋｅ ＞は省略することができる．
図、第２図は本発明による多層印刷回路基板の断面図、
第３図は本発明方法の有利な使用例を示すものである．
第２図に示した多層はバック層として楕戒されている．
従って標準的な常用のソルダーストップマスク（ Ｌｅ
ｔ−ｓｔｏｐｍａｓｋｅ ＞は省略することができる．
第１図は公知技術水準による多層印刷回路基板の断面図
、第２図は本発明による多層印刷回路基板の断面図、第
３図は本発明方法の有利な使用例を示す略示断面図であ
る． ｌ・・・内層、 ２・・・プレプレグ、 ３・・・銅箔、 ４・・・ボ リ弗化ビニル箔、 ５・・・中間薄板
、第２図は本発明による多層印刷回路基板の断面図、第
３図は本発明方法の有利な使用例を示す略示断面図であ
る． ｌ・・・内層、 ２・・・プレプレグ、 ３・・・銅箔、 ４・・・ボ リ弗化ビニル箔、 ５・・・中間薄板
Claims (7)
- １．微細導体用の多層印刷回路基板が次の層構造： ａ）内層 ｂ）内層上に塗布された樹脂を含浸させた ガラス布（プレプレグ） ｃ）プレプレグ上に塗布されたポリ弗化ビ ニル箔 ｄ）この箔上に塗布された中間薄板 を有する少なくとも１つの多層積層板からなることを特
徴とする、微細導体用の多層印刷回路基板。 - ２．層ａ）が２枚の内層からなり、これが層ｂ）により
互いに分離されている、請求項１記載の多層印刷回路基
板。 - ３．内層がサブトラクティブ法により製造されている、
請求項１又は２記載の多層印刷回路基板。 - ４．付加的に層ｂ）、ｃ）及びｄ）を施して、対称積層
板として構成された、請求項１又は２記載の多層印刷回
路基板。 - ５．印刷回路基板の外層として層ｂ）が施されている、
請求項１記載の多層印刷回路基板。 - ６．印刷回路基板の表面をまず、腐食剤の作用により活
性化する有機膨潤剤で前処理し、次いで化学的にまた場
合によっては電気的にめっきすることを特徴とする、請
求項１から５までのいずれか１項記載の多層印刷回路基
板のめっき法。 - ７．めっきされまた構造化された表面を製造するためセ
ミ−アディティブ法又はアデイテイブ法を使用する、請
求項６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3914727.4 | 1989-04-28 | ||
| DE19893914727 DE3914727A1 (de) | 1989-04-28 | 1989-04-28 | Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348494A true JPH0348494A (ja) | 1991-03-01 |
Family
ID=6380079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10897090A Pending JPH0348494A (ja) | 1989-04-28 | 1990-04-26 | 微細導体用の多層印刷回路基板及びそのめっき法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0394678A3 (ja) |
| JP (1) | JPH0348494A (ja) |
| CA (1) | CA2015681A1 (ja) |
| DE (1) | DE3914727A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453592B1 (ko) * | 2002-10-04 | 2004-10-20 | 양점식 | 청정회로기판용 복합체 및 이의 제조방법 |
| JP2006158615A (ja) * | 2004-12-07 | 2006-06-22 | Yoshiji Nishizawa | 回転ウィールスキー |
| US9418940B2 (en) | 2007-04-26 | 2016-08-16 | Cypress Semiconductor Corporation | Structures and methods for stack type semiconductor packaging |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1009206A3 (en) | 1998-12-02 | 2003-01-15 | Ajinomoto Co., Inc. | Method of vacuum-laminating adhesive film |
| JP4300687B2 (ja) | 1999-10-28 | 2009-07-22 | 味の素株式会社 | 接着フィルムを用いた多層プリント配線板の製造法 |
| CN112911835B (zh) * | 2020-12-30 | 2023-03-10 | 恩达电路(深圳)有限公司 | 多层混压阶梯后压金属基高频电路板的生产方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4030190A (en) * | 1976-03-30 | 1977-06-21 | International Business Machines Corporation | Method for forming a multilayer printed circuit board |
| JPS62212133A (ja) * | 1986-03-13 | 1987-09-18 | Matsushita Electric Works Ltd | 積層板の製法 |
-
1989
- 1989-04-28 DE DE19893914727 patent/DE3914727A1/de not_active Withdrawn
-
1990
- 1990-03-24 EP EP19900105640 patent/EP0394678A3/de not_active Withdrawn
- 1990-04-26 JP JP10897090A patent/JPH0348494A/ja active Pending
- 1990-04-27 CA CA 2015681 patent/CA2015681A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453592B1 (ko) * | 2002-10-04 | 2004-10-20 | 양점식 | 청정회로기판용 복합체 및 이의 제조방법 |
| JP2006158615A (ja) * | 2004-12-07 | 2006-06-22 | Yoshiji Nishizawa | 回転ウィールスキー |
| US9418940B2 (en) | 2007-04-26 | 2016-08-16 | Cypress Semiconductor Corporation | Structures and methods for stack type semiconductor packaging |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2015681A1 (en) | 1990-10-28 |
| DE3914727A1 (de) | 1990-10-31 |
| EP0394678A2 (de) | 1990-10-31 |
| EP0394678A3 (de) | 1992-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160579A (en) | Process for manufacturing printed circuit employing selective provision of solderable coating | |
| JP2636537B2 (ja) | プリント配線板の製造方法 | |
| JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
| JPH1187931A (ja) | プリント配線板の製造方法 | |
| JP4549807B2 (ja) | 多層プリント配線板の製造方法、多層プリント配線板及び電子装置 | |
| JP2007165634A (ja) | 配線基板の製造方法 | |
| WO1988005252A1 (en) | Method for the manufacture of multilayer printed circuit boards | |
| JP3941463B2 (ja) | 多層プリント配線板の製造方法 | |
| JPS63280496A (ja) | 多層回路板の製造方法 | |
| CA2015681A1 (en) | Multi-layer circuit board | |
| JPH08148810A (ja) | プリント配線板の製造法 | |
| JPS63137498A (ja) | スル−ホ−ルプリント板の製法 | |
| JPH10190183A (ja) | メッキされた抵抗器を有するプリント回路板の製法 | |
| JPH1051098A (ja) | 抵抗内蔵回路基板 | |
| JP3202836B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH1070353A (ja) | 銅被覆ポリイミド基板を用いた電子回路基板の製造方法 | |
| JP2005244039A (ja) | プリント配線板及びその製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPS63246894A (ja) | フレキシブルスル−ホ−ル基板の製造方法 | |
| JPH05327184A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH03194992A (ja) | プリント基板の製造方法 | |
| JPH06314724A (ja) | 半導体素子搭載用両面配線基板，及びそれを用いた半導 体装置 | |
| JPH10270853A (ja) | プリント配線板の製造方法 | |
| JPH06132636A (ja) | 印刷配線基板の製造方法 | |
| JPH0642594B2 (ja) | プリント配線板の製造方法 |