JPH0348978A - 画像メモリ装置のバス調停装置 - Google Patents
画像メモリ装置のバス調停装置Info
- Publication number
- JPH0348978A JPH0348978A JP18429489A JP18429489A JPH0348978A JP H0348978 A JPH0348978 A JP H0348978A JP 18429489 A JP18429489 A JP 18429489A JP 18429489 A JP18429489 A JP 18429489A JP H0348978 A JPH0348978 A JP H0348978A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- bus
- signal
- memory bus
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、パーソナルコンピュータやワークスチーシ
ランなどにおける画像メモリ装置に関連し、殊にこの発
明は、画像メモリバスの使用に対する要求を調停するた
めのバス調停装置に関する。
ランなどにおける画像メモリ装置に関連し、殊にこの発
明は、画像メモリバスの使用に対する要求を調停するた
めのバス調停装置に関する。
〈従来の技術〉
例えばワークステーションなどでは、ホストＣＰＵがグ
ラフィックプロセッサである描画コントローラＬＳＩを
用いて画像メモリをアクセスし所定の描画を行っている
。この描画コントローラは、画像メモリバスの使用に対
する他からの要求を調停する機能をもっており、例えば
ホストＣＰＵから画像メモリバスの使用に対する要求が
あると、描画コントローラが適当な調停時間経過後に画
像メモリバスの使用を承諾する承諾信号を出力して、画
像メモリバスの使用を許可している。そして再び描画コ
ントローラが画像メモリをアクセスするときは、適当な
タイミングで前記承諾信号をオフしてホストＣＰＵへの
画像メモリの使用を禁止し、調停時間経過後に描画コン
トローラが画像メモリのアクセスを開始する。
ラフィックプロセッサである描画コントローラＬＳＩを
用いて画像メモリをアクセスし所定の描画を行っている
。この描画コントローラは、画像メモリバスの使用に対
する他からの要求を調停する機能をもっており、例えば
ホストＣＰＵから画像メモリバスの使用に対する要求が
あると、描画コントローラが適当な調停時間経過後に画
像メモリバスの使用を承諾する承諾信号を出力して、画
像メモリバスの使用を許可している。そして再び描画コ
ントローラが画像メモリをアクセスするときは、適当な
タイミングで前記承諾信号をオフしてホストＣＰＵへの
画像メモリの使用を禁止し、調停時間経過後に描画コン
トローラが画像メモリのアクセスを開始する。
〈発明が解決しようとする問題点〉
しかしながらホストＣＰＵが高性能化して処理速度が高
速化すると、ホストＣＰＵにとって前記描画コントロー
ラによる画像メモリバスの調停時間はかなり長いものと
なって時間的な無駄が多く、また画像メモリバスの利用
効率も十分ではない。このためホストＣＰＵが画像メモ
リをアクセスすることができる時間割合を高めることの
要請が強くあるが、現在のところ有効な方法は提案され
ていない。
速化すると、ホストＣＰＵにとって前記描画コントロー
ラによる画像メモリバスの調停時間はかなり長いものと
なって時間的な無駄が多く、また画像メモリバスの利用
効率も十分ではない。このためホストＣＰＵが画像メモ
リをアクセスすることができる時間割合を高めることの
要請が強くあるが、現在のところ有効な方法は提案され
ていない。
この発明は、描画コントローラによる画像メモリバスの
調停時間がＣＰＵによる画像メモリのアクセス時間より
長いことに着目し、この調停時間中の他からの画像メモ
リのアクセスを可能となすことにより１画像メモリバス
の利用効率を最大限に発揮させて、ホストＣＰＵによる
画像メモリのアクセス可能な時間割合を高めることので
きる新規な画像メモリ装置のバス調停装置を提供するこ
とを目的とする。
調停時間がＣＰＵによる画像メモリのアクセス時間より
長いことに着目し、この調停時間中の他からの画像メモ
リのアクセスを可能となすことにより１画像メモリバス
の利用効率を最大限に発揮させて、ホストＣＰＵによる
画像メモリのアクセス可能な時間割合を高めることので
きる新規な画像メモリ装置のバス調停装置を提供するこ
とを目的とする。
く問題点を解決するための手段〉
上記目的を達成するため、この発明では、画像メモリバ
スの使用に対する要求を調停する機能をもつ描画コント
ローラを具備し、この描画コントローラが画像メモリバ
スの使用を承諾する承諾信号を出力することにより画像
メモリバスの使用を許可するようにした画像メモリ装置
において、前記承諾信号がオフした後に描画コントロー
ラが画像メモリバスを調停するのに要する時間を計測す
るための計時部と、この計時部による計測が完了するま
での時間につき画像メモリバスの使用を許可する信号を
生成する信号生成部とでバス調停装置を構成することに
した。
スの使用に対する要求を調停する機能をもつ描画コント
ローラを具備し、この描画コントローラが画像メモリバ
スの使用を承諾する承諾信号を出力することにより画像
メモリバスの使用を許可するようにした画像メモリ装置
において、前記承諾信号がオフした後に描画コントロー
ラが画像メモリバスを調停するのに要する時間を計測す
るための計時部と、この計時部による計測が完了するま
での時間につき画像メモリバスの使用を許可する信号を
生成する信号生成部とでバス調停装置を構成することに
した。
〈作用〉
画像メモリバスの使用に対するホス）ＣＰＵからの要求
があると、描画コントローラは調停時間の経過後に画像
メモリバスの使用を承諾する承諾信号を出力して画像メ
モリバスの使用を許可する。その後に描画コントローラ
が画像メモリのアクセスを開始する際、前記承諾信号を
オフし、計時部により描画コントローラによる画像メモ
リバスの調停時間を計測する。そしてこの計時部による
計測が完了するまでの時間は、信号生成部が画像メモリ
バスの使用を許可する信号を生成して出力し、ホストＣ
ＰＵによる画像メモリのアクセスを可能となす。これに
より画像メモリバスの利用効率が最大限に発揮され、ホ
ストＣＰＵによる画像メモリのアクセス可能な時間割合
が高められる。
があると、描画コントローラは調停時間の経過後に画像
メモリバスの使用を承諾する承諾信号を出力して画像メ
モリバスの使用を許可する。その後に描画コントローラ
が画像メモリのアクセスを開始する際、前記承諾信号を
オフし、計時部により描画コントローラによる画像メモ
リバスの調停時間を計測する。そしてこの計時部による
計測が完了するまでの時間は、信号生成部が画像メモリ
バスの使用を許可する信号を生成して出力し、ホストＣ
ＰＵによる画像メモリのアクセスを可能となす。これに
より画像メモリバスの利用効率が最大限に発揮され、ホ
ストＣＰＵによる画像メモリのアクセス可能な時間割合
が高められる。
〈実施例〉
第１図および第２図はこの発明の一実施例にかかる画像
メモリ装置のバス調停装置の回路構成例を、また第３図
はそのタイムチャートを、それぞれ示している。
メモリ装置のバス調停装置の回路構成例を、また第３図
はそのタイムチャートを、それぞれ示している。
第１図に示すバス調停装置は、描画コントローラ１．コ
ントロール回路２２発振器３．バッファ回路４などを含
んでおり、図示しない画像メモリに画像メモリバス５を
介して前記描画コントローラ１が接続しである。
ントロール回路２２発振器３．バッファ回路４などを含
んでおり、図示しない画像メモリに画像メモリバス５を
介して前記描画コントローラ１が接続しである。
描画コントローラ１は汎用の描画ＬＳＩ（例えば日本Ａ
ＤＭ社製のｒＡｍ９５Ｃ６０Ｊ ）であって、画像メモ
リバス５を介して画像メモリをアクセスする機能に加え
て、画像メモリバス５の使用に対するホストＣＰＵ（図
示せず）などからの要求を調停する機能を備えている。
ＤＭ社製のｒＡｍ９５Ｃ６０Ｊ ）であって、画像メモ
リバス５を介して画像メモリをアクセスする機能に加え
て、画像メモリバス５の使用に対するホストＣＰＵ（図
示せず）などからの要求を調停する機能を備えている。
コントロール回路２は、ホストＣＰＵからホストＣＰＵ
バス６を通じて画像メモリバス５の使用を要求するスト
ローブ信号ａを入力すると、このストローブ信号ａをク
ロック信号Ｃにに同期させることによりアクセス要求信
号すを生成し、これを描画コントローラｌへ出力する。
バス６を通じて画像メモリバス５の使用を要求するスト
ローブ信号ａを入力すると、このストローブ信号ａをク
ロック信号Ｃにに同期させることによりアクセス要求信
号すを生成し、これを描画コントローラｌへ出力する。
なおホス）ＣＰＵは高速なデータ転送が可能な３２ピッ
１−クラスのものであって、例えばモトローラ社製のｒ
Ｍｃ６８０３０」などが用いられる。
１−クラスのものであって、例えばモトローラ社製のｒ
Ｍｃ６８０３０」などが用いられる。
前記アクセス要求信号すを受けて描画コントローラ１が
画像メモリバス５の使用を承諾する信号（以下、「承諾
信号」という）Ｃをコントロール回路２へ出力すると、
コントロール回路２はバッファ回路４に対し画像メモリ
バス５のホストＣＰＵによる使用を許可するための許可
信号ｄを出力する。前記バッファ回路４はホストＣＰＵ
バス６と画像メモリバス５との間に介在し、双方向ゲー
トとして機能する。
画像メモリバス５の使用を承諾する信号（以下、「承諾
信号」という）Ｃをコントロール回路２へ出力すると、
コントロール回路２はバッファ回路４に対し画像メモリ
バス５のホストＣＰＵによる使用を許可するための許可
信号ｄを出力する。前記バッファ回路４はホストＣＰＵ
バス６と画像メモリバス５との間に介在し、双方向ゲー
トとして機能する。
なお第１図中、発振器３は、コントロール回路２と描画
コントローラ１とにクロック信号ＣＫを供給するための
もので、前記のストローブ信号ａ以外は全てこのクロッ
ク信号ＣＫの立上がりに同期して変化する。
コントローラ１とにクロック信号ＣＫを供給するための
もので、前記のストローブ信号ａ以外は全てこのクロッ
ク信号ＣＫの立上がりに同期して変化する。
第２図は、前記コントロール回路２の具体例を示すもの
で、計時部７と信号生成部８とを具備している。
で、計時部７と信号生成部８とを具備している。
前記計時部７は、複数個（ｎ個）のフリップフロップＦ
Ｆ、〜ＦＦ、を０段接続して成るアップカウンタ９をも
って構成される。このアップカウンタ９は前記承諾信号
Ｃがオフした後の描画コントローラ１による調停時間り
を計測するためのもので、承諾信号Ｃがオフした直後の
クロック信号ＣＫの入力に同期してカウントアツプ動作
する。なお第２図中、各段のフリップフロップＦＦＩ〜
ＦＦ、におけるＤはデータ入力を、ＱはＱ（正）出力を
、Ｒはリセット入力を、それぞれ示すもので、初段のフ
リップフロップＦＦ、のデータ入力はプルアップされ、
２段目以降のフリップフロップＦＦ！〜ＦＦ、のデータ
入力には前段のフリップフロップのＱ出力が与えられ、
また各段フリップフロップＦＦ、〜ＦＦ、のリセット人
力πには承諾信号Ｃが与えられる。
Ｆ、〜ＦＦ、を０段接続して成るアップカウンタ９をも
って構成される。このアップカウンタ９は前記承諾信号
Ｃがオフした後の描画コントローラ１による調停時間り
を計測するためのもので、承諾信号Ｃがオフした直後の
クロック信号ＣＫの入力に同期してカウントアツプ動作
する。なお第２図中、各段のフリップフロップＦＦＩ〜
ＦＦ、におけるＤはデータ入力を、ＱはＱ（正）出力を
、Ｒはリセット入力を、それぞれ示すもので、初段のフ
リップフロップＦＦ、のデータ入力はプルアップされ、
２段目以降のフリップフロップＦＦ！〜ＦＦ、のデータ
入力には前段のフリップフロップのＱ出力が与えられ、
また各段フリップフロップＦＦ、〜ＦＦ、のリセット人
力πには承諾信号Ｃが与えられる。
信号生成部８は、アンドゲート１０とバッフアゲ−）１
１とを含んでいる。アンドゲート１０は最終段のフリッ
プフロップＦＦ、のＱ出力と前記承諾信号Ｃとの論理積
により許可信号ｄを生成する。この実施例では９クロツ
クサイクルの調停時間む、に対し８クロツクサイクルを
計時したとき、最終段のフリップフロップ ＦＦ、、が
立ち上がって許可信号ｄが出力される。なおパンファゲ
ート１１はストローブ信号ａをクロック信号ＣＫに同期
させてアクセス要求信号すを生成する。
１とを含んでいる。アンドゲート１０は最終段のフリッ
プフロップＦＦ、のＱ出力と前記承諾信号Ｃとの論理積
により許可信号ｄを生成する。この実施例では９クロツ
クサイクルの調停時間む、に対し８クロツクサイクルを
計時したとき、最終段のフリップフロップ ＦＦ、、が
立ち上がって許可信号ｄが出力される。なおパンファゲ
ート１１はストローブ信号ａをクロック信号ＣＫに同期
させてアクセス要求信号すを生成する。
つぎに回路動作を第３図に示すタイムチャートに基づき
説明する。
説明する。
いま画像メモリバス５の使用に対するホストＣＰＵから
の要求に基づきストローブ信号ａが’ ＬＯＷ″のレベ
ルになると、コントロール回路２はクロック信号ＧＫの
立上がりに同期したアクセス要求信号すを“ＬＯＷ”の
レベルとなし、描画コントローラ１に対し画像メモリバ
ス５の使用を要求する。
の要求に基づきストローブ信号ａが’ ＬＯＷ″のレベ
ルになると、コントロール回路２はクロック信号ＧＫの
立上がりに同期したアクセス要求信号すを“ＬＯＷ”の
レベルとなし、描画コントローラ１に対し画像メモリバ
ス５の使用を要求する。
描画コントローラ１は、適当な調停時間の経過後、承諾
信号Ｃを“ＬＯＷ”のレベルとすると、この時刻以降、
ホス）ＣＰＵは画像メモリバス５を占有して画像メモリ
をアクセスすることが可能となる。
信号Ｃを“ＬＯＷ”のレベルとすると、この時刻以降、
ホス）ＣＰＵは画像メモリバス５を占有して画像メモリ
をアクセスすることが可能となる。
かくして第３図の時刻Ｔ、になると、描画コントローラ
１は他に優先する描画メモリサイクルを実行するため、
承諾信号Ｃを“ＨＩＧＨ”のレベルに戻す。この承諾信
号Ｃの立上がり時刻をＴ。
１は他に優先する描画メモリサイクルを実行するため、
承諾信号Ｃを“ＨＩＧＨ”のレベルに戻す。この承諾信
号Ｃの立上がり時刻をＴ。
とし、時刻Ｔ、〜Ｔ、の９クロツクサイクルの時間幅り
、を描画コントローラｌにて保証されている調停時間と
すると、ホストＣＰＵの１メモタアクセスサイクルｔ２
は調停時間ｔ、よりも短い（Ｌｘ＜ｔ、）ため、この間
、ホストＣＰＵによる画像メモリのアクセスを可能とし
ている。
、を描画コントローラｌにて保証されている調停時間と
すると、ホストＣＰＵの１メモタアクセスサイクルｔ２
は調停時間ｔ、よりも短い（Ｌｘ＜ｔ、）ため、この間
、ホストＣＰＵによる画像メモリのアクセスを可能とし
ている。
このような方式の場合、ホストＣＰＵによる画像メモリ
のアクセスタイムがシステムで一定時間に規定できるた
め、クリティカルな動作条件にてこのシステムが誤動作
しない限界時刻までホストＣＰＵによる新たなメモリア
クセスを許可するようにして、画像メモリバス５の利用
効率を最大限に発揮させている。
のアクセスタイムがシステムで一定時間に規定できるた
め、クリティカルな動作条件にてこのシステムが誤動作
しない限界時刻までホストＣＰＵによる新たなメモリア
クセスを許可するようにして、画像メモリバス５の利用
効率を最大限に発揮させている。
〈発明の効果〉
この発明は上記の如く、画像メモリバスの使用を承諾す
る承諾信号がオフした後に描画コントローラが画像メモ
リバスを調停するのに要する時間を計測して、この計測
が完了するまでの時間につき画像メモリバスの使用を許
可するようにしたから、画像メモリバスの利用効率が最
大限に発揮されて、ホストＣＰＵによる画像メモリのア
クセス可能な時間割合が高められ、システムのスルーブ
ツトが向上するなど、発明目的を達成した顕著な効果を
奏する。
る承諾信号がオフした後に描画コントローラが画像メモ
リバスを調停するのに要する時間を計測して、この計測
が完了するまでの時間につき画像メモリバスの使用を許
可するようにしたから、画像メモリバスの利用効率が最
大限に発揮されて、ホストＣＰＵによる画像メモリのア
クセス可能な時間割合が高められ、システムのスルーブ
ツトが向上するなど、発明目的を達成した顕著な効果を
奏する。
第１図はこの発明の一実施例にかかる画像メモリ装置の
バス調停装置の回路ブロック図、第２図はコントロール
回路の具体例を示す電気回路図、第３図は第１図および
第２図に示す回路のタイムチャートである。 １・・・・描画コントローラ ２・トコントロール回路 ５・・・・画像メモリバス
バス調停装置の回路ブロック図、第２図はコントロール
回路の具体例を示す電気回路図、第３図は第１図および
第２図に示す回路のタイムチャートである。 １・・・・描画コントローラ ２・トコントロール回路 ５・・・・画像メモリバス
Claims (1)
- 【特許請求の範囲】 画像メモリバスの使用に対する要求を調停する機能をも
つ描画コントローラを具備し、この描画コントローラが
画像メモリバスの使用を承諾する承諾信号を出力するこ
とにより画像メモリバスの使用を許可するようにした画
像メモリ装置において、 前記承諾信号がオフした後に描画コントローラが画像メ
モリバスを調停するのに要する時間を計測するための計
時部と、 この計時部による計測が完了するまでの時間につき画像
メモリバスの使用を許可する信号を生成する信号生成部
とを具備して成る画像メモリ装置のバス調停装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18429489A JPH0348978A (ja) | 1989-07-17 | 1989-07-17 | 画像メモリ装置のバス調停装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18429489A JPH0348978A (ja) | 1989-07-17 | 1989-07-17 | 画像メモリ装置のバス調停装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348978A true JPH0348978A (ja) | 1991-03-01 |
Family
ID=16150814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18429489A Pending JPH0348978A (ja) | 1989-07-17 | 1989-07-17 | 画像メモリ装置のバス調停装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348978A (ja) |
-
1989
- 1989-07-17 JP JP18429489A patent/JPH0348978A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0348978A (ja) | 画像メモリ装置のバス調停装置 | |
| JP3987750B2 (ja) | メモリ制御装置及びｌｓｉ | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| JPS6054065A (ja) | 同期制御装置 | |
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JPH02101560A (ja) | バスインタフェース装置 | |
| KR20010050234A (ko) | 메모리(ｍｅｍ)와 결합한 데이터 처리용 디바이스 | |
| JP2570271B2 (ja) | 半導体メモリ制御装置 | |
| JP3353368B2 (ja) | バス中継装置 | |
| JPH05282246A (ja) | マイクロコンピュータ | |
| JPS60138661A (ja) | 処理装置の制御方式 | |
| JPS63298555A (ja) | 共有メモリ制御方式 | |
| JPS5931736B2 (ja) | 待ち行列管理方式 | |
| JPH0216667A (ja) | プロセッサ・システム | |
| JPS63247996A (ja) | メモリアクセス方法 | |
| JPS60211688A (ja) | ダイナミツクメモリの初期化回路 | |
| JPH09297990A (ja) | メモリリフレッシュ制御方法およびメモリリフレッシュ制御装置 | |
| JPS61112272A (ja) | マイクロコンピユ−タ応用装置 | |
| JPH0142017B2 (ja) | ||
| JPS63271561A (ja) | Ｄｍａ制御回路 | |
| JPH05204832A (ja) | Ｄｍａバス調停方式 | |
| JPS63155351A (ja) | マルチプロセツサシステム | |
| JPS626360A (ja) | メモリ制御回路 | |
| JPH03240855A (ja) | バスアクセス方式 | |
| JPS61112271A (ja) | デ−タ処理装置 |