JPH03504776A - 制御装置及び制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 制御装置 従来の技術 本発明は、請求の範囲第１項の技術分野に属するアナログの操作量を発生する電 気的な制御装置に関するものである。

本発明はさらに、時間的に離散したアナログの振幅連続信号処理を行う制御器を 用いてアナログ量を制御する方法に関するものである。

アクチュエータ装置、例えば自動車の車台に設けられた緩衝弁を操作するアクチ ュエータ装置は、１〜１０　ｍ　ｓの時定数を有する。この種のアクチュエータ をディジタル制御する場合には、それに必要な制御装置のプロセッサは１００μ ｓの単位のサンプリング間隔で制御偏差を補償しなければならない。

コンピュータプログラムを用いてデジタル制御器を形成することによって、特に 多数の制御回路を設けて使用する場合には、プロセッサの能力の大部分を使い果 たしてしまう。通常、制御装置のマイクロコントローラには多数の他のプロセス とアルゴリズムがプログラムされているので、システム設計によって決められた サンプリング時間とアクチュエータ回路にる。

あるいは、制御装置を従来のアナログ技術で形成することも可能である。その場 合には、この種の解決方法が柔軟さを欠き、電子的な素子の許容誤差によりアナ ログ制御器の伝達関数とパラメータにばらつきが発生するという欠点がある。

本発明の利点 それに対して請求の範囲独立項の特徴を有する本発明の制御装置は、それぞれの 制御目的に容易に適合させることができ、かつ伝達関数ないし制御器パラメータ を変化させる影響を受けなくなるという利点を有する。

制御装置をデジタルとアナログで構成することによって、この２つの方法の利点 をそれぞれ利用することができる。制御器をアナログ構成にすることにより制御 偏差の補償に対するデジタル処理が省かれるので、それに必要でな（なった処理 能力を他の課題に使用することができる。デジタル調節装置によって、それぞれ の制御目的に最適な制御器を形成することが可能になる。適当な制御器構成、例 えばＰ制御器（比例動作）、Ｄ制御器（微分動作）、■制御器（積分動作）など を選択して伝達関数を電子的に制御することにより、かつ／あるいは伝達関数を 量的に設定する制御器パラメータをデジタル的に変化させることによって、駆動 前あるいは駆動中のいずれの時点においてもそれぞれのアクチュエータ装置に合 わせて変化させることができる。それによって大きな柔軟性が得られる。さらに 、所定の制御器構成を有する多数の基本制御器回路を同時に組み合わせることも 考えられ、それによって例えばＰＤ制御器、ＰＩ制御器あるいはＰＩＤ制御器な どを非常に簡単に形成することができる。アナログの制御器の場合素子の許容誤 差によって生じる伝達関数ないしパラメータのばらつきを排除することができる 。

本発明の他の実施例によれば、デジタル調節装置がバスに接続され、そのバスを 介して制御器構成及び／あるいは制御器パラメータが変化される。それによって アクチュエータ装置にすでに設けられているバスを上述の目的に利用することも できる。

好ましくは、バスインターフェースが設けられ、このバスインターフェースは、 バスを介して各基本制御器回路を作動させる制御レジスタ並びに各制御器パラメ ータを調節するパラメータレジスタと接続される。それによって、バスインター フェースに接続されているプロセッサを介して制御レジスタ及びパラメータレジ スタがアクセスされ、制御器を所望どうり調節することができる。好ましい実施 例によれば、バスインターフェースはホストプロセッサと接続されている。この 構成によれば、各基本制御器回路は制御レジスタによって制御可能な電子スイッ チを介して加算点に接続されている。制御レジスタは電子スイッチを選択して制 御するので、それぞれの基本制御器回路が加算点に接続される。基本制御器回路 は、制御器の基本機能例えばＰ、ＩあるいはＤ特性を有する。

さらに、スイッチング機能、特性値データ発生機能など他の所定の機能を実現す ることもできる。

制御器パラメータの最も簡単な変形例においては、各基本制御器回路にパラメー タレジスタにより制御され制御器パラメータを制御する制御回路が設けられてい る。好ましくは制御器パラメータはスイッチドキャパシタ素子（ＳＣ素子）によ り調節される。これは他のコンデンサをＳＣ素子に接続することにより電子スイ ッチング素子及び／あるいはスイッチング周波数を変化することによって行われ る。

アナログの目標値と実際値が基本制御器回路に接続された加算点に入力される。

なお、目標値と実際値はアナログの信号路を介して入力することができる。しか し、ノ（スインターフエースから来る目標値と実際値を入力するためにそれぞれ デジタルアナログ変換器（Ｄ／Ａ変換器）を加算点に接続するように構成するこ とも可能である。従ってブロセ・ツサからの目標値と実際値はバスインターフェ ースを介してＤ／Ａ変換器に入力され、それによって形成されたアナログ値が加 算点に入力される。

好ましくは操作量成分を入力するために、ノ（スと加算段に接続されたＤ／Ａ変 換器が設けられている。操作量成分は、例えば特性データ値あるいは補正値であ る。それによってプロセッサは、特性データ値の発生ないし補正処理を行うこと ができる。

操作量を本来のアクチュエータを駆動する出力段トランジスタ等をスイッチング させる信号に直接変換するために、加算段の出力側にパルス幅変調装置が接続さ れている。スイッチング駆動される出力段のために、好ましくは下位接続の電流 制御回路が設けられている。さらに出力段（とアクチュエータ）に診断機能を設 けることもできる。

本発明の制御装置の目標値と実際値は、好ましくは電圧である。上述の電流制御 によって、好ましくは実際値電流の制御が行われる。

好ましい回路構成によれば、制御装置は集積回路（ＩＣ回路）として及び／ある いはハイブリッド回路から構成される。

この種の制御器ＩＣあるいは制御器ハイブリッドは好ましくはマイクロプロセッ サないしマイクロコントローラの周辺デバイスとして形成され、あるいはＣＡＮ インターフェース（ＣＡＮコントローラ）を備えた「目的限定の電子部品」を用 いてもよい。

本発明はさらに、アナログの信号処理を行う制御器を用いてアナログ量を制御す る方法に関するものであって、伝達関数並びにこの伝達関数を量的に設定する制 御器パラメータが制御器をデジタル的に調節することにより設定される。アナロ グの制御信号路を用いることにより、コンピュータプログラムによりデジタル技 術で形成された制御器と比べて計算能力を著しく省（ことができる。というのは 制御偏差を補償するのに比較的短いサンプリング間隔で処理する必要がないから である。制御器をデジタル調節することによって、ホストプロセッサを介して簡 単に伝達関数ないし制御器パラメータを調節することができる。これは好ましく はバス接続を介して行われる。

好ましくはデジタル駆動を行なうことにより対応する基本制御器回路により求め られる複数の伝達関数からそれぞれの制御目的に合った伝達関数が選択される。

種々の基本タイプ（例えばＰタイプ、ＤタイプあるいはＩタイプ）と異なる伝達 関数を発生させるために、好ましくは種々の基本制御器回路を組み合わせること も可能である。

本発明の実施例が請求の範囲従属項に記載されている。

図面 以下に本発明を図面を参照して詳細に説明する。

図は本発明に関わる制御装置のブロック図を示す。

ホストプロセッサｌはバス２を介してバスインターフェース３に接続される。更 に他のバス４が設けられ、このノ（スは）くスインターフエース３、制御レジス タ５、パラメータレジスタ６並びにデジタル／アナログ変換器７．８．９に接続 される。

更に制御装置は複数の制御回路１０を有し、この制御回路はリード線１１を介し て基本制御器回路１２と接続される。図で２つの点線で示されているように図示 した制御回路１０及び基本制御器回路１２の他に更に同様な回路群を設けること ができる。

基本制御器回路１２の出力１３は電子スイッチ１４を介して加算段１５と接続さ れる。電子スイッチ１４はリード線１６を介して制御レジスタ５により駆動され る。更に制御回路１０はリード線１７を介してパラメータレジスタ６と接続され る。デジタル／アナログ変換器９の出力はリード線１８を介して加算段１５と接 続される。

アナログの実際値Ｕ　ｉｓｔがリード線１９を介して制御装置の加算点２０に入 力される。目標値Ｕｓｏｌｌはリード線２１を介して他の加算点２２に入力され る。デジタル／アナログ変換器７．８はリード線２３．２４を介して加算点２０ ないし２２と接続される。更に加算点２５が設けられ、この加算点はリード線２ ６．２７を介して加算点２０ないし２２と接続される。この場合装置は次のよう に構成される。即ち実際値Ｕ　ｉｓｔは負の符号で加算点２５に、又目標値Ｕｓ ｏｌｌは正の符号で加算点２５に入力される。

加算点２５からリード線２８が延び、このリード線は個々の基本制御器回路１２ と接続される。

制御装置により出力線２９には操作量が得られる。出力線２９は、正の符号で他 の加算点３０に接続され、この加算点には負の符号で実際値電流Ｉ　ｉｓｔが入 力される。加算点３０の出力３１は出力３３を備えたパルス幅変調器３２と接続 される。

上述したことから、加算点２０．２２、加算点２５、基本制御器回路１２、電子 スイッチ１４、加算段１５並びに加算点３０はアナログ構成の回路に配置され、 アナログ量を導くことが理解できる。しかしこれに対してバス２、バス４並びに 、リード線１７あるいはそれにリード線１１及び／あるいは１６を介してデジタ ル信号が導かれる。このようにして制御レジスタ５、デジタル／アナログ変換器 ９、電子スイッチ１４、パラメータレジスタ６並びに制御回路ｌＯから構成され るデジタル調節装置３４が形成される。この調節装置３４はバス２、バスインタ ーフェース３並びにバス４を介してホストプロセッサ１により制御される。

又図から個々の基本制御器回路１２は種々の基本制御機能の実現を可能にするこ とが理解できる。例えばＰ特性（比例動作）、■特性（積分動作）あるいはＤ特 性（微分動作）が設けられており、更に必要に応じてスイッチング機能、特性値 データ発生機能など所定の機能を設けることができる。制御レジスタ５によりリ ード線１６を介して電子スイッチ１４が任意に制御されるので、該当する選択さ れた基本制御器回路１２を加算段１５に接続させることができる。これにより各 基本制御器回路１２の伝達関数をアナログの信号路に投入させることができる。

一つの基本制御器回路１２だけを選択し、それにより基本制御機能を実現させる こともできる。又複数の基本制御器回路１２を加算段Ｉ５に接続させる場合には 、それに対応して合成された伝達関数が得られる。従って伝達関数は個々に、即 ちそれぞれの制御目的に従って制御レジスタ５を駆動することによりホストプロ セッサ１により選択したり、及び／あるいは駆動中に変化させることができる。

パラメータレジスタ６も前述したようにホストプロセッサ１に接続されるので、 ホストプロセッサ１は対応した制御機能を実施することができる。リード線１７ を介して制御回路１０のスイッチング周波数を制御することができる。それぞれ 設定されたスイッチング周波数は対応するリード線ｉ１を介して該当する基本制 御器回路１２に入力され、スイッチドキャパシタ素子（ＳＣ素子）を制御し、そ れにより各基本制御器回路１２の制御器パラメータを変化させることができる。

制御器パラメータはそれぞれ関連する伝達関数の量ないし大きさを設定する。更 にあるいはそれに代えて制御器パラメータをＳＣ素子の容量変化を介しても制御 することができる。これは、他のコンデンサを接続したりあるいは遮断したりす ることによって行なうことができる。

上述した制御装置の加算点２５にはリード線１９．２１並びに加算点２０．２２ 及びリード線２６．２７を介して実際値Ｕ　ｉｓｔと目標値Ｕｓｏｌｌが入力さ れる。加算点２５の出力には制御偏差信号が形成され、この制御偏差信号はリー ド線２８を介して基本制御器回路１２に入力される。基本制御器回路１２により 形成される伝達関数はホストプロセッサ１によって制御される電子スイッチ１４ の切り換え位置に従って決められる。従って制御偏差信号は選択された伝達関数 に従い処理され、その結果が加算段１５に導かれる。更にこの加算段１５にはデ ジタル／アナログ変換器９を介してホストプロセッサ１により設定される操作量 成分を入力させることができる。この操作量成分は特性データ値あるいは補正値 である。

出力線２９には、不図示のアクチュエータを制御するのに用られるアナログの操 作量が発生する。操作量を例えば出力段トランジスタのスイッチング信号に変換 しなければならない場合には、操作量を加算点３０に入力させるリード線並びに そこからパルス幅変調器３２に至る線を設ける。それにより出力３３には操作量 に対応したパルス幅変調信号が得られる。上述した出力段をスイッチング動作さ せる場合には、好ましくは加算点３０に接続される下位接続の電流制御回路を設 けるのが好ましい。この加算点には実際値電流Ｉ　ｉｓｔが入力される。

出力段を連続的に駆動する場合には、パルス幅変調器３３の代りに対応した制御 回路が用いられる。

リード線２１．１９を介してアナログ値として入力される目標値Ｕｓｏｌｌと実 際値ｔＪ　ｉｓｔの代りに制御装置の他の駆動方法に従いホストプロセッサｌか ら得られる目標値と実際値をバス２、バスインターフェース３並びにバス４を介 してデジタル／アナログ変換器７．８に供給することもできる。このように形成 されたアナログ信号はリード線２３．２４並びに加算点２０．２２、リード線２ ６．２７を介して加算点２５に入力される。

更にホストプロセッサｌは、伝達関数を設定する制御レジスタ５、制御器パラメ ータを設定するパラメータレジスタ６、特性データ値及び／あるいは補正値を入 力するデジタル／アナログ変換器９、それに目標値と実際値を入力させるデジタ ル／アナログ変換器７．８をアクセスすることができる。

好ましくは上述した制御装置は集積回路（ＩＣ回路）及び／あるいはハイブリッ ド回路として構成される。このような制御ＩＣあるいはハイブリッド回路はマイ クロプロセッサないしマイクロコントローラの周辺デバイスとして構成される。

本発明にかかわる制御装置では、制御器においてアナログ信号をアナログからデ ジタルに変換し、更にデジタルからアナログに逆変換する操作が必要でないとう 利点が得られる。

デジタル信号路を介して制御器構成（伝達関数）並びに制御器パラメータをホス トプロセッサにより変化させることができる。上述したＳＣ素子を介して伝達関 数に関し正確に再現可能な基本制御器回路を実現することができる。

国際調査報告 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １）所定の制御器構成を有する基本制御器回路を有し、前記制御器構成によって 定まる基本制御器回路の伝達関数が制御器パラメータにより量的に設定され、前 記基本制御器回路に目標値と実際値によって形成されるアナログの制御偏差信号 が入力される、アナログ操作量を発生する電気的な制御装置において、デジタル 調節装置（３４）が設けられ、そのデジタル調節装置は種々の制御器構成を有す る複数の基本制御器回路の内所定の制御器構成を有する少なくとも一つの基本制 御器回路（１２）を選択してアナログ制御回路に接続し、かつ／あるいは制御器 パラメータを変化させることを特徴とする電気的な制御装置。 ２）前記デジタル調節装置（３４）がバス（２、４）に接続され、そのバスを介 して前記制御器構成及び／あるいは制御器パラメータが変化されることを特徴と する請求の範囲第１項に記載の制御装置。 ３）バスインターフェース（３）が設けられ、このバスインターフェースは、バ ス（４）を介して各基本制御器回路（１２）を作動させる制御レジスタ（５）並 びに各制御器パラメータを調節するパラメータレジスタ（６）と接続されること を特徴とする請求の範囲第１項又は第２項に記載の制御装置。 ４）前記バスインターフェース（３）がホストプロセッサ（１）に接続されるこ とを特徴とする請求の範囲第１項から第３項までのいずれか１項に記載の制御装 置。 ５）各基本制御器回路（１２）が制御レジスタ（５）を介して制御される電子ス イッチ（１４）を介して加算段（１５）に接続されることを特徴とする請求の範 囲第１項から第４項までのいずれか１項に記載の制御装置。 ６）各基本制御器回路（１２）にパラメータレジスタ（６）により制御され制御 器パラメータを制御する制御回路（１０）が設けらることを特徴とする請求の範 囲第１項から第５項までのいずれか１項に記載の制御装置。 ７）制御器パラメータがスイッチドキャパシタ素子（ＳＣ素子）により調節され ることを特徴とする請求の範囲第１項から第６項までのいずれか１項に記載の制 御装置。 ８）前記制御回路（１０）はＳＣ素子のスイッチング周波数及び／あるいは容量 変化を介して前記制御器パラメータを制御することを特徴とする請求の範囲第１ 項から第７項までのいずれか１項に記載の制御装置。 ９）目標値（Ｕｓｏｌｌ）と実際値（Ｕｉｓｔ）が基本制御器回路（１２）に接 続された加算点（２５）に入力されることを特徴とする請求の範囲第１項から第 ８項までのいずれか１項に記載の制御装置。 １０）バスインターフェース（３）からの目標値と実際値（Ｕｓｏｌｌ、Ｕｉｓ ｔ）を供給するデジタル／アナログ変換器（Ｄ／Ａ変換器７、８）が加算点（２ ５）に接続されることを特徴とする請求の範囲第１項から第９項までのいずれか １項に記載の制御装置。 １１）バス（４）と加算段（１５）に接続され操作量成分を入力させるデジタル ／アナログ変換器（９）を設けることを特徴とする請求の範囲第１項から第１０ 項までのいずれか１項に記載の制御装置。 １２）前記操作量成分が特性データ値あるいは補正値であることを特徴とする請 求の範囲第１項から第１１項までのいずれか１項に記載の制御装置。 １３）前記加算段（１５）の出力（出力線２９）にアクチュエータの出力段をス イッチングさせる信号を発生するパルス幅変調器（３２）が接続されることを特 徴とする請求の範囲第１項から第１２項までのいずれか１項に記載の制御装置。 １４）パルス幅変調器（３２）の出力にさらに下位接続の電流制御器が接続され ることを特徴とする請求の範囲第１項から第１３項までのいずれか１項に記載の 制御装置。 １５）目標値と実際値（Ｕｓｏｌｌ、Ｕｉｓｔ）が電圧であり、電流制御器によ り実際値電流（Ｉｉｓｔ）が制御されることを特徴とする請求の範囲第１項から 第１４項までのいずれか１項に記載の制御装置。 １６）集積回路（ＩＣ回路）及び／あるいはハイブリッド回路として構成するこ とを特徴とする請求の範囲第１項から第１５項までのいずれか１項に記載の制御 装置。 １７）アナログ信号処理を行なう制御器によりアナログ量を制御する方法、好ま しくは前記請求の範囲第１項から第１６項までのいずれか１項に記載の制御装置 を枢動する方法において、伝達関数並びにこの伝達関数を量的に設定する制御器 パラメータが制御器をデジタル的に調節することにより設定されることを特徴と するアナログ量を制御する方法。 １８）伝達関数及び制御器パラメータがバス接続を介して変化されることを特徴 とする請求の範囲第１項に記載の方法。 １９）デジタル駆動を行なうことにより対応する基本制御器回路により求められ る複数の伝達関数からそれぞれの制御目的に合った伝達関数が選択されることを 特徴とする請求の範囲第１７項あるいは第１８項に記載の方法。 ２０）種々の基本制御器回路（１２）が互いに組み合わされることを特徴とする 請求の範囲第１７項から第１９項までのいずれか１項に記載の方法。 ２１）基本制御器回路（１２）の選択をプロセッサ（ホストプロセッサ１）によ り行なうことを特徴とする請求の範囲第１７項から第２０項までのいずれか１項 に記載の方法。