JPH0350719A - 微細パターンの形成方法 - Google Patents
微細パターンの形成方法Info
- Publication number
- JPH0350719A JPH0350719A JP1186710A JP18671089A JPH0350719A JP H0350719 A JPH0350719 A JP H0350719A JP 1186710 A JP1186710 A JP 1186710A JP 18671089 A JP18671089 A JP 18671089A JP H0350719 A JPH0350719 A JP H0350719A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- pattern
- forming
- ion etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製作における各種半導体基体
への微細パターンの形成方法に関し、特に段差を有する
各種半導体基体への微細パターンの形成方法に関する。
への微細パターンの形成方法に関し、特に段差を有する
各種半導体基体への微細パターンの形成方法に関する。
従来、微細パターンの形成方法としては、高解像度な露
光機及びレジストを用いるほかに、多層レジスト法が一
般的に知られている０本発明も多層レジスト法と呼ばれ
る方法に属するものであり、最も近い例としては、Ｊ、
ＥＩｅｃｔｒｏｃｈｅｍ、Ｓｏｃ。
光機及びレジストを用いるほかに、多層レジスト法が一
般的に知られている０本発明も多層レジスト法と呼ばれ
る方法に属するものであり、最も近い例としては、Ｊ、
ＥＩｅｃｔｒｏｃｈｅｍ、Ｓｏｃ。
１９８ｇ、ＶＯｌ、１３５ Ｎ［Ｌｌｌ、Ｐ２８６に
記載された５ｐｉｎ−Ｏｎ−Ｇｌａｓｓ Ｉｍａｇｅ
Ｒｅｖｅｒｓａｌ （Ｓ ＯＧ Ｉ Ｒ）法がある。
記載された５ｐｉｎ−Ｏｎ−Ｇｌａｓｓ Ｉｍａｇｅ
Ｒｅｖｅｒｓａｌ （Ｓ ＯＧ Ｉ Ｒ）法がある。
上述した従来の多層レジスト法即ち、３層レジスト法や
Ｐ ＣＭ （Ｐｏｒｔａｂｌｅ Ｃｏｍｆｏｒｍａｂｌ
ｅ Ｍａｓｋ）と呼ばれる２層レジスト法及び５ＯＧＩ
Ｒ法は、段差基板においても、上層に用いるレジスト材
を用いて平坦な基板上にパターン形成する場合と同等の
解像力を維持しパターン形成することができるが、それ
以上の解像力を得ることは不可能であった。
Ｐ ＣＭ （Ｐｏｒｔａｂｌｅ Ｃｏｍｆｏｒｍａｂｌ
ｅ Ｍａｓｋ）と呼ばれる２層レジスト法及び５ＯＧＩ
Ｒ法は、段差基板においても、上層に用いるレジスト材
を用いて平坦な基板上にパターン形成する場合と同等の
解像力を維持しパターン形成することができるが、それ
以上の解像力を得ることは不可能であった。
上述した従来の多層レジスト法に対し、本発明は２層レ
ジスト法において、上層レジストとしてポジ型レジスト
を用い、過剰露光によりマスク寸法に対しパターン寸法
が小となったパターンを下層レジストへの転写パターン
として用いたり、あるいはレジストパターンの側壁の傾
斜部のみを下層レジストへの転写パターンとして用いる
という相違点を有する。
ジスト法において、上層レジストとしてポジ型レジスト
を用い、過剰露光によりマスク寸法に対しパターン寸法
が小となったパターンを下層レジストへの転写パターン
として用いたり、あるいはレジストパターンの側壁の傾
斜部のみを下層レジストへの転写パターンとして用いる
という相違点を有する。
本発明の微細パターンの形成方法は、半導体基体上に直
接もしくは該基体とは異なる物質膜を介して有機物より
なる第１の被膜を形成する工程と、前記第１の被膜上に
感応性樹脂よりなる第２の被膜を形成する工程と、前記
第２の被膜をマスクを介して露光する工程と、前記第２
の被膜を現像液で現像しパターンを形成する工程と、前
記第２の被膜よりなるパターン上に無機物よりなる第３
の被膜を形成する工程と、前記第３の被膜の一部分のみ
を完全に除去する工程と、平行平板よりなるアクティブ
イオンエツチング装置を用いて選択的に残された第３の
被膜をマスクとして前記第１及び第２の被膜をドライエ
ツチングする工程とを有している。
接もしくは該基体とは異なる物質膜を介して有機物より
なる第１の被膜を形成する工程と、前記第１の被膜上に
感応性樹脂よりなる第２の被膜を形成する工程と、前記
第２の被膜をマスクを介して露光する工程と、前記第２
の被膜を現像液で現像しパターンを形成する工程と、前
記第２の被膜よりなるパターン上に無機物よりなる第３
の被膜を形成する工程と、前記第３の被膜の一部分のみ
を完全に除去する工程と、平行平板よりなるアクティブ
イオンエツチング装置を用いて選択的に残された第３の
被膜をマスクとして前記第１及び第２の被膜をドライエ
ツチングする工程とを有している。
第１図（ａ）〜（ｅ）は本発明の第１の実゛施例の微細
なスリットパターンを形成する方法を工程順に示した模
式図である。
なスリットパターンを形成する方法を工程順に示した模
式図である。
第１図（ａ）では、半導体基体１上にポジ型フォトレジ
スト、例えば東京応化製の０ＦＰＲ８００を塗布し、次
いでクリーンオーブンを用い２５０° ６０分の熱処理
条件で加熱処理し厚さ２．０μｍの下層レジスト被膜２
を形成し、この上にポジ型フォトレジスト、例えば東京
応化製のＴＳＭＲ８９００を０．８μｍの膜厚で塗布し
て上層レジスト被膜３を形成し、マスクを介してｇ線（
λ＝４３６ｎｍ）の照射光４で露光した様子を示しであ
る。
スト、例えば東京応化製の０ＦＰＲ８００を塗布し、次
いでクリーンオーブンを用い２５０° ６０分の熱処理
条件で加熱処理し厚さ２．０μｍの下層レジスト被膜２
を形成し、この上にポジ型フォトレジスト、例えば東京
応化製のＴＳＭＲ８９００を０．８μｍの膜厚で塗布し
て上層レジスト被膜３を形成し、マスクを介してｇ線（
λ＝４３６ｎｍ）の照射光４で露光した様子を示しであ
る。
その後適当な現像液、例えば東京応化製のＮＭＤ−３で
６０秒間現像し、ポジ型のレジストパターン５を形成し
たのが第１図（ｂ）である。
６０秒間現像し、ポジ型のレジストパターン５を形成し
たのが第１図（ｂ）である。
第１図（Ｃ）にはスパッタによりシリコン酸化物よりな
る被膜、すなわちスパッタ無機膜６を膜厚０．３μｍで
被着形成した様子を示しである。
る被膜、すなわちスパッタ無機膜６を膜厚０．３μｍで
被着形成した様子を示しである。
次いで、ＣＨＦ、と０２ガスを用いなりアクティブイオ
ンエツチングによりエッチバックを行ない、レジストパ
ターン５の傾斜部のみシリコン酸化物であるスパッタ無
機膜６を完全に除去し、レジスト材の表面を露出させ、
露出面以外は選択的に残されたスパッタ無機膜７で覆わ
れる。この状態を図示したのが第１図（ｄ）である。
ンエツチングによりエッチバックを行ない、レジストパ
ターン５の傾斜部のみシリコン酸化物であるスパッタ無
機膜６を完全に除去し、レジスト材の表面を露出させ、
露出面以外は選択的に残されたスパッタ無機膜７で覆わ
れる。この状態を図示したのが第１図（ｄ）である。
その後、０２ガスを用いたりアクティブイオンエツチン
グ装置により、選択的に残されたスパッタ無機膜７をマ
スクとして、レジストパターン５と下層レジスト被膜２
をドライエツチングする。
グ装置により、選択的に残されたスパッタ無機膜７をマ
スクとして、レジストパターン５と下層レジスト被膜２
をドライエツチングする。
以上により通常の多層レジスト法では得られない微細な
スリットパターンが得られる。この様子を第１図（ｅ）
に示す。
スリットパターンが得られる。この様子を第１図（ｅ）
に示す。
第２図（ａ）〜（ｅ）は本発明の第２の実施例である微
細な穴パターンを形成する方法を工程順に示した模式図
である。
細な穴パターンを形成する方法を工程順に示した模式図
である。
第２図（ａ）は１．０μｍの段差を有する半導体基体１
上に、第１の実施例と同じく膜厚２．０μｍの下層レジ
スト被膜２を形成した様子を示しである。
上に、第１の実施例と同じく膜厚２．０μｍの下層レジ
スト被膜２を形成した様子を示しである。
次いで矩形形状を与える高解像ポジ型フォトレジスト、
例えば東京応化製のＴＳＭＲ−Ｖ３を１．０μｍの膜厚
で塗布し、上層レジスト被膜３を形成し、マスクを介し
て紫外線のｇ線による照射光４で露光した状態を第２図
（ｂ）に示した。
例えば東京応化製のＴＳＭＲ−Ｖ３を１．０μｍの膜厚
で塗布し、上層レジスト被膜３を形成し、マスクを介し
て紫外線のｇ線による照射光４で露光した状態を第２図
（ｂ）に示した。
Ｐｏ５ｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ （Ｐ 、 Ｅ
、 Ｂ ）をダイレクトホットプレート上で１２０℃
、６０秒の条件で実施した後、有機アルカリ現像液例え
ば東京応化製のＮＭＤ−３を用い、６０秒間現像してレ
ジストパターン５を得た。この様子を第２図（Ｃ）に示
す。
、 Ｂ ）をダイレクトホットプレート上で１２０℃
、６０秒の条件で実施した後、有機アルカリ現像液例え
ば東京応化製のＮＭＤ−３を用い、６０秒間現像してレ
ジストパターン５を得た。この様子を第２図（Ｃ）に示
す。
第２図（ｃ）の平面図が第３図である。第３図に示され
たとおり、第２図（Ｃ）のレジストパターン５はドツト
状パターンであり直径０．４μｍである。この様な微細
なドツト状パターンは、マスク上０．６μｍロ程度のパ
ターンを開口数０．５以上のレンズを搭載したｇ線ステ
ッパーを用い過剰露光することによって得られた。
たとおり、第２図（Ｃ）のレジストパターン５はドツト
状パターンであり直径０．４μｍである。この様な微細
なドツト状パターンは、マスク上０．６μｍロ程度のパ
ターンを開口数０．５以上のレンズを搭載したｇ線ステ
ッパーを用い過剰露光することによって得られた。
次いで５ｉ０２系塗布膜８、例えば東京応化製０ＣＤＴ
ｙｐｅ２を０．３μｍの膜厚で塗布し、ホットプレート
上で１１０℃、５分の条件で熱処理を加えたのが第２図
（ｄ）である。
ｙｐｅ２を０．３μｍの膜厚で塗布し、ホットプレート
上で１１０℃、５分の条件で熱処理を加えたのが第２図
（ｄ）である。
０□ガスを用いたりアクティブイオンエツチングにより
、ＳｉＯ□系塗布膜８をマスクとしてレジストパターン
５と下層レジスト被膜２をドライエツチングし、微細な
穴状パターンを得た状態を示したのが第２図（ｅ）であ
る。
、ＳｉＯ□系塗布膜８をマスクとしてレジストパターン
５と下層レジスト被膜２をドライエツチングし、微細な
穴状パターンを得た状態を示したのが第２図（ｅ）であ
る。
なお露光用の照射光４として、遠紫外光、電子線、Ｘ線
等を用いることもできる。
等を用いることもできる。
以上説明したように本発明は、２層レジスト法において
上層レジストパターンの側壁の傾斜部分やあるいは過剰
露光したドツト状パターン部直下の下層レジスト被膜を
選択的にリアクティブイオンエツチングにより除去する
ことにより、従来の多層レジストで得られるパターンと
比較して、より微細なスリットや穴状パターンを形成で
きる効果がある。
上層レジストパターンの側壁の傾斜部分やあるいは過剰
露光したドツト状パターン部直下の下層レジスト被膜を
選択的にリアクティブイオンエツチングにより除去する
ことにより、従来の多層レジストで得られるパターンと
比較して、より微細なスリットや穴状パターンを形成で
きる効果がある。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を工程順
に示した模式図、第２図（ａ）〜（ｅ）は本発明の第２
の実施例を工程順に示した模式図、第３図は第２図（ｃ
）の平面図である。 １・・・半導体基体、２・・・下層レジスト被膜、３・
・・上層レジスト被膜、４・・・照射光、５・・・レジ
ストパターン、６・・・スパッタ無機膜、７・・・選択
的に残されたスパッタ無機膜、８・・・５ｉ０２系塗布
膜。
に示した模式図、第２図（ａ）〜（ｅ）は本発明の第２
の実施例を工程順に示した模式図、第３図は第２図（ｃ
）の平面図である。 １・・・半導体基体、２・・・下層レジスト被膜、３・
・・上層レジスト被膜、４・・・照射光、５・・・レジ
ストパターン、６・・・スパッタ無機膜、７・・・選択
的に残されたスパッタ無機膜、８・・・５ｉ０２系塗布
膜。
Claims (1)
- 半導体基体上にレジスト材よりなる第１の被膜を形成す
る工程と、この第１の被膜上にレジスト材よりなる第２
の被膜を形成する工程と、この第２の被膜をマスクを介
して露光する工程と、この第２の被膜を現像液で現像す
る工程と、この第２の被膜上に無機物よりなる第３の被
膜を形成する工程と、この第３の被膜を一定の膜厚だけ
除去する工程と、平行平板よりなるリアクティブイオン
エッチング装置を用いて選択的に残された第３の被膜を
マスクとして前記第１及び第２の被膜よりなる二層膜を
ドライエッチングする工程を有することを特徴とする微
細パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186710A JPH0350719A (ja) | 1989-07-18 | 1989-07-18 | 微細パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186710A JPH0350719A (ja) | 1989-07-18 | 1989-07-18 | 微細パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350719A true JPH0350719A (ja) | 1991-03-05 |
Family
ID=16193285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186710A Pending JPH0350719A (ja) | 1989-07-18 | 1989-07-18 | 微細パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350719A (ja) |
-
1989
- 1989-07-18 JP JP1186710A patent/JPH0350719A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| JPH0210362A (ja) | 微細パターン形成方法 | |
| JPH0350719A (ja) | 微細パターンの形成方法 | |
| JP3475309B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH03240231A (ja) | コンタクトホール用マスクパターン形成方法 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR950012541B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPS646448B2 (ja) | ||
| JPH01302256A (ja) | 矩形状パターン解像用ホトマスク | |
| JPS63117422A (ja) | 半導体装置の製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| JPH04306828A (ja) | パターニング方法 | |
| JPS62284356A (ja) | レジストパタ−ン形成方法 |