JPH035090B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は差動増幅器に関する。

（従来の技術） 第３図と第４図は従来の差動増幅器の代表例を
示す回路図である。まず、第３図に示す従来の差
動増幅器において、入力端子１にベースが接続さ
れているトランジスタＱ１と、入力端子２にベー
スが接続されているトランジスタＱ２とにおける
共通接続されたエミツタと電源との間には、電流
源IS１が接続されており、また、前記のトランジ
スタＱ１のコレクタと接地との間にはダイオード
Ｄが接続され、さらに、トランジスタＱ２のコレ
クタには出力端子３が接続されているとともに、
トランジスタＱ３のコレクタが接続されている。
前記のトランジスタＱ３のエミツタは接地されて
おり、また、トランジスタＱ３のベースには前記
したトランジスタＱ１のコレクタが接続されてい
る。そして、前記のように構成されている第３図
示の差動増幅器において、トランジスタＱ１，Ｑ
２と電流源IS１とは周知の差動増幅回路を構成し
ており、また、ダイオードＤとトランジスタＱ３
とは周知のカレントミラー回路を構成している。

第３図示の差動増幅器において、入力端子１，
２間に入力信号Viが供給されると、差動増幅回
路を構成しているトランジスタＱ１には前記の入
力信号Viに応じて電流Ｉ１が流れ、また、差動
増幅回路を構成しているトランジスタＱ２には前
記の入力信号Viに応じて電流Ｉ２が流れる。

第５図は、前記した差動増幅回路を構成してい
るトランジスタＱ１，Ｑ２に前記の入力信号Vi
に応じて流れる電流Ｉ１，Ｉ２を示している。す
なわち、第３図示の差動増幅器におけるトランジ
スタＱ１，Ｑ２からなる差動増幅回路は、それに
供給された入力信号Viが零の状態において、ト
ランジスタＱ１，Ｑ２には、電流源IS１の電流Io
の1/2づつの電流Ｉ１，Ｉ２が流れ、前記した電
流Ｉ１，Ｉ２の大きさは、差動増幅器の入力端子
１，２に供給される入力信号Viの変化に応じて、
第５図に示されているように０〜Ioの範囲で差動
的に変化するものとなる。

そして、前記した差動増幅回路における一方の
出力側に現われる電流Ｉ１が入力信号として与え
られているカレントミラー回路では、それの出力
側のトランジスタＱ３に、Ｉ１の電流を流す。し
たがつて、出力端子３に流れる電流IlはIl＝I1−
I2となるが、その電流Ilは差動増幅器の入力端子
１，２に供給されている入力信号Viの変化に応
じて第６図に示されているように、入力信号が零
の状態におけるIl＝０の状態を中心にして、入力
信号の変化に応じて−Io〜＋Ioまで変化するので
あり、第３図の回路配置は入力信号に応じて電流
出力で出力信号が得られる差動増幅器を構成して
いるのである。

次に、第４図に示す従来の差動増幅器におい
て、入力端子１にベースが接続されているトラン
ジスタＱ１と、入力端子２にベースが接続されて
いるトランジスタＱ２とにおける共通接続された
エミツタと電源との間には電流源IS１が接続さ
れ、また、前記のトランジスタＱ１のコレクタと
接地との間にはダイオードＤが接続され、さら
に、トランジスタＱ２のコレクタと接地間にはダ
イオードＤ１が接続され、さらにまた、前記した
トランジスタＱ１のコレクタにはトランジスタＱ
３のベースが接続され、トランジスタＱ２のコレ
クタにはトランジスタＱ５のベースが接続されて
いる。

前記したトランジスタＱ３，Ｑ５のエミツタは
接地されており、また、トランジスタＱ５のコレ
クタはダイオードＤ２を介して電源に接続されて
いるとともに、トランジスタＱ６のベースに接続
されている。前記したトランジスタＱ６のエミツ
タは電源に接続されており、また、トランジスタ
Ｑ６のコレクタとトランジスタＱ３のコレクタと
には出力端子３が接続されている。

前記のように構成されている第４図示の差動増
幅器において、トランジスタＱ１，Ｑ２と電流源
IS１とは周知の差動増幅回路を構成しており、ま
た、ダイオードＤとトランジスタＱ３、ダイオー
ドＤ１とトランジスタＱ５、ダイオードＤ２とト
ランジスタＱ６とはそれぞれ周知のカレントミラ
ー回路を構成している。

第４図示の差動増幅器において、入力端子１，
２間に入力信号Viが供給されると、差動増幅回
路を構成しているトランジスタＱ１には前記の入
力信号Viに応じて電流Ｉ１が流れ、また、差動
増幅回路を構成しているトランジスタＱ２には前
記の入力信号Viに応じて電流Ｉ２が流れる。

そして、前記したトランジスタＱ３のエミツタ
には、ダイオードＤとトランジスタＱ３とによつ
て構成されているカレントミラー回路の動作によ
つて、前記したトランジスタＱ１のコレクタに流
れている電流Ｉ１と同一の電流Ｉ１が流れ、ま
た、前記したトランジスタＱ６のエミツタには、
ダイオードＤ１とトランジスタＱ５とによつて構
成されているカレントミラー回路、及び、ダイオ
ードＤ２とトランジスタＱ６とによつて構成され
ているカレントミラー回路との２つの継続接続さ
れているカレントミラー回路の動作によつて、前
記したトランジスタＱ２のコレクタに流れている
電流Ｉ２と同一の電流Ｉ２が流れる。

したがつて、出力端子３に流れる電流Ilは、Il
＝I1−I2となるが、その電流Ilは差動増幅器の入
力端子１，２に供給されている入力信号Viの変
化に応じて第６図に示されているように、入力信
号が零の状態におけるIl＝０の状態を中心にし
て、入力信号の変化に応じて−Io〜＋Ioまで変化
するのであり、第４図の回路配置は入力信号に応
じて電流出力で出力信号が得られる差動増幅器を
構成しているのである。

（発明が解決しようとする問題点） ところで、第３図を参照して説明した差動増幅
器における出力信号の直流電位Vlは、それの下
限がトランジスタＱ３によつて制限され、また、
それの上限はトランジスタＱ２によつて制御され
るが、一般にトランジスタＱ２及びトランジスタ
Ｑ３のコレクタ・ベース間接合は順方向にバイア
スされてはいない、という条件の下において、ト
ランジスタＱ２のベース電圧をVbとしたときに、
前記した出力信号の直流電位Vlは、（トランジス
タＱ３のベース・エミツタ間電圧V_BE）＜Vl＜（ト
ランジスタＱ２のベース電圧）の関係で示される
範囲に制限されるために、電源電圧Vccに対する
電源利用率が悪いという問題点がある。一方、第
４図に示されているような構成を備えている差動
増幅器における出力信号の直流電位Vlは、（トラ
ンジスタＱ３のベース・エミツタ間電圧V_BE）＜
Vl＜｛（電源電圧Vcc）−（トランジスタＱ６のベー
ス電圧）｝の関係で示される範囲に制限されるが、
この場合における電源電圧Vccに対する電源利用
率は前記した第３図示の構成の差動増幅器におけ
る電源電圧Vccに対する電源利用率よりも向上し
ている。

しかしながら、この第４図示の構成を有する従
来の差動増幅器では、Il＝l1−l2の関係で得られ
る電流Il、すなわち、出力端子３に流れる電流Il
は、ダイオードＤとトランジスタＱ３とによつて
構成されているカレントミラー回路の動作によつ
てトランジスタＱ３のエミツタに流れる電流Ｉ１
と、ダイオードＤ１とトランジスタＱ５とによつ
て構成されているカレントミラー回路及びダイオ
ードＤ２とトランジスタＱ６とによつて構成され
ているカレントミラー回路との２つのカレントミ
ラー回路を介してトランジスタＱ６のエミツタに
流れる電流Ｉ２とによつて得るようにしているか
ら、当然のことながら、１つのカレントミラー回
路を介してトランジスタＱ３のエミツタに流れる
電流Ｉ１と、２つのカレントミラー回路を介して
トランジスタＱ６のエミツタに流れる電流Ｉ２と
の間には位相推移が存在すること、及び、特にモ
ノリシツク集積回路では、トランジスタＱ６とし
てNPNトランジスタに比べて利得帯域幅積の悪
いPNPトランジスタが使用されるので、このこ
とにより位相推移の増大が生じることなどによつ
て、この第４図示の構成を有する差動増幅器は、
第３図示の構成を有する差動増幅器に比較して高
周波特性が大巾に悪化するという点が問題にな
る。

（問題点を解決するための手段） 本発明は、入力信号が供給されている差動増幅
回路における一方の出力側に入力側が接続されて
いるカレントミラー回路の出力側と、前記した差
動増幅回路の他方の出力側との接続点に電流源を
接続し、また、前記したカレントミラー回路の出
力側と差動増幅回路の他方の出力側との接続点と
前記のカレントミラー回路の入力側との間にベー
スとエミツタとが接続されているトランジスタに
より帰還路を形成し、さらに、前記のトランジス
タのコレクタ側より出力信号を得るようにしてな
る差動増幅器を提供するものである。

（実施例） 以下、本発明の差動増幅器の具体的な内容につ
いて、添付図面を参照しながら詳細に説明する。
第１図及び第２図は本発明の差動増幅器のそれぞ
れ異なる実施例の回路図であつて、この第１図及
び第２図に示されている差動増幅器において、既
述した第３図及び第４図に示されている差動増幅
器における各構成部分と対応している構成部分に
は、第３図及び第４図中で使用している図面符号
と同一の図面符号が使用されている。

第１図及び第２図において、入力端子１にベー
スが接続されているトランジスタＱ１と、入力端
子２にベースが接続されているトランジスタＱ２
とにおける共通接続されたエミツタと電源との間
には、電流源IS１が接続されており、また、前記
のトランジスタＱ１のコレクタと接地との間には
ダイオードＤが接続され、さらに、トランジスタ
Ｑ２のコレクタにはトランジスタＱ４のベースが
接続されているともに、トランジスタＱ３のコレ
クタが接続されている。

前記したトランジスタＱ３のエミツタは接地さ
れており、また、トランジスタＱ３のベースには
前記したトランジスタＱ１のコレクタが接続され
ている。前記したトランジスタＱ２，Ｑ３のコレ
クタと、トランジスタＱ４のベースとの接続点Ａ
と、電源Vccとの間には、電流源IS２が接続され
ており、また、前記したトランジスタＱ４のエミ
ツタは、トランジスタＱ３のベースとトランジス
タＱ１のコレクタとに接続されている。前記した
トランジスタＱ４のコレクタには出力端子３が接
続されており、トランジスタＱ４のコレクタと電
源との間には、第１図示の回路配置においては電
流源IS３が接続され、また、第２図示の回路配置
においては負荷抵抗Ｒが接続されている。

トランジスタＱ１，Ｑ２による差動増幅回路の
２つの出力間に、ベースとエミツタとが接続され
ている前記したトランジスタＱ４は、トランジス
タＱ１，Ｑ２による差動増幅回路の２つの出力間
に帰還路を構成している。

さて、前記した第１図及び第２図中におけるＡ
点の電圧は、トランジスタＱ２の電流Ｉ２と、ト
ランジスタＱ３の電流Ｉ４と、電流源IS２の電流
Ｉ３とのバランスによつて決定されるのである
が、前記のＡ点の電圧は前記したトランジスタＱ
４の帰還作用により次のようにして自動的に決定
されるのである。

すなわち、差動増幅器の入力端子１，２間に入
力信号Viが供給されることにより、トランジス
タＱ１，Ｑ２による差動増幅回路のトランジスタ
Ｑ１のコレクタにＩ１の電流が流れ、また、トラ
ンジスタＱ２のコレクタにＩ２の電流が流れ、さ
らに、電流源IS２からはＩ３の電流が流れ、さら
に、カレントミラー回路の出力側にＩ４の電流が
流れているとした場合に、今、前記の電流間の大
きさの関係が、I4＜（I2＋I3）であつたとすると、
この場合にはＡ点の電圧が上昇しようとするが、
トランジスタＱ４のエミツタの電圧はダイオード
Ｄによつて固定されているから、その固定された
トランジスタＱ４のエミツタ電圧に対して、ベー
ス・エミツタ間電圧だけ高い電圧に固定されてい
る状態にあるトランジスタＱ４のベースに対して
｛（I2＋I3）−I4｝の電流が流れる。前記したトラ
ンジスタＱ４のベース電流の増大によつてトラン
ジスタＱ４のエミツタ電流Ｉ５が増大し、それが
カレントミラー回路の入力側に供給される。それ
によつてカレントミラー回路における入力側の電
流Ｉ４が増大するが、カレントミラー回路の特性
によりそれの出力側の電流も入力側の電流と等し
い電流になされるというような動作を行なつて、
前記のＡ点の電圧は前記したトランジスタＱ４の
帰還作用により前記の各電流の関係がI4＝I2＋I3
となされるような電圧値に自動的に設定されるの
である。

前記の各電流間の大きさの関係が、前記の場合
すなわち、I4＜（I2＋I3）とは逆に、I4＞（I2＋I3）
の場合には、前記の場合とは逆にＡ点の電圧が低
下しようとするが、トランジスタＱ４のエミツタ
の電位はダイオードＤによつて固定されているか
ら、その固定されたトランジスタＱ４のエミツタ
電圧に対して、ベース・エミツタ間電圧だけ高い
電圧に固定されている状態にあるトランジスタＱ
４のベースに対して｛I4−（I2＋I3）｝の電流が流
れる。前記したトランジスタＱ４のベース電流の
減少によつてトランジスタＱ４のエミツタ電流Ｉ
５が減少し、それがカレントミラー回路の入力側
に供給される。それによつてカレントミラー回路
における入力側の電流Ｉ４が減少するが、カレン
トミラー回路の特性によりそれの出力側の電流も
入力側の電流と等しい電流になされるというよう
な動作を行なつて、前記のＡ点の電圧は前記した
トランジスタＱ４の帰還作用により、前記の各電
流の関係がI4＝I2＋I3とされるような電圧値に自
動的に設定されるのである。

前記のような電流I4＝I2＋I3がカレントミラー
回路に流れるときに、トランジスタＱ４に流れる
電流Ｉ５は、I5＝I4−I1＝I2−I1＋I3となるから、
第１図示の実施例回路において出力端子３に流れ
出る電流Ilは、電流源IS３の電流をＩ３とする
と、Il＝I3−I5＝I1−I2、すなわち、第１図に示
されている回路配置は、既述した従来例の差動増
幅器について説明したと同様な第６図に示される
ような入力信号対出力信号特性を有する差動増幅
器を構成していることになる。

そして、第１図示の差動増幅器における出力信
号の直流電位は、それの上限が電流源IS３で制限
され、また、それの下限はトランジスタＱ４のベ
ース・エミツタ電圧で制限されるが、一般に、電
流源IS３はNPNトランジスタを用いたカレント
ミラー回路によつて構成されるから、第１図示の
差動増幅器からの出力信号の直流電位の上限は、
（電源電圧Vcc）−（トランジスタのベース・エミ
ツタ間電圧）となり、また、第１図示の差動増幅
器からの出力信号の直流電位の下限は、Ａ点の電
圧の２倍の電圧、すなわち、トランジスタのベー
ス・エミツタ間電圧の２倍の電圧となる。

したがつて、第１図示の差動増幅器からの出力
信号の直流電位Vlは、2VBE＜Vl＜｛（電源電圧
Vcc）−（トランジスタのベース・エミツタ間電
圧）｝となるから、第１図示の差動増幅器におけ
る電源Vccの利用率は、既述した第３図示の従来
の差動増幅器における電源Vccの利用率に比べて
改善されていることが判かる。

そらに、本発明の差動増幅器においてはカレン
トミラー回路に帰還が掛かつているから、第３図
及び第４図を参照して説明した従来の差動増幅器
に比べて、それの位相推移が大巾に改善されるの
である（後述されている第２図示の実施例でも同
じ）。

次に、第２図示の実施例回路では、既述した第
１図示の実施例回路中の電流源IS３の代わりに、
負荷抵抗Ｒを接続しているが、トランジスタＱ４
に流れる電流Ｉ５は、前記した第１図示の実施例
の場合と同様にI5＝I2−I1＋I3であり、この電流
Ｉ５が負荷抵抗Ｒに流れることにより、出力端子
３に現われる出力電圧Voは、（I2−I1）Ｒ＋I3・
Ｒとなる。ここで、前記のI3・Ｒは出力直流電位
であるから、I3・Ｒ＝Vlとおき、（I2−I1）＝−Il
とおくと、前記した出力端子３に現われる直流電
圧VoはVo＝−Il・Ｒ＋Vlとなり、出力信号を電
圧出力として取出すことができる。

（効果） 以下、詳細に説明したところから明らかなよう
に、本発明の差動増幅器は、入力信号が供給され
ている差動増幅回路における一方の出力側に入力
側が接続されているカレントミラー回路の出力側
と、前記した差動増幅回路の他方の出力側との接
続点に電流源を接続し、また、前記したカレント
ミラー回路の出力側と差動増幅回路の他方の出力
側との接続点と前記のカレントミラー回路の入力
側との間にベースとエミツタとが接続されている
トランジスタにより帰還路を形成し、さらに、前
記のトランジスタのコレクタ側より出力信号を得
るようにしてなる差動増幅器であるから、出力電
位の電源利用率が高く、かつ、位相推移が少く高
周波特性の良好な差動増幅器を容易に提供するこ
とができるのであり、本発明によれば既述した従
来の差動増幅器における諸欠点を解決できる。

【図面の簡単な説明】

第１図及び第２図は本発明の差動増幅器の各異
なる実施例の回路図、第３図及び第４図は従来の
差動増幅器の回路図、第５図及び第６図は特性曲
線例図である。 Ｑ１〜Ｑ６……トランジスタ、Ｄ，Ｄ１，Ｄ２
……ダイオード、IS１〜IS３……電流源、１，２
……入力端子、３……出力端子。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号が供給されている差動増幅回路にお
   ける一方の出力側に入力側が接続されているカレ
   ントミラー回路の出力側と、前記した差動増幅回
   路の他方の出力側との接続点に電流源を接続し、
   また、前記したカレントミラー回路の出力側と差
   動増幅回路の他方の出力側との接続点と前記のカ
   レントミラー回路の入力側との間にベースとエミ
   ツタとが接続されているトランジスタにより帰還
   路を形成し、さらに、前記のトランジスタのコレ
   クタ側より出力信号を得るようにしてなる差動増
   幅器。 ２ 帰還路を形成するトランジスタのコレクタに
   電流源を接続し、出力信号を電流出力として得る
   ようにした特許請求の範囲第１項に記載の差動増
   幅器。 ３ 帰還路を形成するトランジスタのコレクタに
   負荷抵抗を接続し、出力信号を電圧出力として得
   るようにした特許請求の範囲第１項に記載の差動
   増幅器。