JPH0350914A - 出力ドライブ回路 - Google Patents
出力ドライブ回路Info
- Publication number
- JPH0350914A JPH0350914A JP18476289A JP18476289A JPH0350914A JP H0350914 A JPH0350914 A JP H0350914A JP 18476289 A JP18476289 A JP 18476289A JP 18476289 A JP18476289 A JP 18476289A JP H0350914 A JPH0350914 A JP H0350914A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- voltage
- signal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000000630 rising effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、出力ドライブ回路に関し、特に電源電圧の立
上がり時における誤動作を防止するようにした出力ドラ
イブ回路に関する。
上がり時における誤動作を防止するようにした出力ドラ
イブ回路に関する。
［従来の技術］
従来より、半導体回路の外部に接続される機器類、例え
ば、リレー、発光ダイオード、レシーバＩＣ等を駆動す
るために、駆動される機器の特性に合せて、高電圧、高
電流をも扱えるドライブ用トランジスタを組込んだ出力
ドライブ回路が使用されている。
ば、リレー、発光ダイオード、レシーバＩＣ等を駆動す
るために、駆動される機器の特性に合せて、高電圧、高
電流をも扱えるドライブ用トランジスタを組込んだ出力
ドライブ回路が使用されている。
第２図は、このような従来の出力ドライブ回路の代表的
な例であるＮＡＮＤ型出カドライブ回路を示している。
な例であるＮＡＮＤ型出カドライブ回路を示している。
第２図において、電源電圧の立上がり時に出力信号のＩ
Ｉ ＯＩＩレベルを保障するために、パワーオンリセッ
トＩＣＩがＡＮＤゲー）ＩＣ２の入力端子のうちの１つ
に接続されている。ＡＮＤゲートＩＣ２は、内部素子で
あるエミッタフォロワ・トランジスタのエミッタより信
号を出力するＡＮＤゲートＩＣである。ＡＮＤゲートＩ
Ｃ２の出力端子は、一端が接地された抵抗５と、ドライ
ブ用トランジスタ３のベースが接続されている。ドライ
ブ用トランジスタ３のエミッタはグランドに接続され、
コレクタは駆動信号出力端子５１に接続されている。
Ｉ ＯＩＩレベルを保障するために、パワーオンリセッ
トＩＣＩがＡＮＤゲー）ＩＣ２の入力端子のうちの１つ
に接続されている。ＡＮＤゲートＩＣ２は、内部素子で
あるエミッタフォロワ・トランジスタのエミッタより信
号を出力するＡＮＤゲートＩＣである。ＡＮＤゲートＩ
Ｃ２の出力端子は、一端が接地された抵抗５と、ドライ
ブ用トランジスタ３のベースが接続されている。ドライ
ブ用トランジスタ３のエミッタはグランドに接続され、
コレクタは駆動信号出力端子５１に接続されている。
電源線には例えば＋５■が与えられ、エミッタフォロワ
・トランジスタ出力方式のＡＮＤゲートＩＣ２の論理信
号入力端子５０に、論理信号として°゛Ｏ゛Ｏ゛レベル
が与えられたとき、ＡＮＤゲートＩＣ２の内部素子であ
るエミッタフォロワ・トランジスタはオフとなり、ＡＮ
ＤゲートＩＣ２に出力端子とグランドの間に電圧が生じ
ないため、ドライブ用トランジスタ３はオフとなり、駆
動信号出力端子５１もオフ状態となる。
・トランジスタ出力方式のＡＮＤゲートＩＣ２の論理信
号入力端子５０に、論理信号として°゛Ｏ゛Ｏ゛レベル
が与えられたとき、ＡＮＤゲートＩＣ２の内部素子であ
るエミッタフォロワ・トランジスタはオフとなり、ＡＮ
ＤゲートＩＣ２に出力端子とグランドの間に電圧が生じ
ないため、ドライブ用トランジスタ３はオフとなり、駆
動信号出力端子５１もオフ状態となる。
エミッタフォロワ・トランジスタ出力方式のＡＮＤゲー
トエＣ２の論理信号入力端子５０に、論理信号として°
゛１°゛１°゛レベル与えられたとき、ＡＮＤゲートＩ
Ｃ２の内部素子であるエミッタフォロワ・トランジスタ
はオンとなり、ＡＮＤゲートＩＣ２に出力端子とグラン
ドの間に電位差が生じ、この電位差によってドライブ用
トランジスタ３はオンとなり、駆動信号出力端子５１も
オン状態となる。
トエＣ２の論理信号入力端子５０に、論理信号として°
゛１°゛１°゛レベル与えられたとき、ＡＮＤゲートＩ
Ｃ２の内部素子であるエミッタフォロワ・トランジスタ
はオンとなり、ＡＮＤゲートＩＣ２に出力端子とグラン
ドの間に電位差が生じ、この電位差によってドライブ用
トランジスタ３はオンとなり、駆動信号出力端子５１も
オン状態となる。
なお、第２図は、２人力のエミッタフォロワ・トランジ
スタ出力方式のＡＮＤゲートＩＣ２を用いた場合を示し
ているが、入力には更に多数の論理積をとる型のＩＣも
用いられている。
スタ出力方式のＡＮＤゲートＩＣ２を用いた場合を示し
ているが、入力には更に多数の論理積をとる型のＩＣも
用いられている。
［発明が解決しようとする課題］
上述した従来の出力ドライブ回路は、電源電圧の立上が
り時に、ＡＮＤゲート■Ｃ２の出力部素子であるエミッ
タフォロワ・トランジスタをオフ状態にするために、パ
ワーオンリセットＩＣＩをＡＮＤゲートＩＣ２の入力端
子の１つに接続しているが、パワーオンリセットＩＣＩ
は電源電圧の立上がり時に完全に°゛０“°レベルを保
障できないことがあり、電源電圧の上昇につれてパワー
オンリセットＩＣＩの出力レベルも上昇し、電源電圧が
ある一定のレベルに到達するまで出力れレベルは電源電
圧の分だけ上昇を続け、電源電圧がある一定のレベルを
越えるとパワーオンリセットＩＣ１の出力レベルは”Ｏ
″となる場合がある。
り時に、ＡＮＤゲート■Ｃ２の出力部素子であるエミッ
タフォロワ・トランジスタをオフ状態にするために、パ
ワーオンリセットＩＣＩをＡＮＤゲートＩＣ２の入力端
子の１つに接続しているが、パワーオンリセットＩＣＩ
は電源電圧の立上がり時に完全に°゛０“°レベルを保
障できないことがあり、電源電圧の上昇につれてパワー
オンリセットＩＣＩの出力レベルも上昇し、電源電圧が
ある一定のレベルに到達するまで出力れレベルは電源電
圧の分だけ上昇を続け、電源電圧がある一定のレベルを
越えるとパワーオンリセットＩＣ１の出力レベルは”Ｏ
″となる場合がある。
さらに電源電圧が十分に立上がると、出力信号レベルの
′”０°ルベルを解除し、１１１１ルベルになるという
動作をするため、電源電圧の立上がり時に、エミッタフ
ォロワ・トランジスタ出力方式ＡＮＤゲートＩＣ２の出
力端子とグランドとの間に電圧が発生し、この電圧がド
ライブ用トランジスタ３の動作最低ベース・エミッタ間
電圧を上回るとドライブ用トランジスタ３がオンし、外
部駆動用出力信号がオン状態となり、被駆動機器を誤動
作させてしまうという問題点がある。
′”０°ルベルを解除し、１１１１ルベルになるという
動作をするため、電源電圧の立上がり時に、エミッタフ
ォロワ・トランジスタ出力方式ＡＮＤゲートＩＣ２の出
力端子とグランドとの間に電圧が発生し、この電圧がド
ライブ用トランジスタ３の動作最低ベース・エミッタ間
電圧を上回るとドライブ用トランジスタ３がオンし、外
部駆動用出力信号がオン状態となり、被駆動機器を誤動
作させてしまうという問題点がある。
［課題を解決するための手段］
本発明は、上記の問題点に鑑みてなされたもので、電源
電圧の立上がり時にパワーオンリセット回路が完全に動
作しなくても出力信号がオン状態となるのを防止して被
駆動機器に悪影響を及ぼさないようにすることを目的と
し、この目的を達成するために、内部素子であるエミッ
タフォロワ・トランジスタから信号を出力するゲート回
路と、ゲート回路の出力信号が電源電圧の立上がり時に
ゼロレベルとなるようにゲート回路の入力端子に接続さ
れたパワーオンリセット回路と、ゲート回路の出力信号
によってオンオフ制御される出力ドライブトランジスタ
と、ゲート回路の出力端子と出力ドライブトランジスタ
のベースとの間に逆方向に接続されたツェナーダイオー
ドとを設け、ゲート回路の出力信号でツェナーダイオー
ドを介して出力ドライブトランジスタをオンオフ制御す
るように構成されている。
電圧の立上がり時にパワーオンリセット回路が完全に動
作しなくても出力信号がオン状態となるのを防止して被
駆動機器に悪影響を及ぼさないようにすることを目的と
し、この目的を達成するために、内部素子であるエミッ
タフォロワ・トランジスタから信号を出力するゲート回
路と、ゲート回路の出力信号が電源電圧の立上がり時に
ゼロレベルとなるようにゲート回路の入力端子に接続さ
れたパワーオンリセット回路と、ゲート回路の出力信号
によってオンオフ制御される出力ドライブトランジスタ
と、ゲート回路の出力端子と出力ドライブトランジスタ
のベースとの間に逆方向に接続されたツェナーダイオー
ドとを設け、ゲート回路の出力信号でツェナーダイオー
ドを介して出力ドライブトランジスタをオンオフ制御す
るように構成されている。
［実施例］
以下、本発明の実施例を図面に基づいて説明する。
第１図は、本発明による出力ドライブ回路の一実施例を
示す回路図である。
示す回路図である。
第１図において、電源電圧の立上がり時に出力信号の°
ｌｏｔ”レベルを保障するために、パワーオンリセット
ＩＣＩがＡＮＤゲートＩｃ２の入力端子のうちの１つに
接続されている。ＡＮＤゲー１〜ＩＣ２は、内部素子で
あるエミッタフォロワ・トランジスタのエミッタより信
号を出力するＡＮＤゲートＩＣである。ＡＮＤゲートＩ
ｃ２の出力端子は、逆方向に接続されたツェナーダイオ
ード４のカソードに接続されている。
ｌｏｔ”レベルを保障するために、パワーオンリセット
ＩＣＩがＡＮＤゲートＩｃ２の入力端子のうちの１つに
接続されている。ＡＮＤゲー１〜ＩＣ２は、内部素子で
あるエミッタフォロワ・トランジスタのエミッタより信
号を出力するＡＮＤゲートＩＣである。ＡＮＤゲートＩ
ｃ２の出力端子は、逆方向に接続されたツェナーダイオ
ード４のカソードに接続されている。
ツェナーダイオード４のアノードは、一端が接地された
抵抗５と、ドライブ用トランジスタ３のベースに接続さ
れている。ドライブ用トランジスタ３のエミッタはグラ
ンドに接続され、コレクタは駆動信号出力端子５１に接
続されている。抵抗５は、ドライブ用トランジスタ３の
ベース・エミッタ間電圧を決定するために、一端が接地
され、他端がドライブ用トランジスタ３のベースに接続
されている。
抵抗５と、ドライブ用トランジスタ３のベースに接続さ
れている。ドライブ用トランジスタ３のエミッタはグラ
ンドに接続され、コレクタは駆動信号出力端子５１に接
続されている。抵抗５は、ドライブ用トランジスタ３の
ベース・エミッタ間電圧を決定するために、一端が接地
され、他端がドライブ用トランジスタ３のベースに接続
されている。
電源線には例えば＋５ｖが与えられ、エミッタフォロワ
・トランジスタ出力方式のＡＮＤゲートＩＣ２の論理信
号入力端子５０に、論理信号としてＯ”°レベルの信号
が与えられたとき、ＡＮＤゲートＩＣ２の内部素子であ
るエミッタフォロワ・トランジスタはオフとなり、ＡＮ
ＤゲートエＣ２に出力端子とグランドの間に電圧が生じ
ないため、ドライブ用トランジスタ３はオフとなり、駆
動信号出力端子５１もオフ状態となる。
・トランジスタ出力方式のＡＮＤゲートＩＣ２の論理信
号入力端子５０に、論理信号としてＯ”°レベルの信号
が与えられたとき、ＡＮＤゲートＩＣ２の内部素子であ
るエミッタフォロワ・トランジスタはオフとなり、ＡＮ
ＤゲートエＣ２に出力端子とグランドの間に電圧が生じ
ないため、ドライブ用トランジスタ３はオフとなり、駆
動信号出力端子５１もオフ状態となる。
エミッタフォロワ・トランジスタ出力方式のＡＮＤゲー
トＩＣ２の論理信号入力端子５０に、論理信号として゛
１″レベルの信号が与えられたとき、ＡＮＤゲートエＣ
２の内部素子であるエミッタフォロワ・トランジスタは
オンとなり、ＡＮＤゲートＩＣ２に出力端子とグランド
の間に電位差が生じ、この電位差によってドライブ用ト
ランジスタ３はオンとなり、駆動信号出力端子５１もオ
ン状態となる。
トＩＣ２の論理信号入力端子５０に、論理信号として゛
１″レベルの信号が与えられたとき、ＡＮＤゲートエＣ
２の内部素子であるエミッタフォロワ・トランジスタは
オンとなり、ＡＮＤゲートＩＣ２に出力端子とグランド
の間に電位差が生じ、この電位差によってドライブ用ト
ランジスタ３はオンとなり、駆動信号出力端子５１もオ
ン状態となる。
なお、第１図は、２人力のエミッタフォロワ・トランジ
スタ出力方式のＡＮＤゲートＩｃ２を用いた場合を示し
ているが、入力には更に多数の論理積をとる型のＩＣも
用いられる。
スタ出力方式のＡＮＤゲートＩｃ２を用いた場合を示し
ているが、入力には更に多数の論理積をとる型のＩＣも
用いられる。
電源電圧の立上がり時に、パワーオンリセットＩＣＩが
Ｏ■からある一定の範囲内では正常に動作しない場合は
、パワーオンリセットＩＣＩの出力には電源電圧がその
まま現れ、完全な°゛０°゛０°゛レベルきないため、
エミッタフォロワ・トランジスタ出力方式ＡＮＤゲート
Ｉｃ２についても、電源電圧の上昇と共に、その出力部
の電圧も上昇する。
Ｏ■からある一定の範囲内では正常に動作しない場合は
、パワーオンリセットＩＣＩの出力には電源電圧がその
まま現れ、完全な°゛０°゛０°゛レベルきないため、
エミッタフォロワ・トランジスタ出力方式ＡＮＤゲート
Ｉｃ２についても、電源電圧の上昇と共に、その出力部
の電圧も上昇する。
ここで、エミッタフォロワ・トランジスタ出力方式ＡＮ
ＤゲートＩＣ２の出力端子とグランドとの電位差をＶ
ＯＵＴとし、ドライブ用トランジスタ３の動作最低ベー
ス・エミッタ間電圧をＶ ＢＥｏｎｍｉｎ１ツェナーダ
イオード４のツェナー電圧をＶｚとして、 ＶＸ＝＝ＶＯＵＴ、 ＶＹ＝ＶＢＥｏｎｍｉｎ＋Ｖ
ｚとすると、ｖｘとＶＹとの大小関係によってドライブ
用トランジスタ３のオン状態あるいはオフ状態が決定す
る。すなわち、ｖｘ＞ｖｙの場合はドライブ用トランジ
スタ３がオン状態となり、ｖｘ＜ｖｙの場合はドライブ
用トランジスタ３はオフ状態となる。
ＤゲートＩＣ２の出力端子とグランドとの電位差をＶ
ＯＵＴとし、ドライブ用トランジスタ３の動作最低ベー
ス・エミッタ間電圧をＶ ＢＥｏｎｍｉｎ１ツェナーダ
イオード４のツェナー電圧をＶｚとして、 ＶＸ＝＝ＶＯＵＴ、 ＶＹ＝ＶＢＥｏｎｍｉｎ＋Ｖ
ｚとすると、ｖｘとＶＹとの大小関係によってドライブ
用トランジスタ３のオン状態あるいはオフ状態が決定す
る。すなわち、ｖｘ＞ｖｙの場合はドライブ用トランジ
スタ３がオン状態となり、ｖｘ＜ｖｙの場合はドライブ
用トランジスタ３はオフ状態となる。
従って、Ｖ Ｘｍａｘ（Ｖ Ｙｍｉｎを満足するような
ツェナー電圧Ｖｚを有するツェナーダイオード４を選定
すると、電源電圧の立上がり時において、パワーオンリ
セットＩＣＩが完全な正常動作をしない場合でもドライ
ブ用トランジスタ３がオンし、出力信号がオン状態とな
り、被駆動機器を誤動作させてしまうという問題は完全
に防止できる。
ツェナー電圧Ｖｚを有するツェナーダイオード４を選定
すると、電源電圧の立上がり時において、パワーオンリ
セットＩＣＩが完全な正常動作をしない場合でもドライ
ブ用トランジスタ３がオンし、出力信号がオン状態とな
り、被駆動機器を誤動作させてしまうという問題は完全
に防止できる。
［発明の効果］
以上で説明したように、本発明は、内部素子であるエミ
ッタフォロワ・トランジスタから信号を出力するゲート
回路と、ゲート回路の出力信号が電源電圧の立上がり時
にゼロレベルとなるようにゲート回路の入力端子に接続
されたパワーオンリセット回路と、ゲート回路の出力信
号によってオンオフ制御される出力ドライブトランジス
タと、ゲート回路の出力端子と出力ドライブトランジス
タのベースとの間に逆方向に接続されたツェナーダイオ
ードとを設け、ゲート回路の出力信号でツェナーダイオ
ードを介して出力ドライブトランジスタをオンオフ制御
するように構成したので、電源電圧の立上がり時にパワ
ーオンリセット回路が完全に動作しなくても出力信号が
オン状態となるのを防止し、被駆動機器に悪影響を及ぼ
さないようにすることが可能となる。
ッタフォロワ・トランジスタから信号を出力するゲート
回路と、ゲート回路の出力信号が電源電圧の立上がり時
にゼロレベルとなるようにゲート回路の入力端子に接続
されたパワーオンリセット回路と、ゲート回路の出力信
号によってオンオフ制御される出力ドライブトランジス
タと、ゲート回路の出力端子と出力ドライブトランジス
タのベースとの間に逆方向に接続されたツェナーダイオ
ードとを設け、ゲート回路の出力信号でツェナーダイオ
ードを介して出力ドライブトランジスタをオンオフ制御
するように構成したので、電源電圧の立上がり時にパワ
ーオンリセット回路が完全に動作しなくても出力信号が
オン状態となるのを防止し、被駆動機器に悪影響を及ぼ
さないようにすることが可能となる。
第１図は、本発明による出力ドライブ回路の−パワーオ
ンリセットＩＣ ＡＮＤゲートＩＣ ドライブ用トランジスタ ツェナーダイオード 抵抗 論理信号入力端子 駆動信号出力端子
ンリセットＩＣ ＡＮＤゲートＩＣ ドライブ用トランジスタ ツェナーダイオード 抵抗 論理信号入力端子 駆動信号出力端子
Claims (1)
- 内部素子であるエミッタフォロワ・トランジスタから
信号を出力するゲート回路と、該ゲート回路の出力信号
が電源電圧の立上がり時にゼロレベルとなるように該ゲ
ート回路の入力端子に接続されたパワーオンリセット回
路と、前記ゲート回路の出力信号によってオンオフ制御
される出力ドライブトランジスタと、前記ゲート回路の
出力端子と前記出力ドライブトランジスタのベースとの
間に逆方向に接続されたツェナーダイオードとを有し、
前記ゲート回路の出力信号で前記ツェナーダイオードを
介して前記出力ドライブトランジスタをオンオフ制御す
ることを特徴とする出力ドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18476289A JPH0350914A (ja) | 1989-07-19 | 1989-07-19 | 出力ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18476289A JPH0350914A (ja) | 1989-07-19 | 1989-07-19 | 出力ドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350914A true JPH0350914A (ja) | 1991-03-05 |
Family
ID=16158883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18476289A Pending JPH0350914A (ja) | 1989-07-19 | 1989-07-19 | 出力ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350914A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0576199A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | スイツチ回路及びそれを使つたステツピングモータ駆動回路 |
| JPH07146721A (ja) * | 1993-07-02 | 1995-06-06 | Tandem Comput Inc | 改良されたパワーオンシステム |
-
1989
- 1989-07-19 JP JP18476289A patent/JPH0350914A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0576199A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | スイツチ回路及びそれを使つたステツピングモータ駆動回路 |
| JPH07146721A (ja) * | 1993-07-02 | 1995-06-06 | Tandem Comput Inc | 改良されたパワーオンシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5055668A (en) | Photo-sensor cell suitable for IC chip | |
| EP0008509B1 (en) | Control circuits for solenoids | |
| US4558226A (en) | Voltage detecting circuit with hysteresis characteristic and high noise immunity | |
| US20050035933A1 (en) | Automated adaptation of the supply voltage of a light-emitting display according to the desired luminance | |
| US5475332A (en) | Power source circuit | |
| TWI852715B (zh) | ORing FET控制電路及方法 | |
| US5387830A (en) | Semiconductor device with excess current prevention circuit | |
| US6433592B1 (en) | Method and apparatus for switching a field-effect transistor | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JPH0219651B2 (ja) | ||
| JP2970054B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS62250719A (ja) | 半導体リレ−回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| SU508933A1 (ru) | Устройство дл управлени ключом | |
| JPS643079Y2 (ja) | ||
| JPS645388Y2 (ja) | ||
| JPH0746982Y2 (ja) | リセツト信号発生回路 | |
| JPH09135158A (ja) | Ｐチャネルｆｅｔのゲート駆動回路 | |
| JPH0368212A (ja) | ドライブ回路 | |
| JPH0159838B2 (ja) | ||
| CN119448995A (zh) | 一种抗干扰的上电复位电路、低压差线性稳压器、电源管理芯片和数据转换芯片 | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ | |
| JP3036212B2 (ja) | 保護回路 | |
| SU717743A1 (ru) | Ключевой стабилизатор посто нного напр жени | |
| JPH0438597Y2 (ja) |