JPH0351780A - 集積された回路装置 - Google Patents
集積された回路装置Info
- Publication number
- JPH0351780A JPH0351780A JP2170416A JP17041690A JPH0351780A JP H0351780 A JPH0351780 A JP H0351780A JP 2170416 A JP2170416 A JP 2170416A JP 17041690 A JP17041690 A JP 17041690A JP H0351780 A JPH0351780 A JP H0351780A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- integrated circuit
- supply potential
- vss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は請求項１の前文による集積された回路装置に
関するものである。
関するものである。
最近の集積半導体回路はしばしば、原理的に少な（とも
２種類の作動形式で作動可能であるように設計されてい
る。たとえば集積半導体メモリは部分的に、いわゆるニ
ップルモードまたはいわゆるページモードで作動可能で
あるように設計されている。他の例では半導体メモリの
種々の編成形態の間の選択が可能である。その際に１６
ＭＢｉｔメモリではたとえば、編成形態″１６ＭＢｔｔ
ＸＩＢｉｔデータ幅”で作動可能か編成形態“４ＭＢｉ
ｔＸ４Ｂｉｔデータ幅”で作動可能かが選・択可能であ
る０選択の固定、すなわちコンフィギェレーションはそ
の際に非可逆的に半導体回路のメーカーにより一最に製
造段階で、またはケース内への半導体回路のチップの組
み込み以前に行われる。そのためにたとえば半導体チッ
プ上に特別に設けられている接続パッドが不接続状態に
とどめられ、もしくは供給電位端子の１つに接続される
。
２種類の作動形式で作動可能であるように設計されてい
る。たとえば集積半導体メモリは部分的に、いわゆるニ
ップルモードまたはいわゆるページモードで作動可能で
あるように設計されている。他の例では半導体メモリの
種々の編成形態の間の選択が可能である。その際に１６
ＭＢｉｔメモリではたとえば、編成形態″１６ＭＢｔｔ
ＸＩＢｉｔデータ幅”で作動可能か編成形態“４ＭＢｉ
ｔＸ４Ｂｉｔデータ幅”で作動可能かが選・択可能であ
る０選択の固定、すなわちコンフィギェレーションはそ
の際に非可逆的に半導体回路のメーカーにより一最に製
造段階で、またはケース内への半導体回路のチップの組
み込み以前に行われる。そのためにたとえば半導体チッ
プ上に特別に設けられている接続パッドが不接続状態に
とどめられ、もしくは供給電位端子の１つに接続される
。
しかし、同じ目的で、たいてい遮断可能ないわゆる“レ
ーザーヒユーズまたは特別な同じく遮断可能な導体帯を
所望のコンフィギエレーシッンの選択のために含んでい
るコンフィギェレーション回路も知られている。
ーザーヒユーズまたは特別な同じく遮断可能な導体帯を
所望のコンフィギエレーシッンの選択のために含んでい
るコンフィギェレーション回路も知られている。
しかし、半導体回路全体をすべてのコンフィギエレーシ
ッン状態で検査し得るためには、たいてい、もう１つの
端子手段（しばしば端子パッドとして構成されているが
、検査ビンを載せるための特別な導体帯または光ビーム
の入射のための装置として構成されていてもよい）が設
けられており、それを介してこのような検査の場合に制
御電位を与えることができる。
ッン状態で検査し得るためには、たいてい、もう１つの
端子手段（しばしば端子パッドとして構成されているが
、検査ビンを載せるための特別な導体帯または光ビーム
の入射のための装置として構成されていてもよい）が設
けられており、それを介してこのような検査の場合に制
御電位を与えることができる。
コンフィギエレーシッン回路および端子手段を有する相
応の冒頭に記載した種類の集積された回路装置が第５図
に示されている（後でまた説明される）、シかし、それ
は、制御電位の印加の際にその電位チャネル形式に応じ
て高い電流がレーザーヒユーズ（または構成形態に応じ
て遮断可能な導体帯）を経てコンフィギエレーシッン回
路の供給電位へ流れるという欠点を存する。
応の冒頭に記載した種類の集積された回路装置が第５図
に示されている（後でまた説明される）、シかし、それ
は、制御電位の印加の際にその電位チャネル形式に応じ
て高い電流がレーザーヒユーズ（または構成形態に応じ
て遮断可能な導体帯）を経てコンフィギエレーシッン回
路の供給電位へ流れるという欠点を存する。
本発明の課題は、冒頭に記載した種類の集積された回路
装置を、制御電位の印加の際にあらゆる場合にわずかな
電流の流れしか生じないように改良することである。
装置を、制御電位の印加の際にあらゆる場合にわずかな
電流の流れしか生じないように改良することである。
この課題は冒頭に記載した種類の回路装置において請求
項１の特徴により解決される。有利な実施例は請求項２
以下にあげられている。
項１の特徴により解決される。有利な実施例は請求項２
以下にあげられている。
以下、図面により本発明を一層詳細に説明する。
先ず従来の技術として第５図を説明する。コンフィギエ
レーシゴン回路１はレーザーヒユーズＦとそれに対して
直列に負荷抵抗ＲＬとを含んでいる０両者は２つの電位
、たいていはコンフイギュレーシッン回路ｌが配置され
ている集積半導体回路の供給電位の間に接続されている
。レーザーヒユーズＦと接続されている電位端子は参照
符号ＶＸを付されている。レーザーヒユーズＦおよび負
荷抵抗ＲＬの共通の接続点に、レーザーヒユーズＦが溶
断されているか否かに関係する値を有するコンフィギェ
レーション信号Ｖが生ずる。共通の接続点とは（従って
またコンフィギェレーション信号Ｖとは制御電位Ｖｐに
対する端子手段ＰＤも接続されている。正常作動中は制
御電位Ｖｐは与えられていないが、検査作動中は制ｉｔ
位Ｖｐが与えられる。第１の検査の場合には制御電位Ｖ
ｐは、レーザーヒユーズＦが接続されている電位ＶＤＤ
と同じ値を有する。その場合、レーザーヒユーズＦを通
る電流の流れは生じないが、典型的には高抵抗の負荷抵
抗ＲＬを通るわずかな電流の流れが生ずる。しかし第２
の検査の場合には制御電位Ｖｐは、負荷抵抗ＲＬが接続
されている電位ＶＳＳと同じ値を有する。それによって
負荷抵抗ＲＬを通る電流の流れは生じないが、レーザー
ヒユーズＦを通る非常に高い電流の流れが生ずる。なぜ
ならば、レーザーヒユーズＦは一般に低抵抗に設計され
ているからである。
レーシゴン回路１はレーザーヒユーズＦとそれに対して
直列に負荷抵抗ＲＬとを含んでいる０両者は２つの電位
、たいていはコンフイギュレーシッン回路ｌが配置され
ている集積半導体回路の供給電位の間に接続されている
。レーザーヒユーズＦと接続されている電位端子は参照
符号ＶＸを付されている。レーザーヒユーズＦおよび負
荷抵抗ＲＬの共通の接続点に、レーザーヒユーズＦが溶
断されているか否かに関係する値を有するコンフィギェ
レーション信号Ｖが生ずる。共通の接続点とは（従って
またコンフィギェレーション信号Ｖとは制御電位Ｖｐに
対する端子手段ＰＤも接続されている。正常作動中は制
御電位Ｖｐは与えられていないが、検査作動中は制ｉｔ
位Ｖｐが与えられる。第１の検査の場合には制御電位Ｖ
ｐは、レーザーヒユーズＦが接続されている電位ＶＤＤ
と同じ値を有する。その場合、レーザーヒユーズＦを通
る電流の流れは生じないが、典型的には高抵抗の負荷抵
抗ＲＬを通るわずかな電流の流れが生ずる。しかし第２
の検査の場合には制御電位Ｖｐは、負荷抵抗ＲＬが接続
されている電位ＶＳＳと同じ値を有する。それによって
負荷抵抗ＲＬを通る電流の流れは生じないが、レーザー
ヒユーズＦを通る非常に高い電流の流れが生ずる。なぜ
ならば、レーザーヒユーズＦは一般に低抵抗に設計され
ているからである。
それに対して、本発明によれば、第１図ないし第４図に
示されているように、端子手段ＰＤが電子回路２の使用
のもとにコンフィギェレーション回路１の電位端子Ｖｘ
と接続されている（電位端子Ｖｘとは同じ（コンフィギ
ェレーション回路ｌの前記のレーザーヒユーズＦ（また
は遮断可能な導体帯のようにそれと等しい作用をする要
素）が接続されている）、それによって、レーザーヒユ
ーズＦの非遮断状態でいかなる条件のもとでもレーザー
ヒユーズＦ、従ってまた端子手段ＰＤを経て高い電流の
流れが生じ得ないことが保証されている。
示されているように、端子手段ＰＤが電子回路２の使用
のもとにコンフィギェレーション回路１の電位端子Ｖｘ
と接続されている（電位端子Ｖｘとは同じ（コンフィギ
ェレーション回路ｌの前記のレーザーヒユーズＦ（また
は遮断可能な導体帯のようにそれと等しい作用をする要
素）が接続されている）、それによって、レーザーヒユ
ーズＦの非遮断状態でいかなる条件のもとでもレーザー
ヒユーズＦ、従ってまた端子手段ＰＤを経て高い電流の
流れが生じ得ないことが保証されている。
第り図による実施例によれば、電子回路２は負荷要素Ｒ
を含んでいる。これは一方では１つの供給電位ＶＤＤと
接続されており、また他方ではコンフィギェレーション
回路ｌの電位端子Ｖｘとも端子手段ＰＤとも接続されて
いる。それにより作動中に電位端子Ｖｘに補助電位ｖ１
が生ずる。これは＜ｍｍ電位Ｖｐが与えられていない）
正常作動中はほぼ供給電位ＶＤＤの値を存する。しかし
、（検査作動中に）端子手段ＰＤに制御電位Ｖｐが与え
られているときには、補助電位■ｌは制御電位ＶＰに等
しい、負荷要素Ｒは多くの形式で実現されていてよく、
たとえばオーム性抵抗として、または抵抗として接続さ
れたトランジスタとして実現されていてよい、コンフイ
ギエレーシツン回路１は第５図中と同じである。第１図
による実施例で注目すべきこととして、負荷抵抗Ｒは確
かに高い抵抗に構成する必要があるが、負荷抵抗ＲＬよ
りも低抵抗であり、それによって正常状態において供給
電位ＶＤＤかられずかしか異ならない値を有する補助電
位ｖ１が生じ得る（負荷要素Ｒ、レーザーヒユーズＦ１
負荷抵抗ＲＬから形成されるオーム性分圧器）。
を含んでいる。これは一方では１つの供給電位ＶＤＤと
接続されており、また他方ではコンフィギェレーション
回路ｌの電位端子Ｖｘとも端子手段ＰＤとも接続されて
いる。それにより作動中に電位端子Ｖｘに補助電位ｖ１
が生ずる。これは＜ｍｍ電位Ｖｐが与えられていない）
正常作動中はほぼ供給電位ＶＤＤの値を存する。しかし
、（検査作動中に）端子手段ＰＤに制御電位Ｖｐが与え
られているときには、補助電位■ｌは制御電位ＶＰに等
しい、負荷要素Ｒは多くの形式で実現されていてよく、
たとえばオーム性抵抗として、または抵抗として接続さ
れたトランジスタとして実現されていてよい、コンフイ
ギエレーシツン回路１は第５図中と同じである。第１図
による実施例で注目すべきこととして、負荷抵抗Ｒは確
かに高い抵抗に構成する必要があるが、負荷抵抗ＲＬよ
りも低抵抗であり、それによって正常状態において供給
電位ＶＤＤかられずかしか異ならない値を有する補助電
位ｖ１が生じ得る（負荷要素Ｒ、レーザーヒユーズＦ１
負荷抵抗ＲＬから形成されるオーム性分圧器）。
第２図には第１図と同じ電子回路２が示されている。し
かし、コンフィギェレーション回路１は、第５図および
第１図による負荷抵抗ＲＬＯ代わりにフリップフロップ
ＦＦＩおよびキャパシタンスＣ１を含んでいる。コンフ
ィギュレーシゴン回路１の作用の仕方および生ずるコン
フィギュレーシガン信号Ｖに関しては、本願と同一の出
願人および同一の出願臼にかかる特許出願の明細書を参
照されたい、その開示内容は本願明細書の構成部分でも
ある。そこに開示されたコンフイギュレーシッン信号発
生のための回路装置は本発明の第１図ないし第４図にお
けるコンフイギュレーシ四ン回路１として使用可能であ
る。従って、第１図ないし第４図におけるコンフィギェ
レーション回路１のこれ以上の説明は省略する。
かし、コンフィギェレーション回路１は、第５図および
第１図による負荷抵抗ＲＬＯ代わりにフリップフロップ
ＦＦＩおよびキャパシタンスＣ１を含んでいる。コンフ
ィギュレーシゴン回路１の作用の仕方および生ずるコン
フィギュレーシガン信号Ｖに関しては、本願と同一の出
願人および同一の出願臼にかかる特許出願の明細書を参
照されたい、その開示内容は本願明細書の構成部分でも
ある。そこに開示されたコンフイギュレーシッン信号発
生のための回路装置は本発明の第１図ないし第４図にお
けるコンフイギュレーシ四ン回路１として使用可能であ
る。従って、第１図ないし第４図におけるコンフィギェ
レーション回路１のこれ以上の説明は省略する。
第３図による実施例では、電子回路２は端子手段ＰＤと
電位端子Ｖｘとの間に配置されている。
電位端子Ｖｘとの間に配置されている。
それは少なくとも１つの互いに直列に接続されているイ
ンバータＩＬＩ２の対を含んでいる。−方のインバータ
Ｉｆの出力端はキャパシタンスＣを介して回路装置の第
１の供給電位ｖＳＳと接続されている。他方のインバー
タＩ２の出力端はトランジスタＴのソース−ドレイン間
を介して一方のインバータ■１の入力端と接続されてい
る。トランジスタＴのゲートは第１の供給電位■ＳＳと
接続されている。
ンバータＩＬＩ２の対を含んでいる。−方のインバータ
Ｉｆの出力端はキャパシタンスＣを介して回路装置の第
１の供給電位ｖＳＳと接続されている。他方のインバー
タＩ２の出力端はトランジスタＴのソース−ドレイン間
を介して一方のインバータ■１の入力端と接続されてい
る。トランジスタＴのゲートは第１の供給電位■ＳＳと
接続されている。
トランジスタＴが、ゲートに本発明により接続されてい
るように第１の供給電位ｖＳＳが与えられており、また
そのソースに第１の供給電位ｖＳＳとは異なる電位、通
常は集積半導体回路の第２の供給電位ＶＤＤが与えられ
ているときに、電気的導通状態で電圧降下がそのソース
−ドレイン間に沿ってそのカットオフ電圧Ｖいの高さで
生じないようなチャネル形式であることは有利である。
るように第１の供給電位ｖＳＳが与えられており、また
そのソースに第１の供給電位ｖＳＳとは異なる電位、通
常は集積半導体回路の第２の供給電位ＶＤＤが与えられ
ているときに、電気的導通状態で電圧降下がそのソース
−ドレイン間に沿ってそのカットオフ電圧Ｖいの高さで
生じないようなチャネル形式であることは有利である。
−Ｍに通常のように、第１の供給電位ｖＳＳがＯＶであ
り、また第２の供給電位ＶＤＤが典型的に５ｖであるこ
とから出発すると、その結果としてトランジスタＴはＰ
チャネル形式である。しかし、供給電位ＶＳＳ、ＶＤＤ
の極性を反転すると（図示はされていないが、可能であ
る）、その結果としてトランジスタＴはｎチャネル形式
である。キャパシタンスＣは好ましくはコンデンサまた
はバラクタとして構成されている。
り、また第２の供給電位ＶＤＤが典型的に５ｖであるこ
とから出発すると、その結果としてトランジスタＴはＰ
チャネル形式である。しかし、供給電位ＶＳＳ、ＶＤＤ
の極性を反転すると（図示はされていないが、可能であ
る）、その結果としてトランジスタＴはｎチャネル形式
である。キャパシタンスＣは好ましくはコンデンサまた
はバラクタとして構成されている。
電子回路２は下記のように機能する：端子手段ＰＤに制
御電位Ｖｐが与えられていない正常時には、他方のイン
バータ１２の入力端はその第１の供給電位ＶＳＳへの容
量性結合のために先ず同じく第１の供給電位ｖＳＳにあ
る（キャパシタンスＣが放電されている“パワー−オン
“段階）。その結果、電位端子Ｖｘには、第２の供給電
位ＶＤＤに等しい補助電位ｖ１が生ずる。こうしてトラ
ンジスタＴは電気的に導通しており、第２の供給電位Ｖ
ＤＤは一方のインバータ１１の入力端にも与えられてい
る。このことは再び他方のインバータＩ２の入力端を第
１の供給電位■ＳＳにクランプさせる。
御電位Ｖｐが与えられていない正常時には、他方のイン
バータ１２の入力端はその第１の供給電位ＶＳＳへの容
量性結合のために先ず同じく第１の供給電位ｖＳＳにあ
る（キャパシタンスＣが放電されている“パワー−オン
“段階）。その結果、電位端子Ｖｘには、第２の供給電
位ＶＤＤに等しい補助電位ｖ１が生ずる。こうしてトラ
ンジスタＴは電気的に導通しており、第２の供給電位Ｖ
ＤＤは一方のインバータ１１の入力端にも与えられてい
る。このことは再び他方のインバータＩ２の入力端を第
１の供給電位■ＳＳにクランプさせる。
端子手段ＰＤに、第２の供給電位ＶＤＤにほぼ等しい値
を有する制御電位ＶＰが与えられていると、正常時に対
して既に説明した電気的関係および状態と同じ電気的関
係および状態が生ずる。
を有する制御電位ＶＰが与えられていると、正常時に対
して既に説明した電気的関係および状態と同じ電気的関
係および状態が生ずる。
しかし、端子手段ＰＤに、第１の供給電位■ＳＳに等し
い値を有する制御電位Ｖｐが与えられていると、補助電
位■１は同じ（この値を有し、このことはコンフィギユ
レーション信号に関して、コンフィギユレーション回路
１のレーザーヒユーズＦが溶断された場合と同じ作用を
有する。コンフィギユレーション信号により駆動される
（図示されていない）半導体回路はいま検査目的で、永
続的なコンフイギエレーシツン変更が（レーｆ −ヒユ
ーズＦの溶断と類似して）行われた場合のように作動さ
せられ得る。しかし、レーザーヒユーズＦによる永続的
なコンフイギエレーシツン変更と異なり、このコンフィ
ギユレーション変更は制御電位Ｖｐの変更によりまたは
制御電位Ｖｐの隔離により可逆的である。
い値を有する制御電位Ｖｐが与えられていると、補助電
位■１は同じ（この値を有し、このことはコンフィギユ
レーション信号に関して、コンフィギユレーション回路
１のレーザーヒユーズＦが溶断された場合と同じ作用を
有する。コンフィギユレーション信号により駆動される
（図示されていない）半導体回路はいま検査目的で、永
続的なコンフイギエレーシツン変更が（レーｆ −ヒユ
ーズＦの溶断と類似して）行われた場合のように作動さ
せられ得る。しかし、レーザーヒユーズＦによる永続的
なコンフイギエレーシツン変更と異なり、このコンフィ
ギユレーション変更は制御電位Ｖｐの変更によりまたは
制御電位Ｖｐの隔離により可逆的である。
第４図には本発明の別の有利な実施例が示されている。
その際に電子回路２は第３図の場合と同じく端子手段Ｐ
Ｄと電位端子Ｖｘとの間に配置されている。しかし、電
子回路２がフリップフロップＦＦを含んでいることは有
利である。このフリップフロップＦＦは、第１および第
２の供給電位ＶＤＤ、ＶＳＳの印加の際に制御電位ｖｐ
が端子手段ＰＤに与えられていない場合に、電位端子■
Ｘと接続されていない非反転出力端Ｑが第１の供給電位
ｖＳＳに等しい電気的状態を存するようにする電気的優
先位置を有する。その結果、フリップフロップＦＦの反
転出力端可は前記第２の供給電位ＶＤＤを有する。これ
は、コンフィギユレーション信号ｖの状態が単に、コン
フィギユレーション回路１のレーザーヒユーズが溶断さ
れているか否かに関係する正常作動である。
Ｄと電位端子Ｖｘとの間に配置されている。しかし、電
子回路２がフリップフロップＦＦを含んでいることは有
利である。このフリップフロップＦＦは、第１および第
２の供給電位ＶＤＤ、ＶＳＳの印加の際に制御電位ｖｐ
が端子手段ＰＤに与えられていない場合に、電位端子■
Ｘと接続されていない非反転出力端Ｑが第１の供給電位
ｖＳＳに等しい電気的状態を存するようにする電気的優
先位置を有する。その結果、フリップフロップＦＦの反
転出力端可は前記第２の供給電位ＶＤＤを有する。これ
は、コンフィギユレーション信号ｖの状態が単に、コン
フィギユレーション回路１のレーザーヒユーズが溶断さ
れているか否かに関係する正常作動である。
電気的優先位置を実現し得るように、フリップフロップ
ＦＦが相い異なる大きさのスイッチング時間ｔ１、ｔ２
を存する２つの逆並列に接続された特にＣＭＯＳタイプ
のインバータＩＬＩ２を含んでいることは有利である。
ＦＦが相い異なる大きさのスイッチング時間ｔ１、ｔ２
を存する２つの逆並列に接続された特にＣＭＯＳタイプ
のインバータＩＬＩ２を含んでいることは有利である。
その際に、一方のスイッチング時間ｔ１が他方のスイッ
チング時間ｔ２のたかだか１／２倍の大きさであること
は好ましい、優先位置の到達は、フリップフロップＦＦ
が、第４図中に同じく示されているように、入力側でキ
ャパシタンスＣを介して第１の供給電位ｖＳＳと接続さ
れているならば、支援され得る。
チング時間ｔ２のたかだか１／２倍の大きさであること
は好ましい、優先位置の到達は、フリップフロップＦＦ
が、第４図中に同じく示されているように、入力側でキ
ャパシタンスＣを介して第１の供給電位ｖＳＳと接続さ
れているならば、支援され得る。
コンフィギユレーション信号Ｖの値は、端子手段ＰＤに
制御電位Ｖｐが与えられていない場合には、単にレーザ
ーヒユーズＦの状態により決定される。
制御電位Ｖｐが与えられていない場合には、単にレーザ
ーヒユーズＦの状態により決定される。
端子手段ＰＤに第１の供給電位ｖＳＳに等しい制御電位
Ｖｐが与えられていると、補助電位ｖ１は第２の供給電
位ＶＤＤの値を有する。この場合にも、コンフィギユレ
ーション信号■の値は単にレーザーヒユーズＦの状態に
より決定される。レーザーヒユーズＦが溶断されていな
い状態ではコンフィギユレーション信号Ｖは、接続され
ている半導体回路がその第１の作動形式で作動可能であ
るようにする。
Ｖｐが与えられていると、補助電位ｖ１は第２の供給電
位ＶＤＤの値を有する。この場合にも、コンフィギユレ
ーション信号■の値は単にレーザーヒユーズＦの状態に
より決定される。レーザーヒユーズＦが溶断されていな
い状態ではコンフィギユレーション信号Ｖは、接続され
ている半導体回路がその第１の作動形式で作動可能であ
るようにする。
しかし、端子手段ＰＤに第２の供給電位ＶＤＤに等しい
制御電位Ｖｐが与えられていると（このことはレーザー
ヒユーズＦが溶断されていないときにのみ有意義である
）、補助電位■１は第１の供給電位■ＳＳの値をとる。
制御電位Ｖｐが与えられていると（このことはレーザー
ヒユーズＦが溶断されていないときにのみ有意義である
）、補助電位■１は第１の供給電位■ＳＳの値をとる。
このことはコンフィギユレーション信号Ｖに関して、レ
ーザーヒユーズＦが溶断された場合と同じ作用を有する
。こうして、それに接続されている半導体回路はその第
２の作動形式（コンフィギユレーシヨン）で作動可能で
あり、しかも（レーザーヒユーズＦが溶断された場合の
状況と異なり）可逆的である。
ーザーヒユーズＦが溶断された場合と同じ作用を有する
。こうして、それに接続されている半導体回路はその第
２の作動形式（コンフィギユレーシヨン）で作動可能で
あり、しかも（レーザーヒユーズＦが溶断された場合の
状況と異なり）可逆的である。
こうして本発明は、従来の技術による回路装置と同じく
、種々の作動形式（コンフィギユレーシヨン）で集積回
路装置に接続されている集積半導体回路の作動を可能に
し、その際に１つの作動形式から他の作動形式への切換
およびその逆の切換が可能である。しかし、従来の技術
による場合よりも電流消費が本質的に小さい、従来の技
術（第５図）では制御電位Ｖｐとしての第１の供給電位
ｖＳＳの印加の際にコンフィギュレーシぢン回路１のレ
ーザーヒユーズＦを経て比較的高い電流が生ずるが（レ
ーザーヒユーズＦは周知のように比較的低抵抗である）
、第１図、第２図による電子回路２の負荷要素Ｒを介し
ての同じ制御電位Ｖｐの印加の際には、負荷要素Ｒが高
抵抗であるので、小さい電流の流れが生ずる。第３図、
第４図による実施例では、この電流の流れは、インバー
タｒ１、Ｉ２が一般に周知のように（特にＭＯＳ）ラン
ジスタから成るインバータ、特にＣＭＯＳインバータで
は）非常に小さい入力電流消費を有するので、さらに明
らかに小さい、第３図中のトランジスタＴの導通状態で
も、この場合には電位端子Ｖｘにおけるコンフィギエレ
ーシッン回路の電流消費により決定されるわずかな電流
の流れしか生じない、これに関しては再び本願と同一の
出願人および同一の出願臼に、かかる前記特許出願明細
書を参照されたい。
、種々の作動形式（コンフィギユレーシヨン）で集積回
路装置に接続されている集積半導体回路の作動を可能に
し、その際に１つの作動形式から他の作動形式への切換
およびその逆の切換が可能である。しかし、従来の技術
による場合よりも電流消費が本質的に小さい、従来の技
術（第５図）では制御電位Ｖｐとしての第１の供給電位
ｖＳＳの印加の際にコンフィギュレーシぢン回路１のレ
ーザーヒユーズＦを経て比較的高い電流が生ずるが（レ
ーザーヒユーズＦは周知のように比較的低抵抗である）
、第１図、第２図による電子回路２の負荷要素Ｒを介し
ての同じ制御電位Ｖｐの印加の際には、負荷要素Ｒが高
抵抗であるので、小さい電流の流れが生ずる。第３図、
第４図による実施例では、この電流の流れは、インバー
タｒ１、Ｉ２が一般に周知のように（特にＭＯＳ）ラン
ジスタから成るインバータ、特にＣＭＯＳインバータで
は）非常に小さい入力電流消費を有するので、さらに明
らかに小さい、第３図中のトランジスタＴの導通状態で
も、この場合には電位端子Ｖｘにおけるコンフィギエレ
ーシッン回路の電流消費により決定されるわずかな電流
の流れしか生じない、これに関しては再び本願と同一の
出願人および同一の出願臼に、かかる前記特許出願明細
書を参照されたい。
第１図ないし第４図は本発明の種々の実施例を示す図、
第５図は公知の実施例を示す図である。 ｌ・・・コンフィギュレーシ町ン回路 Ｃ・・・キャパシタンス Ｆ・・・レーザーヒユーズ ＦＦ・・・フリップフロップ ＩＩ、Ｉ２・・・インバータ ＰＤ・・・端子手段 Ｒ・・・負荷要素 ＲＬ・・・負荷抵抗 Ｔ・・・トランジスタ ｔＬｔ２・・・スイッチング時間 Ｖ・・・コンフィギユレーション信号 ＶＤＤ・・・第２の供給電位 ＶＳＳ・・・第１の供給電位 ｖｌ・・・補助電位 Ｖ、・・・制御電位 ｖｏ・・・カットオフ電圧 Ｖｘ・・・電位端子
第５図は公知の実施例を示す図である。 ｌ・・・コンフィギュレーシ町ン回路 Ｃ・・・キャパシタンス Ｆ・・・レーザーヒユーズ ＦＦ・・・フリップフロップ ＩＩ、Ｉ２・・・インバータ ＰＤ・・・端子手段 Ｒ・・・負荷要素 ＲＬ・・・負荷抵抗 Ｔ・・・トランジスタ ｔＬｔ２・・・スイッチング時間 Ｖ・・・コンフィギユレーション信号 ＶＤＤ・・・第２の供給電位 ＶＳＳ・・・第１の供給電位 ｖｌ・・・補助電位 Ｖ、・・・制御電位 ｖｏ・・・カットオフ電圧 Ｖｘ・・・電位端子
Claims (1)
- 【特許請求の範囲】 １）電位端子（Ｖｘ）を有するコンフィギェレーション
回路（１）と、制御電位（Ｖｐ）に対する端子手段（Ｐ
Ｄ）とを有する集積された回路装置において、端子手段
（ＰＤ）が電子回路（２）の使用のもとに電位端子（Ｖ
ｘ）と接続されていることを特徴とする集積された回路
装置。 ２）電子回路（２）が、一方では端子手段（ＰＤ）およ
び電位端子（Ｖｘ）と、また他方では供給電位（ＶＤＤ
）と接続されている負荷要素（Ｒ）を含んでいることを
特徴とする請求項１記載の集積された回路装置。 ３）電子回路（２）が端子手段（ＰＤ）と電位端子（Ｖ
ｘ）との間に配置されており、 電子回路（２）が少なくとも１つの直列接 続された対のインバータ（Ｉ１、Ｉ２）を含んでおり、 一方のインバータ（Ｉ１）の出力端がキャ パシタンス（Ｃ）を介して第１の供給電位（ＶＳＳ）と
接続されており、 他方のインバータ（Ｉ２）の出力端がトラ ンジスタ（Ｔ）を介して一方のインバータ（Ｉ１）の入
力端と接続されており、 トランジスタ（Ｔ）のゲートが同じく第１ の供給電位（ＶＳＳ）と接続されていることを特徴とす
る請求項１記載の集積された回路装置。 ４）トランジスタ（Ｔ）が、ゲートに第１の供給電位（
ＶＳＳ）を与えられており、またそのソースに第１の供
給電位（ＶＳＳ）と異なる電位を与えられているときに
、電気的導通状態では電圧降下がそのカットオフ電圧（
Ｖ＿ｔ＿ｈ）の高さで生じないようなチャネル形式であ
ることを特徴とする請求項３記載の集積された回路装置
。 ５）電子回路（２）が端子手段（ＰＤ）と電位端子（Ｖ
ｘ）との間に配置されており、また電子回路（２）がフ
リップフロップ（ＦＦ）を含み、該フリップフロップ（
ＦＦ）は、供給電圧のスイッチオンの際に、制御電位（
Ｖｐ）が端子手段（ＰＤ）に与えられていない場合に、
電位端子（Ｖｘ）と接続されていないフリップフロップ
（ＦＦ）の非反転出力端（Ｑ）が第１の供給電位（ＶＳ
Ｓ）と等しい状態を有するようにする優先位置を有する
ことを特徴とする請求項１記載の集積された回路装置。 ６）フリップフロップ（ＦＦ）が相い異なる大きさのス
イッチング時間（ｔ１、ｔ２）を有する逆並列に接続さ
れている２つのインバータ（Ｉ１、Ｉ２）を含んでいる
ことを特徴とする請求項５記載の集積された回路装置。 ７）インバータ（Ｉ１、Ｉ２）がＣＭＯＳインバータで
あることを特徴とする請求項６記載の集積された回路装
置。 ８）一方のスイッチング時間（ｔ１）が他方のスイッチ
ング時間（ｔ２）のたかだか１／２倍の大きさであるこ
とを特徴とする請求項６または７記載の集積された回路
装置。 ９）フリップフロップ（ＦＦ）が入力側でキャパシタン
ス（Ｃ）を介して第１の供給電位（ＶＳＳ）と接続され
ていることを特徴とする請求項５ないし８の１つに記載
の集積された回路装置。 １０）キャパシタンス（Ｃ）がコンデンサまたはバラク
タであることを特徴とする請求項３、４または９記載の
集積された回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89111980A EP0404995B1 (de) | 1989-06-30 | 1989-06-30 | Integrierte Schaltungsanordnung |
| EP89111980.2 | 1989-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0351780A true JPH0351780A (ja) | 1991-03-06 |
Family
ID=8201566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170416A Pending JPH0351780A (ja) | 1989-06-30 | 1990-06-29 | 集積された回路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5124587A (ja) |
| EP (1) | EP0404995B1 (ja) |
| JP (1) | JPH0351780A (ja) |
| KR (1) | KR100190359B1 (ja) |
| AT (1) | ATE110865T1 (ja) |
| DE (1) | DE58908287D1 (ja) |
| HK (1) | HK46596A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491444A (en) * | 1993-12-28 | 1996-02-13 | Sgs-Thomson Microelectronics, Inc. | Fuse circuit with feedback disconnect |
| KR100593615B1 (ko) * | 1998-09-18 | 2006-09-18 | 엘지전자 주식회사 | 디스크 드라이브의 픽업구동력공급장치 |
| US7881028B2 (en) * | 2008-03-04 | 2011-02-01 | International Business Machines Corporation | E-fuse used to disable a triggering network |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685934A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Control signal generating circuit |
| JPS58115828A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | 半導体集積回路 |
| JPS60182219A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | 半導体装置 |
| US4837520A (en) * | 1985-03-29 | 1989-06-06 | Honeywell Inc. | Fuse status detection circuit |
| JPS634492A (ja) * | 1986-06-23 | 1988-01-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| FR2608826B1 (fr) * | 1986-12-19 | 1989-03-17 | Eurotechnique Sa | Circuit integre comportant des elements d'aiguillage vers des elements de redondance dans une memoire |
| US4853628A (en) * | 1987-09-10 | 1989-08-01 | Gazelle Microcircuits, Inc. | Apparatus for measuring circuit parameters of a packaged semiconductor device |
| JPH0197016A (ja) * | 1987-10-09 | 1989-04-14 | Fujitsu Ltd | 半導体集積回路装置 |
| EP0327861B1 (de) * | 1988-02-10 | 1993-03-31 | Siemens Aktiengesellschaft | Redundanzdekoder eines integrierten Halbleiterspeichers |
| US4908525A (en) * | 1989-02-03 | 1990-03-13 | The United States Of America As Represented By The Secretary Of The Air Force | Cut-only CMOS switch for discretionary connect and disconnect |
-
1989
- 1989-06-30 AT AT89111980T patent/ATE110865T1/de not_active IP Right Cessation
- 1989-06-30 DE DE58908287T patent/DE58908287D1/de not_active Expired - Lifetime
- 1989-06-30 EP EP89111980A patent/EP0404995B1/de not_active Expired - Lifetime
-
1990
- 1990-06-28 US US07/547,605 patent/US5124587A/en not_active Expired - Lifetime
- 1990-06-29 KR KR1019900009691A patent/KR100190359B1/ko not_active Expired - Fee Related
- 1990-06-29 JP JP2170416A patent/JPH0351780A/ja active Pending
-
1996
- 1996-03-14 HK HK46596A patent/HK46596A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATE110865T1 (de) | 1994-09-15 |
| DE58908287D1 (de) | 1994-10-06 |
| KR100190359B1 (ko) | 1999-06-01 |
| EP0404995B1 (de) | 1994-08-31 |
| KR910001974A (ko) | 1991-01-31 |
| HK46596A (en) | 1996-03-22 |
| US5124587A (en) | 1992-06-23 |
| EP0404995A1 (de) | 1991-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| JPH0137699B2 (ja) | ||
| JPS6129068B2 (ja) | ||
| JPH058520B2 (ja) | ||
| JP2643872B2 (ja) | ボンディング・オプション回路 | |
| US3971004A (en) | Memory cell with decoupled supply voltage while writing | |
| EP0788116B1 (en) | Overvoltage detection circuit for mode selection | |
| US5329247A (en) | Switchable MOS current mirror | |
| JPH0351780A (ja) | 集積された回路装置 | |
| JPH0215953B2 (ja) | ||
| JP2000021179A (ja) | ブースト回路及びこれを用いた半導体装置 | |
| US5345111A (en) | High-speed current sense amplifier | |
| JPH0677804A (ja) | 出力回路 | |
| JPS61284896A (ja) | 不揮発性プログラマブル・スタチツク・メモリ・セル | |
| US6556092B1 (en) | Low consumption oscillator | |
| US6898745B2 (en) | Integrated device with operativity testing | |
| KR0139330B1 (ko) | 파워 온 리셋 회로 | |
| JP2004199763A (ja) | 半導体集積回路装置 | |
| JP2806744B2 (ja) | 半導体集積回路 | |
| JP3083654B2 (ja) | 出力回路 | |
| JPH0518200B2 (ja) | ||
| JPH04305894A (ja) | スタティックメモリセル | |
| JPH11234097A (ja) | ディジタル信号発生用回路装置 | |
| KR100192583B1 (ko) | 출력버퍼회로 | |
| JPH02283123A (ja) | 半導体装置 |