JPH0351904A - バス回路 - Google Patents

バス回路

Info

Publication number
JPH0351904A
JPH0351904A JP18711589A JP18711589A JPH0351904A JP H0351904 A JPH0351904 A JP H0351904A JP 18711589 A JP18711589 A JP 18711589A JP 18711589 A JP18711589 A JP 18711589A JP H0351904 A JPH0351904 A JP H0351904A
Authority
JP
Japan
Prior art keywords
circuit
bus
bus line
crosstalk
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18711589A
Other languages
English (en)
Other versions
JPH0831004B2 (ja
Inventor
Tatsuo Sato
達夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1187115A priority Critical patent/JPH0831004B2/ja
Publication of JPH0351904A publication Critical patent/JPH0351904A/ja
Publication of JPH0831004B2 publication Critical patent/JPH0831004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバス信号伝送に利用する。本発明はバス回路に
関し、特に情報処理装置に広く使用されるバス信号伝送
において外来ノイズを受けにくくするためのバス回路に
関する。
〔概要〕
本発明は複数のトランシーバがバスラインを介して接続
されたバス回路において、 バスラインにクロストークノイズが現れたときに加算さ
れた状態に長時間接続されないようにすることにより、 クロストークノイズの重なりによる誤動作をなくすよう
にしたものである。
〔従来の技術〕
従来、TTL回路(トランジスタトランジスタ論理回路
)あるいはCMOS回路(相補形金属酸化膜半導体回路
)で構或されるバス信号伝送回路においてはすべてのド
ライバが高インピーダンス状態となった場合にバスにお
ける信号レベルを論理“1″あるいは“0”に確定させ
るため通常バスラインにプルアップ抵抗またはプルダウ
ン抵抗を付加していた。
〔発明が解決しようとする問題点〕
上述したようにバスラインにはプルアップ抵抗またはプ
ルダウン抵抗が付加されバスに接続されたすべてのバス
ドライバ回路が高インピーダンスになった場合このバス
ラインの論理レベルを“1”または“0”に保っている
。このプルアップ抵抗値またはプルダウン抵抗値はドラ
イバ回路の駆動能力から一段大きな値に設定されている
すべてのバスドライバ回路が高インピーダンス状態のと
きこのバスラインにクロストークノイズが乗るとプルア
ップ抵抗値またはプルダウン抵抗値が大きいためにこの
ノイズは長時間持続する。
したがって複数本の信号線からクロストークノイズを受
けるとそれらのノイズは加算され結果として大きなクロ
ストークノイズがバスラインに現れることになり、この
ノイズのために誤動作を起こす欠点があった。
本発明はこのような欠点を除去するもので、複数の信号
線からのクロストークノイズが重なり合うことを防ぎ、
その重なりによる誤動作を防止できる回路を提供するこ
とを目的とする。
〔問題点を解決するための手段〕
本発明は、複数のトランシーバが接続されるバスライン
と、このバスラインと共通電位との間に接続されたプル
ダウン抵抗とを備えたバス回路において、周期パルスを
発生するパルス発生回路と、前記バスラインの論理レベ
ルが“0”のときに前記パルス発生回路からの周期パル
スを出力するゲート回路と、このゲート回路の出力を入
力とし、コレクタ出力が前記バスラインに接続されたオ
ープンコレクタ回路とを備えたことを特徴とする。
〔作用〕
バスラインを介して接続されたバストランシーバが高イ
ンピーダンスになると、プルダウン抵抗によりバスライ
ンは論理“0”になり、ゲート回路の出力にパルス発生
回路のパルスが現れる。ここでバスラインに信号線から
のクロストークノイズが現れてもオーブンコレクタ回路
が加算された状態を持続させずに定常レベルに戻す。
これにより、ク口ストークノイズの重なりによって生じ
る誤動作を防止することができる。
〔実施例〕
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構或を示す図である。
本発明実施例は、二つのバストランシーバ11よび20
が接続されるバスライン30と、このバスライン30と
共通電位乏の間に接続されたプルダウン抵抗70とを備
え、さらに本発明の特徴として、周期パルスを発生する
パルス発生回路40と、バスライン30の論理レベルが
“0”のときにパルス発生回路40からの周期パルスを
出力するゲート回路50と、このゲート回路50の出力
を人力とし、コレクタ出力がバスライン30に接続され
たオーブンコレクタ回路60とを備える。
パルス発生回路40が発生する周期パルスの周期は、バ
スライン30またはそれに隣接し雑音源となるバスライ
ン30に伝送される信号のクロツク周期と等しくするこ
とが望ましい。
プルダウン抵抗70はバストランシーバ10および20
が高インピーダンスのときバスライン30のレベルを論
理“0”になるようにするための抵抗である。
第3図はバストランシーバ10および20が高インピー
ダンスのときプルダウン抵抗70によりバスライン30
が論理“0”になっている場合に別の2本の信号ライン
から時間t1だけずれたクロス}一クノイズがバスライ
ン30にのった場合の従来技術におけるノイズ波形を示
したものである。
1本の信号ラインからのクロストーク量v1 はバスト
ランシーバ10および20,プルダウン抵抗70が高イ
ンピーダンスであるため長時間接続しバスライン30に
あらわれるクロストークlvイはvN=2y,となって
いる。このノイズがバストランシーバ10および20の
スレッショルド電圧Vthを越え論理“0”であったも
のが“1″となり誤動作をする。
ここで本発明は、パルス発生回路40、ゲート回路50
およびオーブンコレクタ回路60を備えたことを特徴と
するもので、パルス発生回路40はパルス発生器であり
、ゲート回路50はバスライン30が論理“0”のとき
にパルス発生回路40の出力パルスを出力するゲート回
路であり、オーブンコレクタ回路60はトランジスタ6
1を備え、ゲート回路50の出力を入力とし、出力をバ
スライン30に接続した回路である。
バストランシーバ10および20が高インピーダンスと
するとプルダウン抵抗70によりバスライン30は論理
“0”になっておりゲート回路50の出力にパルス発生
回路40のパルスが現れる。バスライン30には1本の
信号線からのクロストークノイズVがあらわれるがオー
ブンコレクタ回路60により長時間接続せずすぐに定常
レベル(GNDレベル)になる。第2図はこの状態を示
したものである。
したがって2本の信号線からのクロストークノイズが重
なり合うことはなく結局バスライン30にあらわれるク
ロストーク量VNは Vや=v, となる。
この値はスレッショルド電圧vthを越えないためクロ
ストークノイズによる誤動作を防ぐことができる。
〔発明の効果〕
以上説明したように本発明によれば、パルス発生器、ゲ
ート回路およびオープンコレクタ回路を追加し、複数本
の信号線からのクロストークノイズが重なり合うことを
防ぐことにより、クロストークノイズの重なりによる誤
動作を防止することができる効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構或を示すブロック図。 第2図は本発明実施例のバスラインに現れるノイズ波形
を示す図。 第3図は従来例のバスラインに現れるノイズ波形を示す
図。 10、20・・・バストランシーバ、30・・・バスラ
イン、40・・・パルス発生回路、50・・・ゲート回
路、60・・・オープンコレクタ回路、70・・・プル
ダウン抵抗。

Claims (1)

  1. 【特許請求の範囲】 1、複数のトランシーバが接続されるバスラインと、こ
    のバスラインと共通電位との間に接続されたプルダウン
    抵抗とを備えたバス回路において、周期パルスを発生す
    るパルス発生回路と、 前記バスラインの論理レベルが“0”のときに前記パル
    ス発生回路からの周期パルスを出力するゲート回路と、 このゲート回路の出力を入力とし、コレクタ出力が前記
    バスラインに接続されたオープンコレクタ回路と を備えたことを特徴とするバス回路。
JP1187115A 1989-07-19 1989-07-19 バス回路 Expired - Lifetime JPH0831004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1187115A JPH0831004B2 (ja) 1989-07-19 1989-07-19 バス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1187115A JPH0831004B2 (ja) 1989-07-19 1989-07-19 バス回路

Publications (2)

Publication Number Publication Date
JPH0351904A true JPH0351904A (ja) 1991-03-06
JPH0831004B2 JPH0831004B2 (ja) 1996-03-27

Family

ID=16200370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1187115A Expired - Lifetime JPH0831004B2 (ja) 1989-07-19 1989-07-19 バス回路

Country Status (1)

Country Link
JP (1) JPH0831004B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833739A (ja) * 1981-08-21 1983-02-28 Toshiba Corp バスライン駆動回路
JPS60224356A (ja) * 1984-04-23 1985-11-08 Nec Corp バス回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833739A (ja) * 1981-08-21 1983-02-28 Toshiba Corp バスライン駆動回路
JPS60224356A (ja) * 1984-04-23 1985-11-08 Nec Corp バス回路

Also Published As

Publication number Publication date
JPH0831004B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US5453707A (en) Polyphase clock generation circuit
US5198710A (en) Bi-directional digital noise glitch filter
JPH084221B2 (ja) データ処理システムのバス補助回路
US7005891B2 (en) Data transmission circuit for universal serial bus system
US5418486A (en) Universal digital filter for noisy lines
JPH04355512A (ja) 遅延補償回路
JPH11177639A (ja) データ伝送装置
US6353343B1 (en) ISI-rejecting differential receiver
JPH038037B2 (ja)
US6154066A (en) Apparatus and method for interfacing integrated circuits having incompatible I/O signal levels
JPH0351904A (ja) バス回路
JPH01238217A (ja) 半導体集積回路の誤動作防止回路
TW201926895A (zh) 訊號驅動器電路和使用該訊號驅動器電路的半導體裝置
KR100547399B1 (ko) 디지탈신호의처리방법및회로장치
JPS59117315A (ja) パルス発生回路
JP3028569B2 (ja) 入力バッファ回路
JPS6298912A (ja) 半導体装置
JPS63117517A (ja) ハイインピ−ダンス防止回路
JPH0691459B2 (ja) 3値出力回路
JP2643779B2 (ja) バス接続システム
JP3036476B2 (ja) 半導体集積回路装置
JPH02196528A (ja) 終端回路
JP2674480B2 (ja) ラッチ回路
SU624357A1 (ru) Формирователь синхронизированных импульсов
JPH10303726A (ja) Hstl−pecl変換回路