JPH0352255A - 回路基板及び半導体素子の実装方法 - Google Patents
回路基板及び半導体素子の実装方法Info
- Publication number
- JPH0352255A JPH0352255A JP1188070A JP18807089A JPH0352255A JP H0352255 A JPH0352255 A JP H0352255A JP 1188070 A JP1188070 A JP 1188070A JP 18807089 A JP18807089 A JP 18807089A JP H0352255 A JPH0352255 A JP H0352255A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- substrate
- slits
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばＩＣカードのような携帯型電子機器に
用いられる極めて厚みの薄い回路基板に搭載される半導
体素子を外圧から保護するための回路基板の構造に関す
る。
用いられる極めて厚みの薄い回路基板に搭載される半導
体素子を外圧から保護するための回路基板の構造に関す
る。
回路基板に搭載する半導体素子を外圧から保護するため
、前記半導体素子を密封してなる回路基板において、前
記半導体素子の搭載領域近傍にスリットを設けることに
よりなされる。この構造によれば、回路基板に外部から
力が作用したとき、前記スリット部に応力が集中するの
で半導体素子に作用する力が城少され、該素子のワレ，
クラツク等の発生を防止できるものである。
、前記半導体素子を密封してなる回路基板において、前
記半導体素子の搭載領域近傍にスリットを設けることに
よりなされる。この構造によれば、回路基板に外部から
力が作用したとき、前記スリット部に応力が集中するの
で半導体素子に作用する力が城少され、該素子のワレ，
クラツク等の発生を防止できるものである。
（従来の技術）
ＩＣカードのような薄型の携帯型電子機器に使用される
回路基板は、第２図ｔａ＋〜（Ｃｌに示すようにその薄
型の要求から搭載する素子を、いわゆるチンブオンボー
ドで実装する方法が採用されている．また、このような
薄型の携帯型電子機器では、携帯に際してたえず外部か
ら力を受ける機会にさらされており、外圧により半導体
素子ｌ４と封止剤１６よりなるパッケージ本体が湾曲す
る現象が起きるので、内藏された半導体素子４をこの外
圧から保護するため、回路基板１２に補強板１３を積層
し剛性を高める構造としていた。ここで、補強板１３と
いう表現を用いているが、機能的には前記半導体素子４
を封止剤１６を密封するための例えば封止枠１５を設け
た構造をとる場合もあるし、回路バクーン１９が形成さ
れた基板１２を兼ねて回路パターン１９と半導体素子１
４とがワイヤー１７で結線し、積層される場合もある． 〔発明が解決しようとする課題〕 前記のように、補強板１３を積層し剛性を高くしても応
力を受けたときに半導体素子４を含むバソケージが湾曲
する現象は避けられず、搭載された半導体素子４には依
然としてワレ，クランク等が発生していた。この理由を
第２図に従って説明する。第２図（＆）は封止枠ｌ５を
設けた補強板１３を基板１２とａ層した従来の回路基板
】の部分平面図であり、第２図（ｂｌは同図ｔａ＋のＡ
−Ａ断面図、第２図（ｃｌは同図（ｂｌである．回路基
板１１は下部から上方に向かって力Ｆが作用し、回路基
板１１が湾曲した状態を示している。同図において、力
Ｆにより、回路基板１１が湾曲したとき、基板１２に搭
載された半導体素子４を厚み方向に折り曲げようとする
力が作用するが加わる力Ｆが基板１２に搭載された半導
体素子４の剛性を超えたとき、半導体素子４にはクラッ
ク８やワレが発生することとなる。このように、従来の
回路基板１１の構造においては、作用する力Ｆが半導体
素子４の剛性を超えたとき、該素子はワレやクランクを
生じてしまうという問題点があった。
回路基板は、第２図ｔａ＋〜（Ｃｌに示すようにその薄
型の要求から搭載する素子を、いわゆるチンブオンボー
ドで実装する方法が採用されている．また、このような
薄型の携帯型電子機器では、携帯に際してたえず外部か
ら力を受ける機会にさらされており、外圧により半導体
素子ｌ４と封止剤１６よりなるパッケージ本体が湾曲す
る現象が起きるので、内藏された半導体素子４をこの外
圧から保護するため、回路基板１２に補強板１３を積層
し剛性を高める構造としていた。ここで、補強板１３と
いう表現を用いているが、機能的には前記半導体素子４
を封止剤１６を密封するための例えば封止枠１５を設け
た構造をとる場合もあるし、回路バクーン１９が形成さ
れた基板１２を兼ねて回路パターン１９と半導体素子１
４とがワイヤー１７で結線し、積層される場合もある． 〔発明が解決しようとする課題〕 前記のように、補強板１３を積層し剛性を高くしても応
力を受けたときに半導体素子４を含むバソケージが湾曲
する現象は避けられず、搭載された半導体素子４には依
然としてワレ，クランク等が発生していた。この理由を
第２図に従って説明する。第２図（＆）は封止枠ｌ５を
設けた補強板１３を基板１２とａ層した従来の回路基板
】の部分平面図であり、第２図（ｂｌは同図ｔａ＋のＡ
−Ａ断面図、第２図（ｃｌは同図（ｂｌである．回路基
板１１は下部から上方に向かって力Ｆが作用し、回路基
板１１が湾曲した状態を示している。同図において、力
Ｆにより、回路基板１１が湾曲したとき、基板１２に搭
載された半導体素子４を厚み方向に折り曲げようとする
力が作用するが加わる力Ｆが基板１２に搭載された半導
体素子４の剛性を超えたとき、半導体素子４にはクラッ
ク８やワレが発生することとなる。このように、従来の
回路基板１１の構造においては、作用する力Ｆが半導体
素子４の剛性を超えたとき、該素子はワレやクランクを
生じてしまうという問題点があった。
このような問題点を解決するために、本発明は補強板と
封止枠の周囲にスリソトを設けておき、スリットを設け
た補強板を基板に積層することにより、半導体にクラッ
ク．ワレを発生しないようにしたものである。
封止枠の周囲にスリソトを設けておき、スリットを設け
た補強板を基板に積層することにより、半導体にクラッ
ク．ワレを発生しないようにしたものである。
回路基板に外力Ｆにより回路基板は湾曲を呈するが、補
強板に設けられたスリソト１８により、この部分のみ他
より剛性が低くなるため応力が集中する。従って回路基
板１ｌの湾曲形状はスリ・ノト部近傍は変形量が大きい
が、半導体素子４が搭載された領域部は変形量が少ない
。即ち、半導体素子４に加わる力は非常に少ないものと
なるため、該素子のワレ，クランク等の発生を防止する
ことができるものである。
強板に設けられたスリソト１８により、この部分のみ他
より剛性が低くなるため応力が集中する。従って回路基
板１ｌの湾曲形状はスリ・ノト部近傍は変形量が大きい
が、半導体素子４が搭載された領域部は変形量が少ない
。即ち、半導体素子４に加わる力は非常に少ないものと
なるため、該素子のワレ，クランク等の発生を防止する
ことができるものである。
つまり、回路基板を湾曲させる力が作用しても補強板に
設けられたスリット部に応力が集中するため、半導体素
子に作用する応力は分散される。
設けられたスリット部に応力が集中するため、半導体素
子に作用する応力は分散される。
よって、該素子は外圧から保護される。
本発明の一実施例を第１図（ａ）、第１図［ｂｌに従っ
て説明する。材料厚み０．１ ｍ、銅箔厚み１８μｍの
両面銅張積層仮に所定の回路導電パターン１９を形或し
た基板１２に、半導体素子１４（サイズ５．４ｆｉＸ５
．４嶋｝を載置し、前記半導体素子４の電極と基板１２
の導体パターン１７をワイヤーボンデイング法によるワ
イヤー１７で接続した。一方、基板１２と同等の形状に
外形加工し、封止枠ｌ５として３．４ｍＸ３．４關のサ
イズにマド抜き加工し、更に、前記封止枠１５の周囲に
スリソ目８を封止枠１５の各辺に沿って４ケ所設けた補
強板ｌ３を用意し、前記基板１２に接着材を介して積層
した．更に、封止枠１５内に樹脂を充填し硬化させたの
ち本発明による回路基板１１を得た．なお、前記スリッ
ト１８の幅は１ｎとした。また、補強板１３の厚さはパ
ッケージの総厚の規制から、３ｆｌとした．補強板１３
の材質はガラスエボキシ樹脂を使用したが、その他、ト
リアジン変性樹脂、祇フェノール、紙エボキシその他の
複合材料、あるいはステンレス等の金属材料などもよい
。なお本発明ではスリットとしているが、スリットに限
るものではなく、要は搭載した素子に加わる応力を分散
し、素子を保護できる構造を提供できるものであればよ
い。また、スリ・７Ｆは部材を貫通して形威しても非貫
通で形威してもどちらでもよいのは勿論のことである。
て説明する。材料厚み０．１ ｍ、銅箔厚み１８μｍの
両面銅張積層仮に所定の回路導電パターン１９を形或し
た基板１２に、半導体素子１４（サイズ５．４ｆｉＸ５
．４嶋｝を載置し、前記半導体素子４の電極と基板１２
の導体パターン１７をワイヤーボンデイング法によるワ
イヤー１７で接続した。一方、基板１２と同等の形状に
外形加工し、封止枠ｌ５として３．４ｍＸ３．４關のサ
イズにマド抜き加工し、更に、前記封止枠１５の周囲に
スリソ目８を封止枠１５の各辺に沿って４ケ所設けた補
強板ｌ３を用意し、前記基板１２に接着材を介して積層
した．更に、封止枠１５内に樹脂を充填し硬化させたの
ち本発明による回路基板１１を得た．なお、前記スリッ
ト１８の幅は１ｎとした。また、補強板１３の厚さはパ
ッケージの総厚の規制から、３ｆｌとした．補強板１３
の材質はガラスエボキシ樹脂を使用したが、その他、ト
リアジン変性樹脂、祇フェノール、紙エボキシその他の
複合材料、あるいはステンレス等の金属材料などもよい
。なお本発明ではスリットとしているが、スリットに限
るものではなく、要は搭載した素子に加わる応力を分散
し、素子を保護できる構造を提供できるものであればよ
い。また、スリ・７Ｆは部材を貫通して形威しても非貫
通で形威してもどちらでもよいのは勿論のことである。
第３図ｔａｇ， （ｂｌｔｃ＋に本発明の他の実施例の
数例を示す．第３図（ａｌは半導体４を封止してある封
止剤１６の封止枠１５の周辺に複数の穴２１を設けたも
のであり、第３図（ｂｌはスリット１Ｂを封止枠１５の
辺に沿ってＬ字状に設けたものであり、第３図ｆｃｌは
スリソト１８を封止枠１５の辺に対して９０″ずらして
Ｌ字状に設けたものである． 以上述べたとおり、基板に積層する補強板にスリットを
設ける構造としているが、補強板に限るものではなく、
密封実装した半導体素子の搭！！領域の近傍であれば、
回路基板を構威する部材のいずれに設けられていてもよ
く、スリソトが設けられる構戒部材を特定するものでは
ない．又、表裏に関係なく、スリットを設ける事は可能
である．その実施例を第４図ｆａｌ〜ｆｃｌに示す。第
４図（ａｌは補強板がないものの例で、基板１２にワイ
ヤ１７と結線した半導体４がｉｉ３！置されている。半
導体４は封止剤１６にて封止されている。スリットｌ８
は、半導体４を封止している封止剤１７の周辺に設けて
ある。
数例を示す．第３図（ａｌは半導体４を封止してある封
止剤１６の封止枠１５の周辺に複数の穴２１を設けたも
のであり、第３図（ｂｌはスリット１Ｂを封止枠１５の
辺に沿ってＬ字状に設けたものであり、第３図ｆｃｌは
スリソト１８を封止枠１５の辺に対して９０″ずらして
Ｌ字状に設けたものである． 以上述べたとおり、基板に積層する補強板にスリットを
設ける構造としているが、補強板に限るものではなく、
密封実装した半導体素子の搭！！領域の近傍であれば、
回路基板を構威する部材のいずれに設けられていてもよ
く、スリソトが設けられる構戒部材を特定するものでは
ない．又、表裏に関係なく、スリットを設ける事は可能
である．その実施例を第４図ｆａｌ〜ｆｃｌに示す。第
４図（ａｌは補強板がないものの例で、基板１２にワイ
ヤ１７と結線した半導体４がｉｉ３！置されている。半
導体４は封止剤１６にて封止されている。スリットｌ８
は、半導体４を封止している封止剤１７の周辺に設けて
ある。
第４図（ｂｌは半導体４は基板１２にバンプ３６にて結
線される。第４図（ｂｌの実施例は基板１２上の封止剤
１６の周囲に凹部２０を設け、スリットの代用をしてい
るものである。第４図（Ｃｌの実施例は基板１２の裏側
に凹部２０を設けたものである。
線される。第４図（ｂｌの実施例は基板１２上の封止剤
１６の周囲に凹部２０を設け、スリットの代用をしてい
るものである。第４図（Ｃｌの実施例は基板１２の裏側
に凹部２０を設けたものである。
更に、本実施例では基板に補強板を積層した構造として
示しているが、半導体素子を密封実装した単層の回路基
板であってもよく、この場合は前記半導体素子の搭載領
域近傍の前記回路基板にスリットを設けるものである． 〔発明の効果〕 本発明により、回路基板に搭載された半導体素子が外圧
から保護されるため、ＩＣカードのような薄型の携帯型
電子機器の信頼性向上に大きな効果がある。
示しているが、半導体素子を密封実装した単層の回路基
板であってもよく、この場合は前記半導体素子の搭載領
域近傍の前記回路基板にスリットを設けるものである． 〔発明の効果〕 本発明により、回路基板に搭載された半導体素子が外圧
から保護されるため、ＩＣカードのような薄型の携帯型
電子機器の信頼性向上に大きな効果がある。
第１図ｆａｌは本発明による一実施例を示す回路基板の
部分平面図、第ｌ図ｆｂ）は同図（ａｌのＢ−Ｂ断面図
、第１図（Ｃｌは同図（ｂｌの回路基板の湾曲状態図、
第２図（ａｌは従来の回路基板の部分平面図、第２図ｆ
ｂ）は同図ｆａｌのＡ−Ａ断面図、第２図ｔｅｌは同図
（ｂｌの回路基板の湾曲状態図、第３図ｆａｔ乃至（Ｃ
ｌは本発明によるスリ７｝形状の他の実施例を示す部分
平面図、第４図ｔａ＋乃至ｔｅｌは本発明による回路基
板の構造の他の実施例を示す断面図である． ４ ・ ・ ８ ・ ・ １１・ ・ １２・ ・ １３・ １５・ ・ １６・ １７・ ・ １８・ ・ １９・ ・ ２０・ ・ ２１・ ・ ３６・ ・ ・半導体素子 ・クラック ・回路基板 ・基板 ・補強板 ・封止枠 ・封止剤 ・ワイヤー ・スリット ・導体パターン ・凹部 ・穴 ・パンブ
部分平面図、第ｌ図ｆｂ）は同図（ａｌのＢ−Ｂ断面図
、第１図（Ｃｌは同図（ｂｌの回路基板の湾曲状態図、
第２図（ａｌは従来の回路基板の部分平面図、第２図ｆ
ｂ）は同図ｆａｌのＡ−Ａ断面図、第２図ｔｅｌは同図
（ｂｌの回路基板の湾曲状態図、第３図ｆａｔ乃至（Ｃ
ｌは本発明によるスリ７｝形状の他の実施例を示す部分
平面図、第４図ｔａ＋乃至ｔｅｌは本発明による回路基
板の構造の他の実施例を示す断面図である． ４ ・ ・ ８ ・ ・ １１・ ・ １２・ ・ １３・ １５・ ・ １６・ １７・ ・ １８・ ・ １９・ ・ ２０・ ・ ２１・ ・ ３６・ ・ ・半導体素子 ・クラック ・回路基板 ・基板 ・補強板 ・封止枠 ・封止剤 ・ワイヤー ・スリット ・導体パターン ・凹部 ・穴 ・パンブ
Claims (6)
- （１）基板に半導体素子を載置し、電気的に接続したの
ち、前記半導体素子を密封してなる回路基板において、
前記半導体素子の搭載領域近傍の前記回路基板にスリッ
トを設けたことを特徴とする回路基板の構造。 - （２）基板に半導体素子を載置し、電気的に接続したの
ち、前記基板に補強板を積層するとともに前記半導体素
子を密封してなる回路基板において、前記半導体素子の
搭載領域近傍の前記補強板にスリットを設けたことを特
徴とする回路基板の構造。 - （３）基板に半導体素子を載置し、電気的に接続したの
ち、前記半導体素子を密封してなる回路基板において、
前記半導体素子の搭載領域近傍の前記回路基板に凹部を
設けたことを特徴とする回路基板の構造。 - （４）基板に半導体素子を載置し、電気的に接続したの
ち、前記基板に補強板を積層するとともに前記半導体素
子を密封してなる回路基板において、前記半導体素子の
搭載領域近傍の前記捕強板に凹部を設けたことを特徴と
する回路基板の構造。 - （５）基板に半導体素子を載置し、電気的に接続したの
ち、前記半導体素子を密封してなる回路基板において、
前記半導体素子の搭載領域近傍の前記回路基板に穴を設
けたことを特徴とする回路基板の構造。 - （６）基板に半導体素子を載置し、電気的に接続したの
ち、前記基板に補強板を積層するとともに前記半導体素
子を密封してなる回路基板において、前記半導体素子の
搭載領域近傍の前記補強板に穴を設けたことを特徴とす
る回路基板の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18807089A JP2844085B2 (ja) | 1989-07-20 | 1989-07-20 | 回路基板及び半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18807089A JP2844085B2 (ja) | 1989-07-20 | 1989-07-20 | 回路基板及び半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0352255A true JPH0352255A (ja) | 1991-03-06 |
| JP2844085B2 JP2844085B2 (ja) | 1999-01-06 |
Family
ID=16217184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18807089A Expired - Fee Related JP2844085B2 (ja) | 1989-07-20 | 1989-07-20 | 回路基板及び半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844085B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540993U (ja) * | 1991-10-23 | 1993-06-01 | 能美防災株式会社 | 火災報知装置のプリント基板 |
| JP2001357375A (ja) * | 2000-06-14 | 2001-12-26 | Dainippon Printing Co Ltd | 板状枠体付きｉｃキャリア |
| JP2003044816A (ja) * | 2001-07-31 | 2003-02-14 | Toppan Forms Co Ltd | Ｉｃカード |
| JP2005346559A (ja) * | 2004-06-04 | 2005-12-15 | Nittoku Eng Co Ltd | Ｉｃモジュールおよびその製造方法 |
| JP2008010615A (ja) * | 2006-06-29 | 2008-01-17 | Matsushita Electric Ind Co Ltd | フレキシブルプリント基板およびそれを備えた電子機器 |
| JP2009182228A (ja) * | 2008-01-31 | 2009-08-13 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| US7665925B2 (en) | 2002-04-30 | 2010-02-23 | Max Co., Ltd. | Binder and binding device |
| JP2010283043A (ja) * | 2009-06-02 | 2010-12-16 | Ngk Spark Plug Co Ltd | 補強材付き配線基板及びその製造方法 |
| JP2011152502A (ja) * | 2010-01-26 | 2011-08-11 | Panasonic Electric Works Co Ltd | 静電霧化装置 |
| JP2012078983A (ja) * | 2010-09-30 | 2012-04-19 | Toppan Printing Co Ltd | 高強度ｉｃカード |
| JP2013105921A (ja) * | 2011-11-15 | 2013-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置用多層配線基板 |
| KR101486591B1 (ko) * | 2008-01-31 | 2015-01-26 | 닛토덴코 가부시키가이샤 | 배선 회로 기판 및 그 제조 방법 |
| JP2016131164A (ja) * | 2015-01-13 | 2016-07-21 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2017063077A (ja) * | 2015-09-24 | 2017-03-30 | 本田技研工業株式会社 | 多極コネクタが実装される回路基板 |
| EP3252679A1 (en) | 2016-06-02 | 2017-12-06 | Fujitsu Limited | Rfid tag |
| WO2020032220A1 (ja) * | 2018-08-10 | 2020-02-13 | ニッタ株式会社 | Ｉｃタグ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10880995B2 (en) * | 2017-12-15 | 2020-12-29 | 2449049 Ontario Inc. | Printed circuit board with stress relief zones for component and solder joint protection |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4888875A (ja) * | 1972-02-21 | 1973-11-21 | ||
| JPS5794954U (ja) * | 1980-12-01 | 1982-06-11 |
-
1989
- 1989-07-20 JP JP18807089A patent/JP2844085B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4888875A (ja) * | 1972-02-21 | 1973-11-21 | ||
| JPS5794954U (ja) * | 1980-12-01 | 1982-06-11 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540993U (ja) * | 1991-10-23 | 1993-06-01 | 能美防災株式会社 | 火災報知装置のプリント基板 |
| JP2001357375A (ja) * | 2000-06-14 | 2001-12-26 | Dainippon Printing Co Ltd | 板状枠体付きｉｃキャリア |
| JP2003044816A (ja) * | 2001-07-31 | 2003-02-14 | Toppan Forms Co Ltd | Ｉｃカード |
| US7665925B2 (en) | 2002-04-30 | 2010-02-23 | Max Co., Ltd. | Binder and binding device |
| JP2005346559A (ja) * | 2004-06-04 | 2005-12-15 | Nittoku Eng Co Ltd | Ｉｃモジュールおよびその製造方法 |
| JP2008010615A (ja) * | 2006-06-29 | 2008-01-17 | Matsushita Electric Ind Co Ltd | フレキシブルプリント基板およびそれを備えた電子機器 |
| JP2009182228A (ja) * | 2008-01-31 | 2009-08-13 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| KR101536360B1 (ko) * | 2008-01-31 | 2015-07-13 | 닛토덴코 가부시키가이샤 | 배선 회로 기판 및 그 제조 방법 |
| US8581110B2 (en) | 2008-01-31 | 2013-11-12 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| KR101486591B1 (ko) * | 2008-01-31 | 2015-01-26 | 닛토덴코 가부시키가이샤 | 배선 회로 기판 및 그 제조 방법 |
| JP2010283043A (ja) * | 2009-06-02 | 2010-12-16 | Ngk Spark Plug Co Ltd | 補強材付き配線基板及びその製造方法 |
| JP2011152502A (ja) * | 2010-01-26 | 2011-08-11 | Panasonic Electric Works Co Ltd | 静電霧化装置 |
| JP2012078983A (ja) * | 2010-09-30 | 2012-04-19 | Toppan Printing Co Ltd | 高強度ｉｃカード |
| JP2013105921A (ja) * | 2011-11-15 | 2013-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置用多層配線基板 |
| JP2016131164A (ja) * | 2015-01-13 | 2016-07-21 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2017063077A (ja) * | 2015-09-24 | 2017-03-30 | 本田技研工業株式会社 | 多極コネクタが実装される回路基板 |
| EP3252679A1 (en) | 2016-06-02 | 2017-12-06 | Fujitsu Limited | Rfid tag |
| US10032104B2 (en) | 2016-06-02 | 2018-07-24 | Fujitsu Limited | RFID tag |
| WO2020032220A1 (ja) * | 2018-08-10 | 2020-02-13 | ニッタ株式会社 | Ｉｃタグ |
| CN112449702A (zh) * | 2018-08-10 | 2021-03-05 | 霓达株式会社 | Ic标签 |
| JPWO2020032220A1 (ja) * | 2018-08-10 | 2021-08-12 | ニッタ株式会社 | Ｉｃタグ |
| US11436464B2 (en) | 2018-08-10 | 2022-09-06 | Nitta Corporation | IC tag |
| CN112449702B (zh) * | 2018-08-10 | 2024-12-17 | 霓达株式会社 | Ic标签 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2844085B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0352255A (ja) | 回路基板及び半導体素子の実装方法 | |
| US7135782B2 (en) | Semiconductor module and production method therefor and module for IC cards and the like | |
| JP2611748B2 (ja) | 樹脂封止型半導体装置 | |
| IL107696A (en) | Electronic module of extra- thin construction | |
| JP2001513928A (ja) | チップカードモジュールおよび該モジュールを含んだチップカード | |
| JPH08148635A (ja) | 半導体装置 | |
| US5925926A (en) | Semiconductor device including an inner lead reinforcing pattern | |
| JPH0524554Y2 (ja) | ||
| JP3491576B2 (ja) | 半導体装置および半導体装置の実装構造 | |
| JPH0521703A (ja) | 半導体装置 | |
| EP0522461B1 (en) | Sealed flip chip semiconductor device | |
| JPH0582706A (ja) | リードフレーム | |
| JPH0753989Y2 (ja) | Ｉｃカード用モジュール | |
| JP2603952B2 (ja) | Ｉｃカード | |
| EP1290631B1 (en) | Data carrier with means for protection against bending or twisting | |
| JPH0995076A (ja) | Ｉｃカード | |
| KR0136688B1 (ko) | 기판 접속용 도체홀을 갖는 반도체 패키지 | |
| JP2734665B2 (ja) | 半導体装置 | |
| JPS6134687A (ja) | Ｉｃカ−ド | |
| JPH02293197A (ja) | Ｉｃモジュール | |
| JPH05190593A (ja) | テープキャリア型半導体装置 | |
| JPH0721820B2 (ja) | Ｉｃカード | |
| US6324756B1 (en) | Method and system for sealing the edge of a PBGA package | |
| JPH0521902Y2 (ja) | ||
| JP2695907B2 (ja) | 携帯可能電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |