JPH0352431A - 無瞬断切替回路制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 例えば，常時，現用側および予備側に同じ信号が印加さ
れているディジタル無線装置で使用される無瞬断切替回
路制御方法に関し、 受信側より出力される信号の誤り低減を図ることを目的
とし、 受信信号を復調・識別して得た１１１／１２側識別デー
タを１１／１２側データとＩｔ／１２側パリテイビット
に分離するＩＩ／１１２側受信論理処理回路（４）と該
ｌＩｌ側データ及び該＃２側データが人力していて．位
相合せ開始命令が入力した時１２側データの位相を＃１
側データの位相に一致させ，切替命令が入力した時，１
１側データを＃２側データに切替えて送出する無瞬断切
替回路とを含むディジタル無線装置において、カウント
・命令生成手段を設け．該カウント・命令生成手段は人
力する該ｎｌ側パリテイビットの誤り発生時点で位相合
せ開始命令を送出すると同時に誤り回数の計測を開始し
．所定時間以内に規定値になった時に直ちに切替命令を
送出する様に構戒する。

〔産業上の利用分野〕

本発明は，例えば常時，Ｉｌｌ側（現用側）およびＩ２
側（予備側）に同じ信号が印加されているディジタル無
線装置で使用される無瞬断切替回路制御方法に関するも
のである。

第３図はホットスタンバイシステムの送信部ブロック図
を示すが，図に示す様に，常時，　Ｉｌｌ側および嘗２
側に同じ信号が印加されている。

図において，送信側搬送端局（図示せず）より送出され
たバイボーラ形式のデータはハイブリッドｌＯで分配さ
れ，一部はバイボーラ／ユニポーラ変換器１ｌでユニボ
ーラ形式のデータに変換された後，゛変調器１２で搬送
波をディジタル変調する。この変調波は送信部１３で所
定の周波数，電力に変換．増幅された後，切替器１４，
帯域通過型フィルタ（以下，　ＢＰＦと省略する）１５
，サーキュレータを介して外部に送出される。

一方，ハイブリッドで分配された残りの部分はバイボー
ラ／ユニボーラ変換器１１“，変調器１２゛送信部１３
’で上記と同様な処理が行われるが，スイッチ１４が送
信部１３の側に切り替わっているので待機状態にある。

また，受信側では送信部１３からの送信信号を受信して
データを取り出し．受信側搬送端局（図示せず）に送出
するが，この時，送出するデータの誤りを低減すること
が必要である。

〔従来の技術〕

第４図は従来例のブロック図で，ホットスタンバイシス
テムの受信部，第５図は第４図中の復調部，ユニボーラ
／バイポーラ変換部のブロック図を示す。

以下，第５図を参照して第４図の動作を説明する。尚，
第５図はｌＩ２側の復調部．ユニボーラ／バイポーラ変
換部は同じ構或の為に省略してある．先ず、アンテナを
介して人力した受信信号はＢＰＦ　２１を介してハイブ
リッド２２で分配され．一部は受信部２３で周波数変換
，増幅されて所定レベルで復調部２４に加えられる． 復調部では第５図に示す様に受信信号を復調回路３で復
調した後，識別して得たＩＩ側識別データを受信論理処
理回路４に加える。

この回路ではフレームビット除去部分でＩｌ側識別デー
タ中の付加ビットを分離し．フレーム同期部分４２でフ
レーム同期を取った後，パリテイビット除去部分４３で
パリテイビットを分離し，パリテイビット誤り検出部分
５１で誤りの有無を検出するが，誤りであればパルスカ
ウンタ５２はカウント値を１つ歩進する． 一方，ユニポーラ／バイボーラ変換部（以下，Ｕ／Ｂ変
換部と省略する〉２５内の■エラスティックメモリ（以
下，ＩＩＩ　ＥＳと省略する）６１．　１２　ＥＳ　６
２には，例えば２０〜３０ビットのＩｌｌ側データおよ
び前記ハイブリッド２２からの残りの部分から取り出し
たＩ２側データが書き込みクロックＷＣκにより，順次
書き込まれる。

ここで，カウンタ５２のカウント値が所定時間で規定値
以下であればスイッチ６４は＃ｌ側に倒れているので，
　ＩＩ側データがスイッチを介してＵ／Ｂ変換器８でバ
イボーラ形式のデータに変換され．受信側搬送端局に送
出される。

しかし，カウント値が所定時間以内に所定値になればカ
ウンタは誤り劣化アラームを送出すると共に，これを位
相合せ開始命令として１２　ＥＳ　６２に加える。

そこで，位相比較器６３は１１２　ＥＳの中に書き込ま
れた日２側データを１ビットずつシフトさせて＃ｌＥＳ
と１１２　ＢＳに書き込まれたデータの位相と一致させ
る。尚，一致したらシフトは停止する。

そして，τ時間経過した時点で切替命令がスイッチ６４
に加えられ，このスイッチはＩ１２側に倒れので，ｌｌ
２Ｅｓに書き込まれたデータがＵ／Ｂ変換器８および第
４図の受信スイッチ（ＲＳＷ）　２６を介して送出され
る。

ここで．切替命令は位相合せ開始命令を遅延回路５３で
最大位相合せ時間τだけ遅延して生成している。また，
スイッチ６４はデータ速度よりも高速に動作するＩＣス
イッチで，ＩＩＩＥＳと１１２　ＥＳのデータの位相は
一致した状態で切替えるので無瞬断切替えが行われる。

〔発明が解決しようとする課題〕

ここで．カウンタで誤りパルスをカウントしてからスイ
ッチを駆動するまでには，誤りパルスの数が規定値にな
るまで計測する時間と切替命令が送出されるまでの時間
が必要であり．この間，受信側から誤りのあるデータが
送出されると云う問題がある。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中，４は受信信号を復調・識別して得た＃１／＃２側
識別データを＃ｌ／２側データとＩｌｌ／１２側バリテ
イピットに分離する１１／１１２側受信論理処理回路で
，６は該ｌｌ側データ及び該＋１２側データが入力して
いて，位相合せ開始命令が人力した時，　＋１２側デー
タの位相を＃ｌ側データの位相に一致させ，切替命令が
人力した時，＃Ｉ側データを＃２側データに切替えて送
出する無瞬断切替回路である． ７は入力する該Ｉｌｌ側パリティピットの誤り発生時点
で位相合せ開始命令を送出すると同時に誤り回数の計測
を開始し．所定時間以内に規定値になった時に直ちに切
替命令を送出するカウント・命令生成手段である。

〔作用〕

本発明は■側データ中のパリテイビットに誤りが発生し
た時点で位相合せ開始命令を無瞬断切替回路に送出して
Ｉ２側データの位相をシフトして＃１側データと位相合
せを開始する。これと同時に誤り発生回数をカウントし
て所定時間以内に規定値になれば切替命令を上記無瞬断
切替回路に送出して，直ちにＩｌ側データから＃２側デ
ータに切替える。

即ち．位相合せ開始命令の送出と誤り回数のカウント開
始とを重複させて無瞬断切替えに要する時間を短縮する
ことにより，受信側から出力される信号の誤りが低減さ
れる。

（実施例） 第２図は本発明の実施例のブロック図を示す。

ここで，フレームビット除去部分４１．フレーム同期部
分４２，パリテイビット除去部分４３は受信論理処理回
路４の構戒部分，パリテイビット誤り検出部分７１．カ
ウンタ７２，単安定マルチバイブレータ７３，　ＡＮＤ
ゲート７４，タイマ７５はカウント・命令生成手段７の
構或部分を示す。尚，全図を通じて同一符号は同一対象
物を示す。以下．図の動作を説明する。

図において，前記と同様に入力したｓ　ｔ　｛ＩＩＩ　
ｍ別データはフレームビット除去部分４１で付加ビット
を分離し，フレーム同期部分４２でフレーム同期を取っ
た後，パリテイビット除去部分４３でバリテイビットを
分離し，バリテイビット誤り検出部分７１で誤りの有無
を検出する。この時．誤りであれば誤ったパリテイビッ
ト（以下，誤りパルスと省略する）をカウンタ７２，単
安定マルチバイプレータ７３およびタイマ７５に加える
． そこで，カウンタ７２はカウント値を１つ歩進し，単安
定マルチバイブレークは誤りパルスで駆動されて所定パ
ルス幅のパルスを生或してＡＮＤゲート７４に加えるの
で，この間だけＡＮＤゲートがオンになり，この間にク
ロックＣＫが位相合せ開始命令として無瞬断切替回路６
に加えられる。

この為１２側データはクロックが入力する度に１ビット
ずつシフトし，　１１側データと位相が一致すればシフ
トは停止する。

また，カウンタのカウント値が所定時間，即ちタイマの
動作時間以内に規定値以上になると誤り劣化アラームと
切替命令が送出されるが，この命令により直ちにＩｌ側
データから１２側データに切り替え，　［１／Ｂ変換器
８でバイボーラ形式のデータに変換して送出する。

しかし．タイマ７５の動作時間以内にカウンタから切替
命令が送出されなければ，位相合せはその１２まの状態
で停止し，カウンタは初期値に戻る。

尚，単安定マルチバイブレークの時定数はタイマの動作
時間とほぼ一敗している。

即ち，■側データ中のパリテイビットの誤り回数の計測
時間と位相合せ時間を重複させて無瞬断切替えに要する
時間を短縮した。これにより，受信側より出力される信
号の誤り低減を図ることができる． 〔発明の効果〕 以上詳細に説明した様に本発明によれば受信側より出力
される信号の誤り低減を図ることができると云う効果が
ある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図はホット
スタンバイシステムの送信部ブロック図、 第４図は従来例のブロック図（受信部）、第５図は第４
図中の復調部．ユニボーラ／バイラ変換部のブロック図
を示す。 図において、 ４は受信論理処理回路、 ６は無瞬断切替回路、 ７はカウント・命令生成手段を示す。 ボ ヰ 貴 雰

Claims (1)

1. 【特許請求の範囲】 受信信号を復調・識別して得た＃１／＃２側識別データ
   を＃１／＃２側データと＃１／＃２側パリテイビットに
   分離する＃１／＃２側受信論理処理回路（４）と 該＃１側データ及び該＃２側データが入力していて、位
   相合せ開始命令が入力した時、＃２側データの位相を＃
   １側データの位相に一致させ、切替命令が入力した時、
   ＃１側データを＃２側データに切替えて送出する無瞬断
   切替回路（６）とを含むディジタル無線装置において、 カウント・命令生成手段（７）を設け該カウント・命令
   生成手段は入力する該＃１側パリテイビットの誤り発生
   時点で位相合せ開始命令を送出すると同時に誤り回数の
   計測を開始し、所定時間以内に規定値になった時に直ち
   に切替命令を送出する様にしたことを特徴とする無瞬断
   切替回路制御方法。