JPH0352920B2 - - Google Patents

Description

【発明の詳細な説明】 〔利用分野〕 本発明は、デジタル・タイマを、電気事業者に
より供給されるような交流電源の周波数に同期さ
せる方法に関するものである。

〔従来技術〕 水晶発振器、またはクロツクにより発生された
クロツク信号を利用して現在の時間、または実時
間を維持するデジタル・タイマは良く知られてい
る。たとえば、プラス・マイナス0.05％という妥
当な確度の比較的低価格のクロツクは、短時間だ
け実時間を維持するために求められるデジタル・
タイマにとつて、または正確な確度を求められな
い場合に満足できるものである。デジタル・タイ
マへ与えられるクロツク信号の長時間安定度はも
つと正確なクロツクを用いて達成できるが、プロ
セス制御装置において求められるような週、月ま
たは年の単位で測られるような長い期間にわたつ
て非常に高い確度を維持するのに要する費用は極
めて高くつく。したがつて、従来の比較的低価格
のデジタル・クロツクを用いるデジタル・タイマ
用に、希望の確度を長期間安定に保つ、安くて信
頼度の高い方法が求められてきた。

一般に利用できる非常に信頼度が高い実時間タ
イミング情報は電気事業者からの交流電源の周波
数である。電気事業者は、交流電源の周波数が長
期間にわたつて通常、１秒間に１ヘルツ以上ずれ
ないように、交流電源の周波数を維持または制御
する。したがつて、そのような交流電源の周波数
をほとんどただでタイミング基準として利用でき
る。しかし、交流電源から供給される基準周波数
には60Hzと50Hzの２種類がある。したがつて、ほ
ぼ世界中で各種の機器において使用されるデジタ
ル・タイマ、またはタイミング・サブシステム
は、長時間安定度を希望の確度で得るために、そ
れらの機器が利用する交流電源の周波数に自身で
同期できなければならない。

〔発明の概要〕

本発明は、希望の確度を有するデジタル・タイ
マにより維持される実時間に確度の長期間安定性
を持たせるために、そのデジタル・タイマを交流
電源の周波数に同期させる方法を提供するもので
ある。このタイマは１秒の周期を有する内部高分
解度同期および実時間タイミング信号を発生す
る。前記各タイミング信号の周期は、水晶発振器
またはクロツクにより発生されるクロツク信号の
周期の整数倍である。タイマのために、交流電源
の50Hzまたは60Hzの周波数の関数である交流基準
タイミング信号が発生される。同期信号の周期と
交流基準タイミング信号の周期の関係は、交流基
準タイミング信号の周期で周期信号の周期を除し
た商が整数「ｎ」であるようなものである。この
ことは、交流電源の周波数が60Hzまたは50Hzのい
ずれであつてもそうである。交流電源の周波数が
60Hzまたは50Hzの時の唯一の違いは値ｎが異なる
ことである。タイマを初期化させる時に、同期周
期期間中に発生された交流基準タイミング信号の
数をカウントすることによりｎの値が決定され
る。その後で、交流電源の周波数に同期すること
をタイマが指令されると、タイマは、そのように
指令された後で最初の交流基準タイミング信号が
受けられた時に、現在の同期タイミング周期中に
発生された高分解度タイミング信号の数を基準と
して識別し、格納する。その後で、ｎ番目の交流
基準タイミング信号を受けるたびに、その時現在
の同期タイミング同期中の高分解度タイミング・
パルスの数が基準と比較される。差を最小にする
ために、差の符号と絶対値に応じて、高分解度タ
イミング信号のタイミングが調整される。差の絶
対値が所定の大きさをこえると誤り条件が認識さ
れる。１秒間に３つの誤り条件が生ずると、同期
をとることを再び指令されるまでは、タイマは交
流電源の周波数に対する同期を停止させられる。

したがつて、本発明の目的はデジタル・タイマ
を交流電源の周波数に同期させる方法を得ること
である。

本発明の別の目的は、デジタル・タイマにより
維持されるデジタル情報に対して希望の確度で長
時間安定度を得る方法を得ることである。

本発明の更に別の目的は、希望の確度および安
定度より低い確度および安定度を有するクロツク
信号源を利用するデジタル・タイマに、希望の確
認で長時間安定度を最低のコストで持たせること
である。

〔実施例〕

以下、図面を参照して本発明を詳しく説明す
る。

第１図には、本発明の方法を実施できるタイマ
１０のサブシステムが示されている。ここで説明
する実施例においては、タイマ１０は、本願の優
先権主張の基礎を成す米国特許出願と同時に本願
出願人により出願された米国特許出願「ローカ
ル・エリア・ネツトワークの物理的モジユールの
タイミング・サブシステムを同期する方法および
装置）」に開示されている発明のモジユール制御
ブロセツサ装置（MCPU）のタイミング・サブ
システムである。

タイマ１０の主要部分すなわちサブシステム
は、１チツプのタイマ・マイクロプロセツサ１２
である。ここで説明している実施例においては、
そのタイマ・マイクロプロセツサとしてはインテ
ル（Intel）8051を使用できる。タイマ・マイク
ロプロセツサ１２はそれに関連するMCPUプロ
セツサ（第１図には示されていない）から指令と
データを、そのMCPUプロセツサのローカルの
バス１４と指令レジスタ１６を介して受ける。タ
イマ・マイクロプロセツサ１２は、それの関連す
るMCPUプロセツサ・バス１４と、レジスタ・
フアイル１８と、割込み発生器２０とへ情報を送
る。タイマ１０の全てのサブシステムを完全に説
明するために、前記米国特許出願を参照する。

タイマ・マイクロプロセツサ１２へはクロツ
ク・パルスまたタイミング信号が水晶制御モジユ
ール・クロツク２２から与えられる。ここで説明
している実施例においては、モジユール・クロツ
ク２２は周波数が9.6×10⁶Hz±0.05％のクロツ
ク・パルスを発生する。マイクロプロセツサ１２
への別の主な入力はモジユール電源２４により発
生される交流基準タイミング信号である。

交流基準タイミング信号の周波数は電気事業者
のような商用電源からモジユール電源２４へ供給
される交流電源の周波数の関数である。交流電源
の周波数は通常50Hzまたは60Hzである。ここで説
明している実施例においては、モジユール電源２
４により発生される交流基準タイミング信号の周
波数は交流電源の周波数の２倍である。モジユー
ル電源２４は、物理的モジユールの種々のサブシ
ステムおよび部品（タイマ・マイクロプロセツサ
１２もその１つである）が必要とする適切な電圧
の直流電力も供給する。第１図に示されているタ
イマ１０の他の部品は、本発明の方法の実施のた
めにはタイマ１０により使用されないものであ
る。

タイマ１０はそれ自身の時間すなわちそれ自身
の内部時間を維持する。これを行うために、タイ
マ・マイクロプロセツサ１２があるオペレーシヨ
ンを行い、それの内部時間を指定したレジスタに
格納する。第２図において、種々のタイミング信
号と、それらのタイミング信号がどのようにして
発生されるかの関係が示されている。モジユー
ル・クロツク２２からのクロツク信号の周波数
は、ここで説明している実施例においては、9.6
×10⁶Hz±0.05％で、カウンタ２６により12分の
１に分周されて、周期が1.25マイクロ秒（μ秒）
である内部タイミング信号を発生する。この
1.25μ秒の内部タイミング信号はタイマ・カウン
タ２８により分周されて、同期が100μ秒である
高分解度タイミング信号を発生する。この100μ
秒の高分解度タイミング信号はカウンタ３０にお
いて500分の１に分周されて、周期が50ミリ秒
（ｍ秒）の同期タイミング信号を発生する。この
50ｍ秒の信号はカウンタ３２において20分の１に
分周されて、周期が１秒である実時間タイミング
信号を発生する。

カウンタ２８からの100μ秒 高分解度タイミ
ング信号は累積のチツクス・レジスタ
（accumulated ticks register）（ATR）３３と
低分解度補間レジスタ（CRIR）３４へ与えられ
る。ATR３３は２バイト・レジスタであつて、
この実施例における50ｍ秒の同期周期においては
100μ秒の信号の数すなわち周期を格納する。
CRIR３４も２バイト・レジスタであつて、この
実施例における１秒の同期周期においては100μ
秒の信号の数すなわち周期を格納する。

カウンタ３０により発生された同期タイミング
信号は累積の同期タイミング信号（ASTS）レジ
スタ３６へ与えられる。このASTSレジスタは１
バイト・レジスタであつて、１秒間の周期中に発
生された50ｍ秒の周期の数、すなわち同期タイミ
ング信号の数を格納する。カウンタ３２により発
生される１秒のタイミング信号、すなわち、実時
間タイミング信号は低分解度の累積の秒
（CRAS）レジスタ３８へ与えられる。この
CRASレジスタ３８は４バイト・レジスタであつ
て、現在の時間すなわち実時間を格納する。この
データは秒で表された現在の世紀の年、月、日、
時、分および秒で現在の時間を構成する。

第３図は交流基準タイミング発生回路の回路図
である。発電機４２からの110Vまたは220Vの交
流電力の50サイクルまたは60サイクルが、逓降変
圧器４６の１次コイル４４に与えられる。第４図
に示されている波形Ａは、変圧器４６の２次巻線
４８の端子間に誘起された電圧の波形である。こ
の電圧の周波数は発電機４２により発電された電
圧の周波数と同じである。２次巻線４８の端子間
電圧はダイオード５０，５１により全波整流され
て、抵抗器５２の端子間に波形Ｂを生ずる。抵抗
器５２の端子間に生じた電圧の周波数は発電機４
２の発生電圧の周波数の２倍である。抵抗器５２
の端子間電圧は演算増幅器５４の非反転入力端子
へ伝えられる。その演算増幅器の反転入力端子は
基礎電圧源で接続される。演算増幅器５４は、交
流基準タイミング信号である方形波（第４図の波
形Ｃ）を出力端子に生ずる。交流基準タイミング
発生回路４０により発生された交流基準タイミン
グ信号の周波数は、モジユール電源２４と交流基
準タイミング発生回路４０へ与えられる交流電源
の周波数の２倍である。

第５図は、タイマ１２を交流電源の周波数に同
期させるために、指令レジスタ１６を介してタイ
マ・マイクロプロセツサ１２に与えられた指令に
より、そのマイクロプロセツサが指令された後
で、交流基準タイミング発生回路４０により発生
された交流基準タイミング信号の高レベルから低
レベルへの各移行に対して、そのマイクロプロセ
ツサにより実行される交流電源割込みサービス・
ルーチン（PLS ISR）の流れ図である。

電力が最初に投入された後、またはマスタ／ク
リア回復指令が実行された後で行われる初期化が
行われると、タイマ・マイクロプロセツサ１２が
それの電源周波数を決定する。そのために、マイ
クロプロセツサ１２は受けた交流基準タイミング
信号の数、更に詳しくいえば50ｍ秒の周期中に受
けた交流基準タイミング信号の高レベルから低レ
ベルへの移行の数をカウンタする。その数は、交
流電源の周波数が50Hzの時は５であり、交流電源
の周波数が60Hzの時は６である。その数は、タイ
マ・マイクロプロセツサ１２の１バイトの内部レ
ジスタ（R5060）５６へロードされる。

タイマ・マイクロプロセツサ１２が初期化の後
で、交流電源の周波数に同期することを指令され
ると、そのマイクロプロセツサは交流基準タイミ
ング信号の高レベルから低レベルへの各移行につ
いてそれのPLS ISRを実行する状態に入る、す
なわち、そのPLS ISRの実行を開始する（Ｂ、
Ｃ）。プログラムへの最初のエントリイに際して
は、ATR３３の内容、すなわち、現在の50ｍ秒
中に経過したすなわち起きた100μ秒周期の数が
電源同期測定基準（LSMR）レジスタ５８へ書
込まれる(D)。LSMRレジスタ５８は２バイト・
レジスタである。また、R5060レジスタ５６の内
容が電源同期カウンタ（PSYCNT）６０にコピ
ーされる(E)。それら２つの動作が終ると、PLS
ISRはスタートへ戻り（Ｓ）、交流基準タイミン
グ信号の高レベルから低レベルへの次の移動の受
けとりを待つ。

２番目のそのような移行においては、およびそ
の後のそのような各移行では、タイマ・マイクロ
プロセツサ１２はそれのPLS ISRの実行を開始
する。行われる最初の動作はPSYCNT６０のカ
ウントを１だけ減少し(F)、それの内容が零である
かどうかを調べることである(G)。カウンタ６０の
内容が零でなければ、プログラム制御は割込みル
ーチンへ戻される。PSYCNT６０の内容が零に
等しくなるたびに、タイマ・マイクロプロセツサ
１２は、「Ｘ」を決定するために、LSMR５８の
内容をATR３３の内容から差し引くことをプロ
グラムにより指令される(H)。Ｘの絶対値が３に満
たない時は、タイマ・マイクロプロセツサ１２の
時間の内部の動き（sense）は、Ｘが負であれば
遅すぎ、Ｘが零であれば正しく、Ｘが正であれば
速すぎる。Ｘの絶対値が３に等しいか、３より大
きいと(M)、誤りが生じたとみなされる。

Ｘが負で、３に満たないと(J)、タイマ１２のマ
イクロプロセツサは電源同期調整（PSADJ）レ
ジスタ６２をセツトして、タイマ１２の1000μ秒
割込みサービスルーチン（ISR）に、次の100μ秒
信号を50μ秒早く発生させるためにカウンタ２８
を調整すること、およびR5060レジスタ５６の内
容をPSYCNT６０へコピーすることを命令する。
それらの動作が終るとPLSISRは割込まれたプロ
グラムへ戻る。Ｘが正で、３より小さいと(L)、
PLS ISRはPSADJレジスタ６２をセツトさせ
て、50μ秒送れて次の100μ秒信号を発生すために
カウンタ２８を調整すること、R5060レジスタの
内容をPSYCNT６０へコピーすること、次の交
流基準タイミング信号を受けるまでにPL ISRを
割込まれたプログラムへ戻すことを命令する。

Ｘ＝０であると(K)、PSADJ６２はクリヤされ、
100μ秒ISRによるカウンタ２８の調整は行われな
い。R5060の内容はPSYCNT６０へロードされ、
PLS ISRは、次の交流基準タイミング信号を受
けるまでに割込まれたプログラムへ戻る。

Ｘの絶対値が３に等しいか、３より大きい時は
(M)、PLS ISRはPSADLレジスタ６２の誤りフラ
ツグビツトPWRFGをセツトさせる。

ATR３３の内容がLSMRレジスタ５８にコピ
ーされ、R5060の内容がPSYCNT６０にコピー
される。それからPLS ISRが割込まれたプログ
ラムへ戻る。任意の１秒周期において３つの誤り
条件、すなわち、Ｘの絶対値が３に等しいが、３
より大きい、が生じたとすると、PL ISRは不能
状態にされ、タイマ・マイクロプロセツサ１２の
交流電源の周波数に同期することをタイマ・マイ
クロプロセツサ１２が再び指令されるまで、PLS
ISRはその状態を保つ。

PLS ISRは、交流電源の周波数が50Hzの時は
５番目ごとの交流基準タイミング信号が、交流電
源の周期が60Hzの時は６番目ごとの交流基準タイ
ミング信号が、各50ｍ秒周期プラス・マイナス
200μ秒以内の同じ相対的な時刻に生ずるかどう
かを調べる。５個目の６番目の交流基準タイミン
グ信号が、求められているプラス・マイナス
200μ秒の窓以内に生ずると、PSADJレジスタ６
２において増速または減速の指示器がセツトまた
はクリアされる。この情報は、次の100μ秒タイ
ミング信号の発生を早くし、または遅くするため
にカウンタ２８に50μ秒を実効的に加え、または
カウンタ２８から50μ秒を実効的に差し引くこと
により、カウンタ２８を調整するために100μ秒
ISRにより使用される。調整を求められない時は
何も行われない。５番目または６番目の交流基準
タイミング信号が求められている窓以内で受けら
れないとすると、誤りフラツグがPSADJレジス
タ６２においてセツトされ、タイマ２８の調整は
行われない。

本発明の方法の実施に使用できるタイマ・マイ
クロプロセツサ１２のレジスタが第２図に示され
ている。ここで説明している実施例においては、
マイクロプロセツサ１２の内部ランダム・アクセ
ス・メモリのアドレス可能な記憶場所がレジスタ
として使用される。

以上の説明から、本発明は、タイマがそれの内
部時間のセンスを、簡単かつ安価に、長時間にわ
たつて非常に正確に維持できるようにするため
に、デジタル・タイマを交流電源の周波数に同期
させる方法を提供するものであることが明らかで
ある。

【図面の簡単な説明】

第１図は本発明の方法を実施するデジタル・タ
イマのブロツク図、第２図は本発明の実施に用い
られる第１図のデジタル・タイマのカウンタとレ
ジスタの概略ブロツク図、第３図は交流基準タイ
ミング信号を発生する回路の回路図、第４図は第
３図に示す回路の動作を説明するために用いる波
形図、第５図は本発明の方法の流れ図である。 １０……タイマ、１２……タイマ・マイクロプ
ロセツサ、２８……カウンタ、３３……累積のチ
ツクス・レジスタ、４２……発電機、５６……内
部レジスタ、５８……電源同期タイミング信号レ
ジスタ、６０……電源同期カウンタ、６２……電
源同期調整レジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 第１の周期的タイミング信号と、この第１の
   タイミングの周期の整数倍の周期を持つ第２の周
   期的タイミング信号とを発生するデジタル・タイ
   マを交流電源の周波数に同期させる方法であつ
   て、 １ 前記電源の周波数の関数である周波数を持つ
   第３の周期的タイミング信号を発生する過程
   と、 ２ 前記第２の周期的タイミング信号の周期中に
   前記第１の周期的タイミング信号が生じる回数
   を表す第１の数を発生して格納する過程と、 ３ 前記第２の周期的タイミング信号の周期中に
   前記第３の周期的タイミング信号が生じる回数
   を表す第２の数Ｎを発生して格納する過程と、 ４ 前記第２の数Ｎに応じ、前記第３の周期的タ
   イミング信号のＮ回の継続した周期中に前記第
   １の周期的タイミング信号が生じる回数を表す
   第３の数を発生して格納する過程と、 ５ 前記第１の数と前記第３の数を比較する過程
   と、 ６ 比較の結果に基づいて、前記第１の周期的タ
   イミング信号の生じるタイミングを調節する過
   程と を備えるデジタル・タイマを交流電源の周波数に
   同期させる方法。 ２ 同期期間中に発生された高分解度タイミング
   信号の数を格納する第１のレジスタと、内部タイ
   ミング信号から高分解度タイミング信号を発生す
   る第１のカウンタとを含み、交流電源の周波数の
   関数である周波数を有する交流タイミング信号源
   を有するデジタル・タイミング装置を交流電源に
   同期させる方法において、 Ａ 初期化時に、 １ 同期期間中に発生された交流タイミング信
   号をカウントし、 ２ 過程１のカウントを第２のレジスタに格納
   する過程と、 Ｂ 前記デジタル・タイミング装置は、それの交
   流電源の周波数に同期することを指令された場
   合に、その後で最初の交流タイミング信号を受
   けた時に、 ３ 第１のレジスタの内容を第３のレジスタに
   コピーし、 ４ 第２のレジスタの内容を第２のカウンタに
   コピーする過程と、 Ｃ 前記最初の交流タイミング信号の後で交流基
   準タイミング信号を受ける毎に、 ５ 第２のカウンタのカウントを１だけ減少さ
   せ、 ６ 第２のカウンタのカウントが零であるかど
   うか決定し、 ７ 第２のカウンタのカウントが零になるたび
   に、Ｘを決定するために、第１のレジスタの
   内容から第３のレジスタの内容を差し引き、 ８ Ｘが負で、それの絶対値が「ｍ」に満たな
   い時に、次の高分解度タイミング信号を早目
   に発生させるように第１のカウンタを調整
   し、 ９ Ｘが零に等しい時は第１のカウンタに対し
   て調整を行わず、 10 Ｘが正で、それの絶対値が「ｍ」に満たな
   い時に、次の高分解度タイミング信号の発生
   を遅らせ、 11 Ｘの絶対値がｍに等しいか、ｍより大きい
   時に、誤り信号を発生して、第１のレジスタ
   の内容を第３のレジスタにコピーし、 12 過程９、10、11、12の何れかが終つた時に
   第２のレジスタの内容を第２のカウンタにコ
   ピーし、 13 過程５で始まる過程を繰り返えす過程とを
   備えることを特徴とするデジタル・タイミン
   グ装置を交流電源の周波数に同期させる方
   法。 ３ 50ｍ秒の期間中に発生された100μ秒のタイ
   ミング信号の数を格納する自動テツクス・レジス
   タ（ATR）と、1.25μ秒の内部タイミング信号か
   ら100μ秒の高分解度タイミング信号を発生する
   高分解度カウンタとを含み、交流電源の周波数の
   ２倍の周波数を有する交流タイミング信号源を有
   するデジタル・タイミング装置を交流電源に同期
   させる方法において、 Ａ 初期化時に、 １ 50ｍ秒の期間中に発生された交流タイミン
   グ信号をカウントし、 ２ 過程１のカウントをR5060レジスタに格納
   する過程と、 Ｂ 前記デジタル・タイミング装置は、それの交
   流電源の周波数に同期することを指令された場
   合に、その後で交流タイミング信号の「高」か
   ら「低」への移行が生じた時に、 ３ ATRレジスタの内容を電源同期測定レジ
   スタ（LSMR）にコピーし、 ４ R5060の内容を電源同期カウンタ
   （PSYCNT）にコピーする過程と、 Ｃ 前記最初の交流タイミング信号の後で交流タ
   イミング信号の「高」から「低」への移行の毎
   に、 ５ PSYCNTカウンタのカウントを１だけ減
   少させ、 ６ PSYCNTカウンタのカウントが零である
   かどうか決定し、 ７ PSYCNTカウンタのカウントが零になる
   たびに、Ｘを決定するために、ATRの内容
   からLMSRの内容を差し引き、 ８ Ｘが負で、それの絶対値が「３」に満たな
   い時に、次の100μ秒タイミング信号を50μ秒
   早く発生させるように高分解度カウンタを調
   整し、 ９ Ｘが零に等しい時は高分解度カウンタに対
   して調整を行わず、 10 Ｘが正で、その値が「３」に満たない時
   に、次の100μ秒タイミング信号の発生を50μ
   秒だけ遅らせ、 11 Ｘの絶対値が「３」以上である時に、誤り
   信号を発生して、ATRの内容をLMSRにコ
   ピーし、 12 過程９、10、11、12の何れかが終つた時に
   R5060の内容を電源同期カウンタにコピー
   し、 13 過程５で始まるプロセスを繰り返えす過程
   と を備えることを特徴とするデジタル・タイミング
   装置を交流電源の周波数に同期させる方法。