JPH0354869B2 - - Google Patents
Info
- Publication number
- JPH0354869B2 JPH0354869B2 JP59242413A JP24241384A JPH0354869B2 JP H0354869 B2 JPH0354869 B2 JP H0354869B2 JP 59242413 A JP59242413 A JP 59242413A JP 24241384 A JP24241384 A JP 24241384A JP H0354869 B2 JPH0354869 B2 JP H0354869B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- collector
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、PBT（permeable base transistor）
と呼ばれる半導体装置の改良に関する。
と呼ばれる半導体装置の改良に関する。
第１０図は従来のPBTを表す要部切断側面図
である。
である。
図に於いて、１はn+型GaAsエミツタ層、２は
タングステン（Ｗ）或いはタングステン・シリサ
イド（WSi）など高融点金属或いは高融点金属シ
リサイドからなる櫛状或いは格子状のベース電
極、３はn-型GaAsベース層、４はn+型GaAsコ
レクタ層、５はエミツタ電極、６はコレクタ電極
をそれぞれ示している。
タングステン（Ｗ）或いはタングステン・シリサ
イド（WSi）など高融点金属或いは高融点金属シ
リサイドからなる櫛状或いは格子状のベース電
極、３はn-型GaAsベース層、４はn+型GaAsコ
レクタ層、５はエミツタ電極、６はコレクタ電極
をそれぞれ示している。
図示例のPBTでは、櫛状のベース電極２に印
加する電圧の値に依つて櫛歯状部分から横方向に
延び出る空乏層の拡がりを変化させることができ
るので、その作用に基づき、該櫛歯状部分の間を
エミツタ層１からコレクタ層４に向かつて通り抜
ける電子を制御するようにしている。
加する電圧の値に依つて櫛歯状部分から横方向に
延び出る空乏層の拡がりを変化させることができ
るので、その作用に基づき、該櫛歯状部分の間を
エミツタ層１からコレクタ層４に向かつて通り抜
ける電子を制御するようにしている。
このPBTの特徴は、ベース電極２の厚さが約
0.02〔μm〕程度であつて、電界効果トランジスタ
であれば、ゲート長が前記数値の程度になつたこ
とに相当するので、そこを電子が走行する時間は
極めて短く、従つて、高速動作が可能なことであ
る。
0.02〔μm〕程度であつて、電界効果トランジスタ
であれば、ゲート長が前記数値の程度になつたこ
とに相当するので、そこを電子が走行する時間は
極めて短く、従つて、高速動作が可能なことであ
る。
前記PBTのスイツチング・スピードは約15
〔ｐ・sec〕程度が限界であり、これを更に高速化
するには別に工夫を必要とする。
〔ｐ・sec〕程度が限界であり、これを更に高速化
するには別に工夫を必要とする。
然しながら、高速化を図るにしても、半導体装
置の構造が複雑化したり、特殊な工程を必要とす
ることなどは回避しなければならない。
置の構造が複雑化したり、特殊な工程を必要とす
ることなどは回避しなければならない。
本発明は、従来のPBTの構造に僅かな改変を
加えることで、顕著なスイツチング・スピードの
向上を実現する。
加えることで、顕著なスイツチング・スピードの
向上を実現する。
本発明に依る半導体装置に於いては、ベース層
（例えばn-型GaAsベース層３）及びコレクタ層
（例えばn+型GaAsコレクタ層４）に於ける禁制
帯幅に比較して広い禁制帯幅を有するエミツタ層
（例えばｎ型AlGaAsエミツタ層７）と、該エミ
ツタ層と前記ベース層とで構成されるヘテロ接合
面に接して該ベース層内に形成された櫛状或いは
格子状のベース電極（例えば櫛状或いは格子状の
ベース電極２）とを有してなる構造になつてい
る。
（例えばn-型GaAsベース層３）及びコレクタ層
（例えばn+型GaAsコレクタ層４）に於ける禁制
帯幅に比較して広い禁制帯幅を有するエミツタ層
（例えばｎ型AlGaAsエミツタ層７）と、該エミ
ツタ層と前記ベース層とで構成されるヘテロ接合
面に接して該ベース層内に形成された櫛状或いは
格子状のベース電極（例えば櫛状或いは格子状の
ベース電極２）とを有してなる構造になつてい
る。
前記のような構造になつている為、エミツタ層
７からコレクタ層４に向かう電子は、エミツタ層
７からベース層３に注入された際、ポテンシヤ
ル・エネルギが運動エネルギに変換されて所謂ホ
ツト・エレクトロンとなつて走行するので、その
スピードは著しく速くなり、スイツチング・スピ
ードは向上する。
７からコレクタ層４に向かう電子は、エミツタ層
７からベース層３に注入された際、ポテンシヤ
ル・エネルギが運動エネルギに変換されて所謂ホ
ツト・エレクトロンとなつて走行するので、その
スピードは著しく速くなり、スイツチング・スピ
ードは向上する。
本発明一実施例の構造は第５図に見られる通り
であるが、理解を容易にする為、それを製造する
場合について説明する。
であるが、理解を容易にする為、それを製造する
場合について説明する。
第１図乃至第５図は本発明一実施例を製造する
工程を解説する為の工程要所に於ける半導体装置
の要部切断側面図であり、以下、これ等の図を参
照しつつ説明する。尚、各図では第１０図に関し
て説明した部分と同部分は同記号で指示してあ
る。
工程を解説する為の工程要所に於ける半導体装置
の要部切断側面図であり、以下、これ等の図を参
照しつつ説明する。尚、各図では第１０図に関し
て説明した部分と同部分は同記号で指示してあ
る。
第１図参照
(a) n+型GaAsエミツタ・コンタクト層１′分子
線エピタキシヤル成長（molecular beam
epitaxy：MBE）法を適用することに依り、厚
さ約1000〔Å〕程度のｎ型AlXGa1-XAsエミツタ
層７を成長させる。
線エピタキシヤル成長（molecular beam
epitaxy：MBE）法を適用することに依り、厚
さ約1000〔Å〕程度のｎ型AlXGa1-XAsエミツタ
層７を成長させる。
尚、エミツタ層７を成長させるには気相成長
法を適用しても良く、また、エミツタ層７に於
けるｘ値は、エミツタ・コンタクト層１′との
間に障壁を生ずるように（要すれば、後出の第
６図乃至第９図参照）、零から徐々に増加させ
て、前記のように厚さ約1000〔Å〕程度の成長
が終了したところでｘ＝0.3程度になるように
する。
法を適用しても良く、また、エミツタ層７に於
けるｘ値は、エミツタ・コンタクト層１′との
間に障壁を生ずるように（要すれば、後出の第
６図乃至第９図参照）、零から徐々に増加させ
て、前記のように厚さ約1000〔Å〕程度の成長
が終了したところでｘ＝0.3程度になるように
する。
第２図参照
(b) 蒸着法を適用することに依り、タングステン
膜を厚さ約200〔Å〕程度に形成し、通常のフオ
ト・リソグラフイ技術を適用することに依り、
前記タングステン膜をパターニングすることに
依り櫛状のベース電極２を形成する。
膜を厚さ約200〔Å〕程度に形成し、通常のフオ
ト・リソグラフイ技術を適用することに依り、
前記タングステン膜をパターニングすることに
依り櫛状のベース電極２を形成する。
第３図参照
(c) MBE法を適用することに依り、厚さ約4000
〔Å〕程度のn-型GaAsベース層３を形成する。
〔Å〕程度のn-型GaAsベース層３を形成する。
前記n-型GaAsベース層３に於ける不純物濃
度は１×1016〔cm-3〕程度とし、また、前記
MBE法の代わりにVPE法を適用しても良いこ
とは云うまでもない。
度は１×1016〔cm-3〕程度とし、また、前記
MBE法の代わりにVPE法を適用しても良いこ
とは云うまでもない。
第４図参照
(d) 引き続きMBE法或いはVPE法を適用するこ
とに依り、厚さ約2000〔Å〕程度のn+型GaAs
コレクタ層４を形成する。
とに依り、厚さ約2000〔Å〕程度のn+型GaAs
コレクタ層４を形成する。
第５図参照
(e) 蒸着法を適用することに依り、金（Au）・ゲ
ルマニウム（Ge）／Au膜を形成し、通常のフ
オト・リソグラフイ技術にてパターニングして
エミツタ電極５及びコレクタ電極６を形成す
る。尚、このパターニングには、Ｘ線リソグラ
フイ技術を適用することもできる。
ルマニウム（Ge）／Au膜を形成し、通常のフ
オト・リソグラフイ技術にてパターニングして
エミツタ電極５及びコレクタ電極６を形成す
る。尚、このパターニングには、Ｘ線リソグラ
フイ技術を適用することもできる。
第６図乃至第９図は前記のようにして製造した
PBTを動作させた場合を説明する為の図であつ
て、第６図及び第８図は空乏層の拡がりを説明す
る為の半導体装置の要部切断側面説明図、第７図
及び第９図はエネルギ・バンド・ダイヤグラムを
それぞれ表している。尚、第１図乃至第５図に関
して説明した記号と同じ記号で指示してある部分
は同部分であることを表している。
PBTを動作させた場合を説明する為の図であつ
て、第６図及び第８図は空乏層の拡がりを説明す
る為の半導体装置の要部切断側面説明図、第７図
及び第９図はエネルギ・バンド・ダイヤグラムを
それぞれ表している。尚、第１図乃至第５図に関
して説明した記号と同じ記号で指示してある部分
は同部分であることを表している。
図に於いて、８は空乏層、ｅ（〇印）はエレク
トロン、e′（●印）はホツト・エレクトロンをそ
れぞれ示している。
トロン、e′（●印）はホツト・エレクトロンをそ
れぞれ示している。
第６図及び第７図に見られる状態は、ベース電
極２間のベース層３が完全に空乏層化されていな
い為、ポテンシヤル・バリヤは低い状態にあるの
で、エレクトロンｅはエミツタ層７を通つてベー
ス層３に注入され、ホツト・エレクトロンe′とな
つてベース層３を高速で通過しコレクタ層４に到
達することになり、従つて、コレクタ電流が流れ
ることを表している。
極２間のベース層３が完全に空乏層化されていな
い為、ポテンシヤル・バリヤは低い状態にあるの
で、エレクトロンｅはエミツタ層７を通つてベー
ス層３に注入され、ホツト・エレクトロンe′とな
つてベース層３を高速で通過しコレクタ層４に到
達することになり、従つて、コレクタ電流が流れ
ることを表している。
第８図及び第９図に見られる状態は、ベース電
極２間のベース層３が完全に空乏層化されている
為、ポテンシヤル・バリヤは高い状態にあるの
で、エレクトロンｅはベース層３に注入されず、
従つて、コレクタ電流は流れないことを表してい
る。
極２間のベース層３が完全に空乏層化されている
為、ポテンシヤル・バリヤは高い状態にあるの
で、エレクトロンｅはベース層３に注入されず、
従つて、コレクタ電流は流れないことを表してい
る。
尚、ここでは、コレクタ層４にはエミツタ層７
に対して0.2〔Ｖ〕の電圧が印加されているものと
する。
に対して0.2〔Ｖ〕の電圧が印加されているものと
する。
このPBTでは、エミツタ層７からベース層３
に注入された電子ｅは、そこでポテンシヤル・エ
ネルギを失う代わりに運動エネルギを得ることに
依り、所謂、ホツト・エレクトロンとなつて通過
してコレクタ層４に到達するので、そのスピード
を向上し、約10〔ｐ・sec〕程度となる。
に注入された電子ｅは、そこでポテンシヤル・エ
ネルギを失う代わりに運動エネルギを得ることに
依り、所謂、ホツト・エレクトロンとなつて通過
してコレクタ層４に到達するので、そのスピード
を向上し、約10〔ｐ・sec〕程度となる。
尚、前記実施例では単体の半導体装置について
説明したが、これを集積回路とすることは簡単で
あり、例えば、半絶縁性GaAs基板上にn+型
GaAsエミツタ層など図示説明した各半導体層を
成長させ、後、選択的にメサ・エツチングなどし
てn+型GaAsエミツタ層の一部表面を露出し、そ
こからエミツタ電極を導出すれば良い。
説明したが、これを集積回路とすることは簡単で
あり、例えば、半絶縁性GaAs基板上にn+型
GaAsエミツタ層など図示説明した各半導体層を
成長させ、後、選択的にメサ・エツチングなどし
てn+型GaAsエミツタ層の一部表面を露出し、そ
こからエミツタ電極を導出すれば良い。
本発明に依る半導体装置に於いては、ベース層
及びコレクタ層に於ける禁制帯幅に比較して広い
禁制帯幅を有するエミツタ層と、該エミツタ層と
前記ベース層とで構成されるヘテロ接合面に接し
て該ベース層内に形成された櫛状或いは格子状の
ベース電極とを有してなる構造になつている。
及びコレクタ層に於ける禁制帯幅に比較して広い
禁制帯幅を有するエミツタ層と、該エミツタ層と
前記ベース層とで構成されるヘテロ接合面に接し
て該ベース層内に形成された櫛状或いは格子状の
ベース電極とを有してなる構造になつている。
このような構成になつているので、ヘテロ接合
を持たない通常のPBTと比較すると、エミツタ
層からベース層に注入される電子はホツト・エレ
クトロンとなつて高速で通過するので、半導体装
置のスイツチング・スピードは大きくなる。この
ような優れた特性が得られるのは、特に、本発明
に依る半導体装置のエミツタ層に於ける禁制帯幅
がベース層及びコレクタ層に比較して大であるこ
と、そして、ベース電極がエミツタ層に接すると
共にベース層内に設けられていること、の二点が
大きく依存している。即ち、このような構成にし
た場合、ホツトな状態でベース層に注入され電子
は直ちにベース電極の間を通過してしまい、従つ
て、高速性を維持できる。
を持たない通常のPBTと比較すると、エミツタ
層からベース層に注入される電子はホツト・エレ
クトロンとなつて高速で通過するので、半導体装
置のスイツチング・スピードは大きくなる。この
ような優れた特性が得られるのは、特に、本発明
に依る半導体装置のエミツタ層に於ける禁制帯幅
がベース層及びコレクタ層に比較して大であるこ
と、そして、ベース電極がエミツタ層に接すると
共にベース層内に設けられていること、の二点が
大きく依存している。即ち、このような構成にし
た場合、ホツトな状態でベース層に注入され電子
は直ちにベース電極の間を通過してしまい、従つ
て、高速性を維持できる。
因みに、GaAsからなるエミツタ層とコレクタ
層の間にｘ値を周期的に変化させた多層構造の
AlxGa1-xAs層を挟み、そのAlxGa1-xAs層内にベ
ース電極を設け、エミツタからベースに対してホ
ツト・エレクトロンを注入する構成の超格子
PBTが提案されている（要すれば、特開昭61−
94375号公報を参照）。然しながら、この超格子
PBTでは、電子がAlGaAs層中を走行するので、
GaAs層中に比較し、高速性で劣り、また、
AlGaAsに於けるΓ谷とＬ谷とのバンド・ギヤツ
プはGaAsに於けるそれよりも小さいことから、
同じ電圧を印加した場合、AlGaAsの方が谷間散
乱、即ち、電子がΓ谷からＬ谷に入り、有効質量
が大きくなつて速度が低下する現象が発生し易
く、この点でも高速性に劣るものである。
層の間にｘ値を周期的に変化させた多層構造の
AlxGa1-xAs層を挟み、そのAlxGa1-xAs層内にベ
ース電極を設け、エミツタからベースに対してホ
ツト・エレクトロンを注入する構成の超格子
PBTが提案されている（要すれば、特開昭61−
94375号公報を参照）。然しながら、この超格子
PBTでは、電子がAlGaAs層中を走行するので、
GaAs層中に比較し、高速性で劣り、また、
AlGaAsに於けるΓ谷とＬ谷とのバンド・ギヤツ
プはGaAsに於けるそれよりも小さいことから、
同じ電圧を印加した場合、AlGaAsの方が谷間散
乱、即ち、電子がΓ谷からＬ谷に入り、有効質量
が大きくなつて速度が低下する現象が発生し易
く、この点でも高速性に劣るものである。
尚、前記本発明半導体装置の構成を実現する為
の技術としては、例えば、MBE法を適用して禁
制帯幅が大きいエミツタ層を介挿するだけである
から、その実施は容易である。
の技術としては、例えば、MBE法を適用して禁
制帯幅が大きいエミツタ層を介挿するだけである
から、その実施は容易である。
第１図乃至第５図は本発明一実施例を製造する
場合を説明する為の工程要所に於ける半導体装置
の要部切断側面図、第６図は第１図乃至第５図に
関して説明される工程に依り製造された半導体装
置が動作状態にある場合を説明する為の要部切断
側面説明図、第７図はそのエネルギ・バンド・ダ
イヤグラム、第８図は同じく動作状態にある場合
を説明する為の要部切断側面説明図、第９図はそ
のエネルギ・バンド・ダイヤグラム、第１０図は
従来技術に依るPBTの要部切断側面図をそれぞ
れ表している。 図に於いて、１はn+型GaAsエミツタ層、２は
タングステン或いはタングステン・シリサイドな
ど高融点金属或いは高融点金属シリサイドからな
る櫛状或いは格子状のベース電極、３はn-型
GaAsベース層、４はn+型GaAsコレクタ層、５
はエミツタ電極、６はコレクタ電極、７はｎ型
AlGaAsエミツタ層をそれぞれ示している。
場合を説明する為の工程要所に於ける半導体装置
の要部切断側面図、第６図は第１図乃至第５図に
関して説明される工程に依り製造された半導体装
置が動作状態にある場合を説明する為の要部切断
側面説明図、第７図はそのエネルギ・バンド・ダ
イヤグラム、第８図は同じく動作状態にある場合
を説明する為の要部切断側面説明図、第９図はそ
のエネルギ・バンド・ダイヤグラム、第１０図は
従来技術に依るPBTの要部切断側面図をそれぞ
れ表している。 図に於いて、１はn+型GaAsエミツタ層、２は
タングステン或いはタングステン・シリサイドな
ど高融点金属或いは高融点金属シリサイドからな
る櫛状或いは格子状のベース電極、３はn-型
GaAsベース層、４はn+型GaAsコレクタ層、５
はエミツタ電極、６はコレクタ電極、７はｎ型
AlGaAsエミツタ層をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 １ ベース層及びコレクタ層に於ける禁制帯幅に
比較して広い禁制帯幅を有するエミツタ層と、 該エミツタ層と前記ベース層とで構成されるヘ
テロ接合面に接して該ベース層内に形成された櫛
状或いは格子状のベース電極と を有してなる半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242413A JPS61121369A (ja) | 1984-11-19 | 1984-11-19 | 半導体装置 |
| KR8508441A KR890004466B1 (en) | 1984-11-19 | 1985-11-12 | Semiconductor device |
| EP85308422A EP0183474B1 (en) | 1984-11-19 | 1985-11-19 | Semiconductor device |
| DE8585308422T DE3582653D1 (de) | 1984-11-19 | 1985-11-19 | Halbleiteranordnung. |
| US07/161,272 US4903090A (en) | 1984-11-19 | 1988-02-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242413A JPS61121369A (ja) | 1984-11-19 | 1984-11-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61121369A JPS61121369A (ja) | 1986-06-09 |
| JPH0354869B2 true JPH0354869B2 (ja) | 1991-08-21 |
Family
ID=17088755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59242413A Granted JPS61121369A (ja) | 1984-11-19 | 1984-11-19 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4903090A (ja) |
| EP (1) | EP0183474B1 (ja) |
| JP (1) | JPS61121369A (ja) |
| KR (1) | KR890004466B1 (ja) |
| DE (1) | DE3582653D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298787A (en) * | 1979-08-10 | 1994-03-29 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology including permeable base transistor |
| US5016074A (en) * | 1987-10-20 | 1991-05-14 | Bell Communications Research, Inc. | Epitaxial intermetallic contact for compound semiconductors |
| US5155561A (en) * | 1988-01-05 | 1992-10-13 | Massachusetts Institute Of Technology | Permeable base transistor having an electrode configuration for heat dissipation |
| DE4025269A1 (de) * | 1990-02-07 | 1991-08-08 | Forschungszentrum Juelich Gmbh | Elektronisches bauelement und verfahren zu dessen herstellung |
| US5047821A (en) * | 1990-03-15 | 1991-09-10 | Intevac, Inc. | Transferred electron III-V semiconductor photocathode |
| JPH03290975A (ja) * | 1990-04-09 | 1991-12-20 | Fujitsu Ltd | 縦型半導体装置 |
| TW372363B (en) * | 1996-04-04 | 1999-10-21 | Mitsubishi Electric Corp | Manufacturing method for static semiconductor memory apparatus and semiconductor apparatus and bipolar transistor |
| US5945701A (en) * | 1997-12-19 | 1999-08-31 | Northrop Grumman Corporation | Static induction transistor |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6835591B2 (en) * | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US7259410B2 (en) * | 2001-07-25 | 2007-08-21 | Nantero, Inc. | Devices having horizontally-disposed nanofabric articles and methods of making the same |
| US7566478B2 (en) * | 2001-07-25 | 2009-07-28 | Nantero, Inc. | Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6919592B2 (en) | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6574130B2 (en) * | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6911682B2 (en) | 2001-12-28 | 2005-06-28 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6924538B2 (en) * | 2001-07-25 | 2005-08-02 | Nantero, Inc. | Devices having vertically-disposed nanofabric articles and methods of making the same |
| AU2002348933A1 (en) * | 2001-11-21 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Heterojunction semiconductor device and method of manufacturing such device |
| US7176505B2 (en) * | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US7335395B2 (en) | 2002-04-23 | 2008-02-26 | Nantero, Inc. | Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6759693B2 (en) | 2002-06-19 | 2004-07-06 | Nantero, Inc. | Nanotube permeable base transistor |
| US6774052B2 (en) * | 2002-06-19 | 2004-08-10 | Nantero, Inc. | Method of making nanotube permeable base transistor |
| US7560136B2 (en) * | 2003-01-13 | 2009-07-14 | Nantero, Inc. | Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS526076B1 (ja) * | 1971-04-28 | 1977-02-18 | ||
| JPS5598871A (en) * | 1979-01-22 | 1980-07-28 | Semiconductor Res Found | Static induction transistor |
| US4378629A (en) * | 1979-08-10 | 1983-04-05 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology including permeable base transistor, fabrication method |
| US4353081A (en) * | 1980-01-29 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Graded bandgap rectifying semiconductor devices |
| JPS56124273A (en) * | 1980-03-04 | 1981-09-29 | Semiconductor Res Found | Semiconductor device |
| US4366493A (en) * | 1980-06-20 | 1982-12-28 | International Business Machines Corporation | Semiconductor ballistic transport device |
| FR2504732A1 (fr) * | 1981-04-27 | 1982-10-29 | Thomson Csf | Transistor tunnel a double heterojonction |
| FR2514949A1 (fr) * | 1981-10-16 | 1983-04-22 | Thomson Csf | Transistor a effet de champ a canal vertical |
| JPS60254778A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置 |
| JPS6194375A (ja) * | 1984-10-16 | 1986-05-13 | Nippon Telegr & Teleph Corp <Ntt> | 超格子ｐｂｔ |
-
1984
- 1984-11-19 JP JP59242413A patent/JPS61121369A/ja active Granted
-
1985
- 1985-11-12 KR KR8508441A patent/KR890004466B1/ko not_active Expired
- 1985-11-19 EP EP85308422A patent/EP0183474B1/en not_active Expired
- 1985-11-19 DE DE8585308422T patent/DE3582653D1/de not_active Expired - Lifetime
-
1988
- 1988-02-22 US US07/161,272 patent/US4903090A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0183474A2 (en) | 1986-06-04 |
| JPS61121369A (ja) | 1986-06-09 |
| EP0183474B1 (en) | 1991-04-24 |
| US4903090A (en) | 1990-02-20 |
| KR890004466B1 (en) | 1989-11-04 |
| EP0183474A3 (en) | 1987-10-21 |
| DE3582653D1 (de) | 1991-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0354869B2 (ja) | ||
| US4748484A (en) | Heterojunction field effect transistor | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| US5212404A (en) | Semiconductor device having a vertical channel of carriers | |
| EP0274866B1 (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JPH0459786B2 (ja) | ||
| JPS59181069A (ja) | 半導体装置 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JPS6376380A (ja) | 半導体装置 | |
| JPH02189978A (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JPH0337737B2 (ja) | ||
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0795598B2 (ja) | 半導体装置 | |
| JP2903590B2 (ja) | 半導体装置及びその製造方法 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| JP2611741B2 (ja) | 電子波方向性結合素子 | |
| JPH05102198A (ja) | 擬１次元電界効果トランジスタとその製造方法 | |
| JPH0546705B2 (ja) | ||
| JPH0239440A (ja) | 高速度トランジスタ | |
| JPH07273355A (ja) | 単一電子トンネリング効果素子およびその製造方法 | |
| JPH055180B2 (ja) | ||
| JPS6240771A (ja) | 半導体装置 | |
| JPH0217935B2 (ja) | ||
| JPH03133143A (ja) | 電界効果トランジスタおよびその製造方法 |