JPH055180B2 - - Google Patents
Info
- Publication number
- JPH055180B2 JPH055180B2 JP59242414A JP24241484A JPH055180B2 JP H055180 B2 JPH055180 B2 JP H055180B2 JP 59242414 A JP59242414 A JP 59242414A JP 24241484 A JP24241484 A JP 24241484A JP H055180 B2 JPH055180 B2 JP H055180B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- conductivity type
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
〔産業上の利用分野〕
本発明は、ホツト・エレクトロン・トランジス
タ（hot electron transistor：HET）と呼ばれ
る高速半導体装置を製造するのに好適な方法に関
する。 〔従来の技術〕 近年、分子線エピタキシヤル成長（molecular
beam epitaxy：MBE）技術が進歩したこともあ
つてヘテロ接合を利用した半導体装置の開発・研
究が盛んであり、HETもその１つである。 第５図は従来のHETを表す要部切断側面図で
ある。 図に於いて、１は半絶縁性GaAs基板、２はn+
型GaAsコレクタ・コンタクト層、３はｎ型
GaAsコレクタ層、４はｉ型AlGaAsコレクタ側
ポテンシヤル・バリヤ層、５はｎ型GaAsベース
層、６はｉ型AlGaAsエミツタ側ポテンシヤル・
バリヤ層、７はｎ型GaAsエミツタ層、８はn+型
GaAsエミツタ・コンタクト層、９は金（Au）・
ゲルマニウム（Ge）／Auからなるエミツタ電
極、１０はチタン（Ti）／白金（Pt）／Auから
なるシヨツトキ・ベース電極、１１はAu・Ge／
Auからなるコレクタ電極をそれぞれ示している。 ここで、前記各層に於けるデータを示すと次の
通りである。 コレクタ・コンタクト層２ 不純物濃度：２×1018〔cm-3〕 厚さ：5000〔Å〕 コレクタ層３ 不純物濃度：５×1017〔cm-3〕 厚さ：2000〔Å〕 コレクタ側ポテンシヤル・バリヤ層４ 厚さ：1500〔Å〕 ベース層５ 不純物濃度：５×1017〔cm-3〕 厚さ：1000〔Å〕 エミツタ側ポテンシヤル・バリヤ層６ 厚さ：500〔Å〕 エミツタ層７ 不純物濃度：５×1017〔cm-3〕 厚さ：500〔Å〕 エミツタ・コンタクト層８ 不純物濃度：２×1018〔cm-3〕 厚さ：1000〔Å〕 尚、ベース電極１０をシヨツトキ・コンタクト
にしてあるのは、その下方にあるコレクタ側ポテ
ンシヤル・バリヤ層４に依るバリヤを損傷しない
為である。 このHETに於いて、コレクタ・エミツタ間に
電圧VCEを印加しておき、ベース・エミツタ間に
電圧VBEを印加すると、エミツタ層７からのエレ
クトロンはエミツタ側ポテンシヤル・バリヤ層６
をトンネリングしてベース層５に注入され、そこ
でエレクトロンが有するポテンシヤル・エネルギ
が運動エネルギに変換され、高速のホツト・エレ
クトロンとなつて散乱を受けることなくコレクタ
側ポテンシヤル・バリヤ層４を越えてコレクタ層
３に到達するものである。 〔発明が解決しようとする問題点〕 前記説明した従来のHETに於いて、その電流
利得を向上するには、ベース層５を薄く形成する
ことが必要である。図示例では、厚さが1000〔Å〕
であるが、これを例えば200〔Å〕程度にすること
ができれば電流利得を著しく向上させることがで
きる。 然しながら、そのようにベース層５を薄く形成
した場合、ベース層５に於けるエミツタ接合部分
とベース電極１０との間に矢印で示してあるよう
に隙間が空いてしまうので、その部分に存在する
界面準位の影響に依り、そこから空乏層が延び出
ることになり、ベース層５が薄いと完全に空乏化
してしまい、ベース抵抗が著しく高くなつてトラ
ンジスタ動作をすることが不可能になる。 本発明は、ベース層を薄く形成して電流利得を
向上させ、しかも、ベース抵抗は高くならないよ
うにした高速半導体装置を製造する為の方法を提
供する。 〔問題点を解決するための手段〕 本発明に依る高速半導体装置の製造方法に於い
ては、基板上に一導電型コレクタ層及びコレクタ
側ポテンシヤル・バリヤ層及び一導電型ベース層
及びエミツタ側ポテンシヤル・バリヤ層及び一導
電型エミツタ層を順に形成する工程と、次いで、
前記一導電型エミツタ層上に高融点金属からなる
被膜を形成する工程と、次いで、前記高融点金属
からなる被膜及び前記一導電型エミツタ層をメサ
状にエツチングしてエミツタ電極を形成すると共
に前記一導電型エミツタ層を前記エミツタ電極と
同パターン化する工程と、次いで、前記エミツタ
電極をマスクとし前記一導電型ベース層に比較し
て高濃度の一導電型不純物の導入を行つて前記エ
ミツタ電極下方の一導電型ベース層に接すると共
に該一導電型ベース層が外部に表出されることの
ない位置に一導電型ベース・コンタクト領域を形
成する工程とが含まれている。 〔作用〕 前記構成に依ると、高不純物濃度のベース・コ
ンタクト領域がエミツタ電極をマスクとしてセル
フ・アライメント方式で形成されているので、該
エミツタ電極の下方において前記ベース・コンタ
クト領域に接しているベース層は如何に薄く形成
されていても、前記従来例のように空乏化される
ことはなく、従つて、ベース抵抗が高くなつてト
ランジスタ動作が妨げられるなどの問題は発生し
ない。 〔実施例〕 先ず、本発明一実施例を製造する場合について
説明することにする。 第１図乃至第４図は本発明一実施例を製造する
場合を解説する為に必要な工程要所に於ける高速
半導体装置の要部切断側面図であり、第５図に関
して説明した部分と同部分は同記号で指示してあ
る。 第１図参照 (a) MBE法を適用することに依り、第５図に関
する説明と同様にして基板１上にコレクタ・コ
ンタクト層２、コレクタ層３、コレクタ側ポテ
ンシヤル・バリヤ層４、ベース層５、エミツタ
側ポテンシヤル・バリヤ層６、エミツタ層７、
エミツタ・コンタクト層８を順に成長させる。 この場合に於ける各半導体層に関するデータ
は、ベース層５の厚みを除き、第５図に見られ
る従来例と同じである。 本実施例では、装置の電流利得を向上させる
為、ベース層５の厚さを200〔Å〕とした。 第２図参照 (b) 蒸着法を適用することに依り、タングステン
（Ｗ）系、或いは、モリブデン（Mo）系など
の高融点金属を材料とする被膜を厚さ2000〔Å〕
程度に形成する。 (c) フオト・リソグラフイ技術及び化学エツチン
グ法を適用することに依り、前記高融点金属か
らなる被膜のパターニングをしてエミツタ電極
９′を形成する。 (d) 選択ドライ・エツチング法を適用することに
依り、エミツタ電極９′をマスクとしてエミツ
タ・コンタクト層８及びエミツタ層７をメサ状
にエツチングし、エミツタ側ポテンシヤル・バ
リヤ層６を選択的に表出する。 第３図参照 (e) 厚さ約500〔Å〕程度の窒化アルミニウム
（AlN）膜を形成してから、イオン注入法を適
用することに依り、シリコン（Si）、セレン
（Se）、硫黄（Ｓ）、錫（Sn）などから選択され
たイオンを打ち込み、熱処理を加えて活性化
し、n+型ベース・コンタクト領域１２を形成
する。 この時のイオン注入のデータは次の通りであ
る。 ドーズ量：１×1013〔cm-2〕 加速電圧：60〔KeV〕 第４図参照 (f) ベース電極を形成する領域を残し、表面から
コレクタ・コンタクト層２に達するメサ・エツ
チングを行う。 これに依り、コレクタ電極を形成する為の領
域が形成される。 (g) 蒸着法を適用することに依り、例えばAu・
Ge／Au膜を厚さ約2000〔Å〕程度に形成する。 (h) フオト・リソグラフイ技術及び化学エツチン
グ法を適用することに依り、前記Au・Ge／
Au膜のパターニングを行い、次いで、合金化
の熱処理を行つてベース電極１０′及びコレク
タ電極１１を形成する。 第４図に見られる高速半導体装置に於いては、
高不純物濃度のベース・コンタクト領域１２がエ
ミツタ電極９′に対してセルフ・アライメント方
式で形成されているので界面準位に依る表面空乏
層の拡がりの影響を軽減できる。 〔発明の効果〕 本発明に依る高速半導体装置の製造方法に於い
ては、基板上に一導電型コレクタ層及びコレクタ
側ポテンシヤル・バリヤ層及び一導電型ベース層
及びエミツタ側ポテンシヤル・バリヤ層及び一導
電型エミツタ層を順に形成する工程と、次いで、
前記一導電型エミツタ層上に高融点金属からなる
被膜を形成する工程と、次いで、前記高融点金属
からなる被膜及び前記一導電型エミツタ層をメサ
状にエツチングしてエミツタ電極を形成すると共
に前記一導電型エミツタ層を前記エミツタ電極と
同パターン化する工程と、次いで、前記エミツタ
電極をマスクとし前記一導電型ベース層に比較し
て高濃度の一導電型不純物の導入を行つて前記エ
ミツタ電極下方の一導電型ベース層に接すると共
に該一導電型ベース層が外部に表出されることの
ない位置に一導電型ベース・コンタクト領域を形
成する工程とが含まれている。 前記工程を経て得られる高速半導体装置に於い
ては、電流利得が向上することは勿論のこと、高
不純物濃度のベース・コンタクト領域がエミツタ
電極に対してセルフ・アライメントで形成されて
いるので、前記従来の高速半導体装置に於ける如
き空乏層の大きな拡がりもないので、前記エミツ
タ電極の下方に在るベース層が如何に薄く形成さ
れていても、その空乏化を防ぐことができ、ベー
ス抵抗が高くなる虞はなく、そして、ベース電極
を引き出す為の精密なエツチング工程も不要とな
る。
タ（hot electron transistor：HET）と呼ばれ
る高速半導体装置を製造するのに好適な方法に関
する。 〔従来の技術〕 近年、分子線エピタキシヤル成長（molecular
beam epitaxy：MBE）技術が進歩したこともあ
つてヘテロ接合を利用した半導体装置の開発・研
究が盛んであり、HETもその１つである。 第５図は従来のHETを表す要部切断側面図で
ある。 図に於いて、１は半絶縁性GaAs基板、２はn+
型GaAsコレクタ・コンタクト層、３はｎ型
GaAsコレクタ層、４はｉ型AlGaAsコレクタ側
ポテンシヤル・バリヤ層、５はｎ型GaAsベース
層、６はｉ型AlGaAsエミツタ側ポテンシヤル・
バリヤ層、７はｎ型GaAsエミツタ層、８はn+型
GaAsエミツタ・コンタクト層、９は金（Au）・
ゲルマニウム（Ge）／Auからなるエミツタ電
極、１０はチタン（Ti）／白金（Pt）／Auから
なるシヨツトキ・ベース電極、１１はAu・Ge／
Auからなるコレクタ電極をそれぞれ示している。 ここで、前記各層に於けるデータを示すと次の
通りである。 コレクタ・コンタクト層２ 不純物濃度：２×1018〔cm-3〕 厚さ：5000〔Å〕 コレクタ層３ 不純物濃度：５×1017〔cm-3〕 厚さ：2000〔Å〕 コレクタ側ポテンシヤル・バリヤ層４ 厚さ：1500〔Å〕 ベース層５ 不純物濃度：５×1017〔cm-3〕 厚さ：1000〔Å〕 エミツタ側ポテンシヤル・バリヤ層６ 厚さ：500〔Å〕 エミツタ層７ 不純物濃度：５×1017〔cm-3〕 厚さ：500〔Å〕 エミツタ・コンタクト層８ 不純物濃度：２×1018〔cm-3〕 厚さ：1000〔Å〕 尚、ベース電極１０をシヨツトキ・コンタクト
にしてあるのは、その下方にあるコレクタ側ポテ
ンシヤル・バリヤ層４に依るバリヤを損傷しない
為である。 このHETに於いて、コレクタ・エミツタ間に
電圧VCEを印加しておき、ベース・エミツタ間に
電圧VBEを印加すると、エミツタ層７からのエレ
クトロンはエミツタ側ポテンシヤル・バリヤ層６
をトンネリングしてベース層５に注入され、そこ
でエレクトロンが有するポテンシヤル・エネルギ
が運動エネルギに変換され、高速のホツト・エレ
クトロンとなつて散乱を受けることなくコレクタ
側ポテンシヤル・バリヤ層４を越えてコレクタ層
３に到達するものである。 〔発明が解決しようとする問題点〕 前記説明した従来のHETに於いて、その電流
利得を向上するには、ベース層５を薄く形成する
ことが必要である。図示例では、厚さが1000〔Å〕
であるが、これを例えば200〔Å〕程度にすること
ができれば電流利得を著しく向上させることがで
きる。 然しながら、そのようにベース層５を薄く形成
した場合、ベース層５に於けるエミツタ接合部分
とベース電極１０との間に矢印で示してあるよう
に隙間が空いてしまうので、その部分に存在する
界面準位の影響に依り、そこから空乏層が延び出
ることになり、ベース層５が薄いと完全に空乏化
してしまい、ベース抵抗が著しく高くなつてトラ
ンジスタ動作をすることが不可能になる。 本発明は、ベース層を薄く形成して電流利得を
向上させ、しかも、ベース抵抗は高くならないよ
うにした高速半導体装置を製造する為の方法を提
供する。 〔問題点を解決するための手段〕 本発明に依る高速半導体装置の製造方法に於い
ては、基板上に一導電型コレクタ層及びコレクタ
側ポテンシヤル・バリヤ層及び一導電型ベース層
及びエミツタ側ポテンシヤル・バリヤ層及び一導
電型エミツタ層を順に形成する工程と、次いで、
前記一導電型エミツタ層上に高融点金属からなる
被膜を形成する工程と、次いで、前記高融点金属
からなる被膜及び前記一導電型エミツタ層をメサ
状にエツチングしてエミツタ電極を形成すると共
に前記一導電型エミツタ層を前記エミツタ電極と
同パターン化する工程と、次いで、前記エミツタ
電極をマスクとし前記一導電型ベース層に比較し
て高濃度の一導電型不純物の導入を行つて前記エ
ミツタ電極下方の一導電型ベース層に接すると共
に該一導電型ベース層が外部に表出されることの
ない位置に一導電型ベース・コンタクト領域を形
成する工程とが含まれている。 〔作用〕 前記構成に依ると、高不純物濃度のベース・コ
ンタクト領域がエミツタ電極をマスクとしてセル
フ・アライメント方式で形成されているので、該
エミツタ電極の下方において前記ベース・コンタ
クト領域に接しているベース層は如何に薄く形成
されていても、前記従来例のように空乏化される
ことはなく、従つて、ベース抵抗が高くなつてト
ランジスタ動作が妨げられるなどの問題は発生し
ない。 〔実施例〕 先ず、本発明一実施例を製造する場合について
説明することにする。 第１図乃至第４図は本発明一実施例を製造する
場合を解説する為に必要な工程要所に於ける高速
半導体装置の要部切断側面図であり、第５図に関
して説明した部分と同部分は同記号で指示してあ
る。 第１図参照 (a) MBE法を適用することに依り、第５図に関
する説明と同様にして基板１上にコレクタ・コ
ンタクト層２、コレクタ層３、コレクタ側ポテ
ンシヤル・バリヤ層４、ベース層５、エミツタ
側ポテンシヤル・バリヤ層６、エミツタ層７、
エミツタ・コンタクト層８を順に成長させる。 この場合に於ける各半導体層に関するデータ
は、ベース層５の厚みを除き、第５図に見られ
る従来例と同じである。 本実施例では、装置の電流利得を向上させる
為、ベース層５の厚さを200〔Å〕とした。 第２図参照 (b) 蒸着法を適用することに依り、タングステン
（Ｗ）系、或いは、モリブデン（Mo）系など
の高融点金属を材料とする被膜を厚さ2000〔Å〕
程度に形成する。 (c) フオト・リソグラフイ技術及び化学エツチン
グ法を適用することに依り、前記高融点金属か
らなる被膜のパターニングをしてエミツタ電極
９′を形成する。 (d) 選択ドライ・エツチング法を適用することに
依り、エミツタ電極９′をマスクとしてエミツ
タ・コンタクト層８及びエミツタ層７をメサ状
にエツチングし、エミツタ側ポテンシヤル・バ
リヤ層６を選択的に表出する。 第３図参照 (e) 厚さ約500〔Å〕程度の窒化アルミニウム
（AlN）膜を形成してから、イオン注入法を適
用することに依り、シリコン（Si）、セレン
（Se）、硫黄（Ｓ）、錫（Sn）などから選択され
たイオンを打ち込み、熱処理を加えて活性化
し、n+型ベース・コンタクト領域１２を形成
する。 この時のイオン注入のデータは次の通りであ
る。 ドーズ量：１×1013〔cm-2〕 加速電圧：60〔KeV〕 第４図参照 (f) ベース電極を形成する領域を残し、表面から
コレクタ・コンタクト層２に達するメサ・エツ
チングを行う。 これに依り、コレクタ電極を形成する為の領
域が形成される。 (g) 蒸着法を適用することに依り、例えばAu・
Ge／Au膜を厚さ約2000〔Å〕程度に形成する。 (h) フオト・リソグラフイ技術及び化学エツチン
グ法を適用することに依り、前記Au・Ge／
Au膜のパターニングを行い、次いで、合金化
の熱処理を行つてベース電極１０′及びコレク
タ電極１１を形成する。 第４図に見られる高速半導体装置に於いては、
高不純物濃度のベース・コンタクト領域１２がエ
ミツタ電極９′に対してセルフ・アライメント方
式で形成されているので界面準位に依る表面空乏
層の拡がりの影響を軽減できる。 〔発明の効果〕 本発明に依る高速半導体装置の製造方法に於い
ては、基板上に一導電型コレクタ層及びコレクタ
側ポテンシヤル・バリヤ層及び一導電型ベース層
及びエミツタ側ポテンシヤル・バリヤ層及び一導
電型エミツタ層を順に形成する工程と、次いで、
前記一導電型エミツタ層上に高融点金属からなる
被膜を形成する工程と、次いで、前記高融点金属
からなる被膜及び前記一導電型エミツタ層をメサ
状にエツチングしてエミツタ電極を形成すると共
に前記一導電型エミツタ層を前記エミツタ電極と
同パターン化する工程と、次いで、前記エミツタ
電極をマスクとし前記一導電型ベース層に比較し
て高濃度の一導電型不純物の導入を行つて前記エ
ミツタ電極下方の一導電型ベース層に接すると共
に該一導電型ベース層が外部に表出されることの
ない位置に一導電型ベース・コンタクト領域を形
成する工程とが含まれている。 前記工程を経て得られる高速半導体装置に於い
ては、電流利得が向上することは勿論のこと、高
不純物濃度のベース・コンタクト領域がエミツタ
電極に対してセルフ・アライメントで形成されて
いるので、前記従来の高速半導体装置に於ける如
き空乏層の大きな拡がりもないので、前記エミツ
タ電極の下方に在るベース層が如何に薄く形成さ
れていても、その空乏化を防ぐことができ、ベー
ス抵抗が高くなる虞はなく、そして、ベース電極
を引き出す為の精密なエツチング工程も不要とな
る。
第１図乃至第４図は本発明一実施例を解説する
為に必要な工程要所に於ける高速半導体装置の要
部切断側面図、第５図は従来技術に依る高速半導
体装置の要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２はn+
型GaAsコレクタ・コンタクト層、３はｎ型
GaAsコレクタ層、４はｉ型AlGaAsコレクタ側
ポテンシヤル・バリヤ層、５はｎ型GaAsベース
層、６はｉ型AlGaAsエミツタ側ポテンシヤル・
バリヤ層、７はｎ型GaAsエミツタ層、８はn+型
GaAsエミツタ・コンタクト層、９′は高融点金
属からなるエミツタ電極、１０′はAu・Ge／Au
からなるベース電極、１１はAu・Ge／Auから
なるコレクタ電極、１２はn+型ベース・コンタ
クト領域をそれぞれ表している。
為に必要な工程要所に於ける高速半導体装置の要
部切断側面図、第５図は従来技術に依る高速半導
体装置の要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２はn+
型GaAsコレクタ・コンタクト層、３はｎ型
GaAsコレクタ層、４はｉ型AlGaAsコレクタ側
ポテンシヤル・バリヤ層、５はｎ型GaAsベース
層、６はｉ型AlGaAsエミツタ側ポテンシヤル・
バリヤ層、７はｎ型GaAsエミツタ層、８はn+型
GaAsエミツタ・コンタクト層、９′は高融点金
属からなるエミツタ電極、１０′はAu・Ge／Au
からなるベース電極、１１はAu・Ge／Auから
なるコレクタ電極、１２はn+型ベース・コンタ
クト領域をそれぞれ表している。
Claims (1)
- 【特許請求の範囲】 １ 基板上に一導電型コレクタ層及びコレクタ側
ポテンシヤル・バリヤ層及び一導電型ベース層及
びエミツタ側ポテンシヤル・バリヤ層及び一導電
型エミツタ層を順に形成する工程と、 次いで、前記一導電型エミツタ層上に高融点金
属からなる被膜を形成する工程と、 次いで、前記高融点金属からなる被膜及び前記
一導電型エミツタ層をメサ状にエツチングしてエ
ミツタ電極を形成すると共に前記一導電型エミツ
タ層を前記エミツタ電極と同パターン化する工程
と、 次いで、前記エミツタ電極をマスクとし前記一
導電型ベース層に比較して高濃度の一導電型不純
物の導入を行つて前記エミツタ電極下方の一導電
型ベース層に接すると共に該一導電型ベース層が
外部に表出されることのない位置に一導電型ベー
ス・コンタクト領域を形成する工程と が含まれてなることを特徴とする高速半導体装置
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242414A JPS61121359A (ja) | 1984-11-19 | 1984-11-19 | 高速半導体装置の製造方法 |
| US06/781,787 US4617724A (en) | 1983-06-30 | 1985-09-30 | Process for fabricating heterojunction bipolar transistor with low base resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242414A JPS61121359A (ja) | 1984-11-19 | 1984-11-19 | 高速半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61121359A JPS61121359A (ja) | 1986-06-09 |
| JPH055180B2 true JPH055180B2 (ja) | 1993-01-21 |
Family
ID=17088766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59242414A Granted JPS61121359A (ja) | 1983-06-30 | 1984-11-19 | 高速半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121359A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5318624B2 (ja) * | 2009-03-27 | 2013-10-16 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2508707A1 (fr) * | 1981-06-26 | 1982-12-31 | Thomson Csf | Transistor balistique a multiples heterojonctions |
-
1984
- 1984-11-19 JP JP59242414A patent/JPS61121359A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61121359A (ja) | 1986-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61121369A (ja) | 半導体装置 | |
| JPH0261147B2 (ja) | ||
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH0324782B2 (ja) | ||
| JPS61188966A (ja) | 高速半導体装置の製造方法 | |
| JPH0326535B2 (ja) | ||
| JP2822400B2 (ja) | 半導体装置 | |
| JPH08102537A (ja) | 単一電子素子とその製造方法 | |
| JPS61121359A (ja) | 高速半導体装置の製造方法 | |
| JPS627159A (ja) | 半導体装置 | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JPS63314866A (ja) | バイボ−ラ・トランジスタ | |
| JPH0793318B2 (ja) | 半導体装置の製造方法 | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2568680B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JP2611162B2 (ja) | オーミツク電極の形成方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JPH1145992A (ja) | 微細構造半導体装置およびその製造法 | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH028454B2 (ja) | ||
| JPS61191076A (ja) | 化合物半導体装置の製造方法 | |
| JPS61158172A (ja) | 高速半導体装置 | |
| JPS62179765A (ja) | Ｍｉｓ型半導体装置の製造方法 |