JPH0354898B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル的にプログラムできる所定時
間だけロジツク信号を遅延させる遅延回路に関す
る。

背景技術とその問題点 ロジツク回路において、ロジツク（デジタル）
信号のタイミングは非常に重要である。信号路を
介してロジツク信号をロジツク回路に供給する場
合、このロジツク回路を最適に動作させるために
は、信号路の遅延時間が安定していなければなら
ない。また被数のロジツク信号を転送する場合、
これらロジツク信号の時間関係を維持するため、
各信号路の遅延時間は互いに等しくなければなら
ない。ロジツク・アナライザの如きロジツク測定
装置において、各信号路の遅延時間が異なつてい
ると、即ち各ロジツク信号のスキユー時間が異な
つていると、複数のロジツク信号の正確な時間関
係は測定できない。しかし、信号路の遅延時間は
信号路の長さ、信号路内のロジツク素子（例えば
IC）の伝搬遅延時間等により決定するため、信
号路の遅延時間は一定かつ安定ではない。特にロ
ジツク素子の伝搬遅延時間は製造条件に影響さ
れ、また温度により変動する。

よつて、信号路の遅延時間を調整するには可変
遅延回路が必要である。多くの可変遅延回路が提
案されているが、それらの１つを第１図に示す。
第１図において、バツフアIC（集積回路）１２〜
１８である４個の独立した遅延素子を直列接続
し、バツフア１２の入力端を遅延回路の入力端子
１０に接続する。端子対２０〜２８は各バツフア
の入力（又は出力）端及び遅延回路の出力端子３
０間に接続する。バツフア１２〜１８の代りに、
遅延線を遅延素子として用いてもよい。この可変
遅延回路の遅延時間を調整するには端子対２０〜
２８の１つを選択的に短絡する。しかし、遅延時
間を変更するには、前に短絡した端子対を開放し
てから他の端子対を短絡しなければならず、しば
しば遅延時間を変更するのは面倒である。また、
遅延時間を遠隔制御することもできない。更に遅
延時間を測定するには入力端子１０及び出力端子
３０におけるロジツク信号の時間関係を測定しな
ければならず、不便である。一方、他の従来の可
変遅延回路は第１図の端子対２０〜２８の代りに
機械的スイツチを用いている。しかし、これらス
イツチはかさ張り、第１図の欠点は改善されな
い。

発明の目的 したがつて本発明の目的は従来技術の上述の欠
点を改善したプログラム可能な遅延回路の提供に
ある。

発明の概要 本発明のプログラム可能な遅延回路は、入力端
子及び出力端子を有する遅延素子（遅延手段）
と、第１入力端子がこの遅延素子の入力端子に接
続され、第２入力端子がこの遅延素子の出力端子
に接続され、出力端子を有するマルチプレクサ
（遅延手段）とを具えている。このマルチプレク
サはその第１入力端子又は第２入力端子を選択的
にその出力端子に接続する。よつて、遅延回路は
プログラム可能となり、遅延素子の入力端子から
マルチプレクサの出力端子までの遅延時間は、こ
の遅延素子の伝搬遅延時間を含むか、含まないか
のいずれかとなる。

また本発明は、ロジツク・ゲート、バツフア又
は遅延線の如き少なくとも１個の遅延素子と、複
数のマルチプレクサとを具えている。入力マルチ
プレクサ（入力選択手段）は入力ロジツク信号又
は帰還ロジツク信号を選択し、その出力ロジツク
信号を遅延素子及び直接（非遅延）信号路に供給
する。出力マルチプレクサ（出力選択手段）は遅
延素子又は直接信号路を選択し、その出力の一部
は帰還信号となる。なお、この帰還は負帰還であ
る。入力マルチプレクサが入力ロジツク信号を選
択した場合（遅延モード）、遅延時間は出力マル
チプレクサの選択に応じて決まる。出力マルチプ
レクサが遅延素子を選択すれば、遅延時間は、遅
延素子と入力及び出力マルチプレクサの総合伝搬
遅延時間となる。また出力マルチプレクサが直接
信号路を選択すれば、遅延時間は入力及び出力マ
ルチプレクサの総合伝搬遅延時間となる。マルチ
プレクサはロジツク信号により制御できるので、
可変遅延回路はプログラム可能であり、遠隔制御
ができる。入力マルチプレクサが負帰還信号を選
択した場合（発振モード）、可変遅延回路は矩形
波信号を発振するリング発振器として動作する。
なお、この矩形波信号の周期は、可変遅延回路の
総合遅延時間の２倍になる。よつて、矩形波の周
波数又は周期を測定することにより、遅延時間を
容易に測定できる。更に、他の遅延素子及びマル
チプレクサを入力及び出力マルチプレクサ間に挿
入して、選択する遅延時間の種類を増してもよ
い。

実施例 以下、本発明の好適な実施例について説明す
る。第２図は本発明の原理を示すブロツク図であ
る。入力選択手段である入力マルチプレクサ
（MUX）３２はロジツク制御信号CIに応じて、
入力端子１０の入力ロジツク信号又は出力選択手
段である出力マルチプレクサ（MUX）３６から
の帰還ロジツク信号を選択する。マルチプレクサ
３２からの非反転出力信号は、直接的に、及び遅
延手段である遅延素子３４を介して出力マルチプ
レクサ３６に供給される。出力マルチプレクサ３
６はロジツク制御信号COに応じて、遅延素子３
４又は入力マルチプレクサ３２からの直接信号路
を選択する。出力マルチプレクサ３６の非反転出
力端を出力端子３０に接続し、またその反転出力
端を入力マルチプレクサ３２に帰還路（帰還手
段）を介して接続して帰還信号を供給する。遅延
素子３４は非反転素子なので、帰還信号は入力ロ
ジツク信号と逆相となり、この帰遠は負帰還とな
ることに留意すべきである。遅延素子３４はロジ
ツク・ゲート、バツフア、遅延線、CR又はLR回
路網でもよい。

遅延モードにおいては、制御信号CIによりマ
ルチプレクサ３２は入力ロジツク信号を選択す
る。第２図の回路の遅延時間は制御信号COによ
り制御する。マルチプレクサ３６が遅延素子３４
を選択すると、入力端子１０及び出力端子３０の
間にはマルチプレクサ３２及び３６と遅延素子３
４とが挿入され、遅延時間は、これら挿入された
素子の総合伝搬遅延時間により決まる。マルチプ
レクサ３６が直接信号を選択すると、入力端子１
０及び出力端子３０間にはマルチプレクサ３２及
び３６のみが挿入され、遅延時間はマルチプレク
サ３２及び３６の総合伝搬遅延時間で決まる。

発振モードにおいては、マルチプレクサ３２が
帰還信号を選択して、リング発振器を構成する。
出力端子３０から矩形波信号が得られ、その周期
は総合遅延時間の２倍である。よつて、出力端子
３０の矩形波信号の周波数又は周期を測定するこ
とにより、制御信号COが選択した実際の遅延時
間を容易に測定できる。

マルチプレクサ３２及び直流レベル（ロジツク
信号）により制御できるので、本発明の遅延回路
はプログラム可能であり、遠隔制御ができる。遅
延素子３４がロジツク・ゲート又はバツフアなら
ば、本発明の全部品をゲート・アレイの如きIC
で形成でき、遅延回路の構成が小形になる。帰還
信号は出力端子３０から得てもよいが、この場
合、インバータを帰還路に挿入するか、遅延素子
３４を反転素子とするようにしても良い。

第３図は本発明の第１実施例のブロツク図であ
る。この実施例では、入力マルチプレクサ３２及
び出力マルチプレクサ３６間に、２個のマルチプ
レクサ及び７個の遅延素子が存在する。遅延素子
は、アンド・ゲート３８、ナンド・ゲート４４，
５４及びインバータ４２，４８，５０，５２であ
る。アンド・ゲート３８をマルチプレクサ３２及
び４０間に挿入し、インバータ４２及びナンド・
ゲート４４をマルチプレクサ４０及び４６間に挿
入し、インバータ４８〜５２及びナンド・ゲート
５４をマルチプレクサ４６及び３６間に挿入す
る。ゲート３８，４４及び５４の各一方の入力端
を端子５６に接続し、これから無能信号
（）を受ける。この無能信号は回路の
試験の際に役立つ。ロジツク信号の立上り縁及び
立下り縁の伝搬速度の差を補償するために、全マ
ルチプレクサの反転出力を用いている点に留意す
べきである。端子５６のロジツク・レベルは通常
「高」である。制御信号CIが遅延モード又は発振
モーを選択し、制御信号C₀、C₁及びC₂が遅延時
間を調整する。なお、信号CI及びCOは夫々ロジ
ツク制御信号のLSB及びMSBに対応する。第３
図の全素子はIC内に形成してもよい。

第４Ａ図及び第４Ｂ図を合成したものは本発明
の第２実施例のブロツク図である。この実施例は
３つの信号遅延路を含んでおり、各遅延路は入力
マルチプレクサ３２、出力マルチプレクサ３６、
遅延素子としてのナンド・ゲート６０〜６６及び
７０〜７４、遅延素子としてのマルチプレクサ６
８，７６，７８及び８０、遅延時間選択器として
のマルチプレクサ４０，４６及び５８を具えてい
る（図の参照番号には各遅延路毎に−１、−２及
び−３を付加している）。ナンド・ゲート６０，
６２，６４，７２及び７４の各々はその一方の入
力端に「高」レベルＨを受けるので、インバータ
として動作する。またマルチプレクサ６８及び７
６の各々は選択端子Ｓ及び入力端子D₁に「低」
レベルＬを受けるので、常に入力端子DOを選択
している。ナンド・ゲート６６，７０及びマルチ
プレクサ７８，８０は端子５６からの無能信号を
受ける。無能信号が「高」レベルの場合、ナン
ド・ゲート６６及び７０は付勢され、マルチプレ
クサ７８及び８０は入力端子D₁を選択する。無
能信号が「低」レベルの場合、ナンド・ゲート６
６及び７０は付勢されず、マルチプレクサ７８及
び８０は入力端子DOを選択するので、遅延信号
路はオフになる。マルチプレクサ３６−１の非反
転出力端Ｑをマルチプレクサ３２−２の入力端
D₁に接続し、マルチプレクサ３６−２の非反転
出力端Ｑをマルチプレクサ３２−３の入力端D₁
に接続し、ナンド・ゲート（インバータとして作
用）８２を介してマルチプレクサ３６−３の非反
転出力端Ｑをマルチプレクサ３２−１の入力端
D₁に接続する。第３図の実施例と同様に、制御
信号CIは遅延モード及び発振モードの一方を選
択し、制御信号がCO〜C₃は遅延時間を調整し、
信号CO及びC₁は夫々ロジツク制御信号のLSB及
びMSBになる。この実施例はナンド・ゲート及
びマルチプレクサを遅延素子として用いているの
で、遅延時間の多くの組合せが可能となる。

遅延モーにおいて、制御信号CIは「低」レベ
ルなので、マルチプレクサ３２は入力端子１０を
選択する。よつて、各遅延路は独立に動作し、信
号CO〜C₃が遅延時間を制御する。発振モードに
おいて、マルチプレクサ３２は入力端D₁を選択
し、３つの遅延路は単一の閉ループとして接続
し、リング発振器を構成する。発振矩形波信号の
周波数又は周期は、３つの遅延路の総合遅延時間
で決まる。各遅延路の遅延時間は互いに等しく、
総合遅延路の遅延時間は各遅延時間の３倍なの
で、発振周波数は低くなる。よつて、この周波数
の測定が容易になる。図示の如く、第４図の回路
は３つの遅延路を共通に制御する。しかし、各遅
延路を独立に制御し、異なるスキユー時間の３つ
のロジツク信号を互いに一致させるようにしても
よい。第４図の全ロジツク素子をIC内に形成し
てもよい。

上述は本発明の好適な実施例について説明した
が、当業者には本発明の要旨を逸脱することなく
種々の変更が可能なことが理解できよう。例え
ば、ラツチ回路をロジツク制御信号及び無能信号
用に設けてもよい。

発明の効果 上述から理解できる如く、本発明のプログラム
可能な遅延回路によれば、遅延時間をデジタル的
に、かつ遠隔制御で調整できる。また、この遅延
回路はリング発振器としても動作するので、遅延
時間の測定が容易である。更に全部品をIC内に
形成できる。

又、出力マルチプレクサの出力信号を入力マル
チプレクサの入力端子に負帰還しているので、入
力マルチプレクサがこの負帰還の信号を選択した
場合、遅延回路全体がリング発振器を構成する。
すなわち、帰還路に単安定マルチバイブレータの
如き素子を挿入することなく発振器を構成でき
る。この発振周波数又は周期により遅延時間を容
易に測定できる。遅延手段等による遅延時間は、
単安定マルチバイブレータの時定数より短くても
発振器が構成できるので、短い遅延時間も正確に
知ることができる。

更に、遅延手段には、無能信号により所定のロ
ジツク・レベルを発生する少なくとも１個のロジ
ツク手段を有するので、遅延回路が故障の際、マ
ルチプレクサの選択と組み合わせることより、故
障個所を容易に発見できる。

【図面の簡単な説明】

第１図は従来の可変遅延回路のブロツク図、第
２図は本発明の原理を示すブロツク図、第３図は
本発明の第１実施例のブロツク図、第４Ａ図及び
第４Ｂ図は本発明の第２実施例のブロツク図であ
る。 図において、３２は入力マルチプレクサ、３６
は出力マルチプレクサ、３８，４０，４２，４
４，４６，４８，５０，５２，５４は遅延手段、
出力マルチプレクサ３６の出力端子から入力マル
チプレクサ３２の入力端子への接続線は帰還手段
である。

Claims (1)

1. 【特許請求の範囲】 １ 第１入力端子及び入力ロジツク信号が供給さ
   れる第２入力端子を有し、これら第１及び第２入
   力端子の一方に供給される信号を選択する入力マ
   ルチプレクサと、 該入力マルチプレクサからの出力信号が供給さ
   れる遅延手段と、 上記入力マルチプレクサからの出力信号及び該
   遅延手段からの出力信号が夫々供給される第１及
   び第２入力端子を有し、これら第１及び第２入力
   端子の一方に供給される信号を選択する出力マル
   チプレクサと、 該出力マルチプレクサの出力信号を上記入力マ
   ルチプレクサの上記第１入力端子に負帰還する帰
   還手段とを具え、 上記遅延手段は、無能信号により所定ロジツ
   ク・レベルを発生する少なくとも１個のロジツク
   手段を有することを特徴とするプログラム可能な
   遅延回路。