JPH035635B2 - - Google Patents
Info
- Publication number
- JPH035635B2 JPH035635B2 JP958083A JP958083A JPH035635B2 JP H035635 B2 JPH035635 B2 JP H035635B2 JP 958083 A JP958083 A JP 958083A JP 958083 A JP958083 A JP 958083A JP H035635 B2 JPH035635 B2 JP H035635B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- control
- data transmission
- processing device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 77
- 238000012806 monitoring device Methods 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、データ伝送システムにおける遠隔制
御方式に関する。
御方式に関する。
従来技術
遠隔地に置かれた複数のデータ処理装置間を、
伝送回線で接続して分散処理を行なうデータ伝送
システムにおいて、遠隔地に置かれたデータ処理
装置に対して電源立ち上げやイニシヤル・プログ
ラム・ロード(IPL)等の制御を、データ処理装
置毎にオペレータを置くことなく行なうには、次
のような方式がとられている。
伝送回線で接続して分散処理を行なうデータ伝送
システムにおいて、遠隔地に置かれたデータ処理
装置に対して電源立ち上げやイニシヤル・プログ
ラム・ロード(IPL)等の制御を、データ処理装
置毎にオペレータを置くことなく行なうには、次
のような方式がとられている。
第1図を参照すると、従来の伝送システムにお
いては、各データ処理装置Aに制御機構Bを付加
し、その制御機構Bに対して集中監視装置Cから
制御信号を送るという方式がとられている。
いては、各データ処理装置Aに制御機構Bを付加
し、その制御機構Bに対して集中監視装置Cから
制御信号を送るという方式がとられている。
したがつて、各データ処理装置Aは制御機構B
を常時備えておかなければならず、また遠隔制御
を行なえるのは集中監視装置Cのみであるという
欠点がある。
を常時備えておかなければならず、また遠隔制御
を行なえるのは集中監視装置Cのみであるという
欠点がある。
本発明の目的は上述の欠点を解決し、遠隔制御
用のマイクロプログラムの常備を不要にしてメモ
リ効率を改良し、しかも任意のデータ処理装置が
他の任意のデータ処理装置に対して遠隔制御を行
なえるようにした遠隔制御方式を提供することに
ある。
用のマイクロプログラムの常備を不要にしてメモ
リ効率を改良し、しかも任意のデータ処理装置が
他の任意のデータ処理装置に対して遠隔制御を行
なえるようにした遠隔制御方式を提供することに
ある。
発明の構成
本発明の方式は、複数のデータ処理装置と、こ
れらのデータ処理装置と接続した複数のデータ伝
送装置と、監視装置と、前記複数のデータ伝送装
置および前記監視装置を接続した共通伝送路とを
備えたデータ伝送システムの遠隔制御方式におい
て、 前記監視装置は、 データ処理装置制御用マイクロプログラムを格
納する制御記憶手段と、 複数のデータ処理装置のいずれか1つから指示
に応答して前記マイクロプログラム中から他の1
つのデータ処理装置を制御するためのマイクロ命
令を選択する選択手段と、 この選択手段で選択されたマイクロ命令を前記
他の1つのデータ処理装置と接続したデータ伝送
装置に送信する送信手段と、 前記他の1つのデータ処理装置と接続したデー
タ伝送装置からのマイクロ命令格納完了を示す信
号に応答して該データ伝送装置を制御することが
可能であることを表示する表示フレームを前記複
数のデータ処理装置のいずれた1つに送信する送
信手段と、 前記他の1つのデータ処理装置を除く複数のデ
ータ処理装置のうちの予め定めた1つは、 前記監視装置からの前記表示フレームに応答し
て前記他の1つのデータ処理装置と接続したデー
タ伝送装置を制御するための制御フレームを送出
する手段とを備え、 前記データ伝送装置の少なくとも1つは、 前記監視装置からのマイクロ命令を格納する制
御記憶手段と、 この制御記憶手段へのマイクロ命令格納動作完
了に応答して前記完了を示す信号を前記監視装置
に送信する手段と、 前記複数のデータ処理装置のいずれか1つから
の前記制御フレームの受信に応答して前記制御記
憶手段から読み出された前記マイクロ命令を解読
し前記複数のデータ処理装置のいずれか1つに解
読結果信号を送信する手段とを備えたことを特徴
とする。
れらのデータ処理装置と接続した複数のデータ伝
送装置と、監視装置と、前記複数のデータ伝送装
置および前記監視装置を接続した共通伝送路とを
備えたデータ伝送システムの遠隔制御方式におい
て、 前記監視装置は、 データ処理装置制御用マイクロプログラムを格
納する制御記憶手段と、 複数のデータ処理装置のいずれか1つから指示
に応答して前記マイクロプログラム中から他の1
つのデータ処理装置を制御するためのマイクロ命
令を選択する選択手段と、 この選択手段で選択されたマイクロ命令を前記
他の1つのデータ処理装置と接続したデータ伝送
装置に送信する送信手段と、 前記他の1つのデータ処理装置と接続したデー
タ伝送装置からのマイクロ命令格納完了を示す信
号に応答して該データ伝送装置を制御することが
可能であることを表示する表示フレームを前記複
数のデータ処理装置のいずれた1つに送信する送
信手段と、 前記他の1つのデータ処理装置を除く複数のデ
ータ処理装置のうちの予め定めた1つは、 前記監視装置からの前記表示フレームに応答し
て前記他の1つのデータ処理装置と接続したデー
タ伝送装置を制御するための制御フレームを送出
する手段とを備え、 前記データ伝送装置の少なくとも1つは、 前記監視装置からのマイクロ命令を格納する制
御記憶手段と、 この制御記憶手段へのマイクロ命令格納動作完
了に応答して前記完了を示す信号を前記監視装置
に送信する手段と、 前記複数のデータ処理装置のいずれか1つから
の前記制御フレームの受信に応答して前記制御記
憶手段から読み出された前記マイクロ命令を解読
し前記複数のデータ処理装置のいずれか1つに解
読結果信号を送信する手段とを備えたことを特徴
とする。
発明の実施例
次に本発明について、図面を参照して詳細に説
明する。
明する。
第2図を参照すると、本発明を適用するデータ
伝送システムは、共通伝送回線としてのループ状
の伝送路を備え、これにデータ伝送装置を3台、
監視装置を1台接続して構成されている。データ
処理装置6,7および8はそれぞれデータ伝送装
置3,4および5を介してループ状伝送回線1で
相互接続されている。データ処理装置6〜8のう
ちの各々は、任意のデータ処理装置に対してデー
タ伝送装置およびループ状伝送回線を介して通常
のフレーム転送をすることができる。監視装置2
は制御用の各種オプシヨナル・フアームウエアを
記憶管理しており、これを任意のデータ処理装置
の要求により必要に応じて任意データ伝送装置中
の制御メモリにロードできる。
伝送システムは、共通伝送回線としてのループ状
の伝送路を備え、これにデータ伝送装置を3台、
監視装置を1台接続して構成されている。データ
処理装置6,7および8はそれぞれデータ伝送装
置3,4および5を介してループ状伝送回線1で
相互接続されている。データ処理装置6〜8のう
ちの各々は、任意のデータ処理装置に対してデー
タ伝送装置およびループ状伝送回線を介して通常
のフレーム転送をすることができる。監視装置2
は制御用の各種オプシヨナル・フアームウエアを
記憶管理しており、これを任意のデータ処理装置
の要求により必要に応じて任意データ伝送装置中
の制御メモリにロードできる。
第3図を参照すると、データ伝送装置中の一実
施例は、ループ状伝送回線からのフレームデータ
を受信する受信回路101、受信フレームの種別
を判別して制御を行なう受信制御回路102、ル
ープ状伝送回線へのフレーム・データ送信回路1
03、これを制御する送信制御回路104、フア
ームウエアの実行アドレスを制御するシーケンサ
(SQ)105、フアームウエアが常駐している読
出専用制御メモリ(CS/ROM)106、必要時
のみフアームウエアがロードされる読み書き可能
制御メモリ(CS/ROM)107、これらの制御
メモリヘアドレスを供給するアドレス・レジスタ
(MAR)108、制御メモリ106または10
7から読み出された内容を格納するマイクロ命令
レジスタ(MIR)109およびこのレジスタ1
09の内容を解釈してマイクロ命令を実行するマ
イクロ命令実行回路110を含む。
施例は、ループ状伝送回線からのフレームデータ
を受信する受信回路101、受信フレームの種別
を判別して制御を行なう受信制御回路102、ル
ープ状伝送回線へのフレーム・データ送信回路1
03、これを制御する送信制御回路104、フア
ームウエアの実行アドレスを制御するシーケンサ
(SQ)105、フアームウエアが常駐している読
出専用制御メモリ(CS/ROM)106、必要時
のみフアームウエアがロードされる読み書き可能
制御メモリ(CS/ROM)107、これらの制御
メモリヘアドレスを供給するアドレス・レジスタ
(MAR)108、制御メモリ106または10
7から読み出された内容を格納するマイクロ命令
レジスタ(MIR)109およびこのレジスタ1
09の内容を解釈してマイクロ命令を実行するマ
イクロ命令実行回路110を含む。
第4図を参照すると、第2図の前記監視装置2
は、受信フレームの制御を行なう受信制御部20
1、送信フレームの制御を行なう送信制御部20
2、および種々のオプシヨナル・フアームウエア
を記憶・管理する記憶部203から構成される。
は、受信フレームの制御を行なう受信制御部20
1、送信フレームの制御を行なう送信制御部20
2、および種々のオプシヨナル・フアームウエア
を記憶・管理する記憶部203から構成される。
第5図を参照すると、第2図のデータ処理装置
6〜8のそれぞれは、受信部301、送信部30
2および制御部303から構成される。
6〜8のそれぞれは、受信部301、送信部30
2および制御部303から構成される。
今、一例として、第2図の構成においてデータ
処理装置7がデータ処理装置6の電源を立ち上げ
る制御を行なう動作を第6図を参照して詳細に説
明する。データ処理装置7から送信されたフアー
ムウエア・ロード要求フレームを監視装置2の受
信制御部201が検出すると、その内容が解読さ
れる。この例では記憶部203に格納されている
複数のマイクロプログラムの中から電源制御用マ
イクロプログラムが読出され、その送信制御部2
02に送られる。フアームウエア・ロード・フレ
ームによりデータ伝送装置3宛に送信される。デ
ータ伝送装置3の受信制御回路102は受信回路
101を介してこの自局宛フアームウエア・ロー
ド・フレームを検出すると、フレーム中のマイク
ロプログラムをCS/RAM107に書き込む。こ
れが完了すると送信制御回路104が起動され
て、フアームウエア・ロードの完了通知フレーム
が監視装置2宛に送信される。監視装置2が受信
制御部201で完了通知フレームを検出すると、
送信制御部202が起動されて、データ伝送装置
3が制御動作可能であることを通知するフレーム
がデータ処理装置7宛に送信される。データ処理
装置7の制御部303は、受信部301を介して
受信したフレームが制御動作可能通知フレームで
あることを検出すると、送信部302に起動をか
けて、電源立ち上げ制御用フレームをデータ伝送
装置3宛に送信する。データ伝送装置3におい
て、その受信制御回路102が自局宛制御フレー
ムを検知すると、シーケンサ105へ信号を送つ
てフアームウエア実行シーケンスをCS/ROM1
06に常駐の通常フアームウエアからCS/ROM
107にロードされたオプシヨナル・フアームウ
エアへと移す。そして、オプシヨナル・フアーム
ウエア制御のもとに、受信された制御フレームの
内容がフアームウエア実行回路で解読され、デー
タ処理装置6へ電源立ち上げ制御信号が送られ、
データ処理装置6において電源が立ち上げられ
る。
処理装置7がデータ処理装置6の電源を立ち上げ
る制御を行なう動作を第6図を参照して詳細に説
明する。データ処理装置7から送信されたフアー
ムウエア・ロード要求フレームを監視装置2の受
信制御部201が検出すると、その内容が解読さ
れる。この例では記憶部203に格納されている
複数のマイクロプログラムの中から電源制御用マ
イクロプログラムが読出され、その送信制御部2
02に送られる。フアームウエア・ロード・フレ
ームによりデータ伝送装置3宛に送信される。デ
ータ伝送装置3の受信制御回路102は受信回路
101を介してこの自局宛フアームウエア・ロー
ド・フレームを検出すると、フレーム中のマイク
ロプログラムをCS/RAM107に書き込む。こ
れが完了すると送信制御回路104が起動され
て、フアームウエア・ロードの完了通知フレーム
が監視装置2宛に送信される。監視装置2が受信
制御部201で完了通知フレームを検出すると、
送信制御部202が起動されて、データ伝送装置
3が制御動作可能であることを通知するフレーム
がデータ処理装置7宛に送信される。データ処理
装置7の制御部303は、受信部301を介して
受信したフレームが制御動作可能通知フレームで
あることを検出すると、送信部302に起動をか
けて、電源立ち上げ制御用フレームをデータ伝送
装置3宛に送信する。データ伝送装置3におい
て、その受信制御回路102が自局宛制御フレー
ムを検知すると、シーケンサ105へ信号を送つ
てフアームウエア実行シーケンスをCS/ROM1
06に常駐の通常フアームウエアからCS/ROM
107にロードされたオプシヨナル・フアームウ
エアへと移す。そして、オプシヨナル・フアーム
ウエア制御のもとに、受信された制御フレームの
内容がフアームウエア実行回路で解読され、デー
タ処理装置6へ電源立ち上げ制御信号が送られ、
データ処理装置6において電源が立ち上げられ
る。
以上をまとめると、この電源制御における各装
置の動作は第6図のフローチヤートのようにな
る。
置の動作は第6図のフローチヤートのようにな
る。
なお、上述においてはデータ処理装置7がデー
タ処理装置6の電源立ち上げ制御を行なう場合に
ついて説明したが、制御データ処理装置および、
被制御データ処理装置は任意であり、また目的と
する制御の内容も、ロードされるフアームウエア
の種類を選択することにより、インシヤライス・
ダンプ等、いろいろと考えられる。また、共通伝
送回線についても、ループ状の伝送路を例として
あげたが、その他にもいろいろな伝送回線の適用
が考えられ、たとえば、バス状の伝送路の場合に
は第7図のようになる。第7図のデータ伝送シス
テムは、第2図のデータ伝送システムの例におけ
るループ状伝送回線1を、バス状伝送回線401
に置き換えた例である。データ処理装置404は
第2図のデータ処理装置6〜8に相当し、データ
伝送装置403は第2図のデータ伝送装置3〜5
に相当し、監視装置402は第2図の監視装置2
に相当する。第7図のデータ伝送システムにおけ
る遠隔制御を行なう時の動作については第2図の
データ伝送システムにおける場合の動作と全く同
じである。
タ処理装置6の電源立ち上げ制御を行なう場合に
ついて説明したが、制御データ処理装置および、
被制御データ処理装置は任意であり、また目的と
する制御の内容も、ロードされるフアームウエア
の種類を選択することにより、インシヤライス・
ダンプ等、いろいろと考えられる。また、共通伝
送回線についても、ループ状の伝送路を例として
あげたが、その他にもいろいろな伝送回線の適用
が考えられ、たとえば、バス状の伝送路の場合に
は第7図のようになる。第7図のデータ伝送シス
テムは、第2図のデータ伝送システムの例におけ
るループ状伝送回線1を、バス状伝送回線401
に置き換えた例である。データ処理装置404は
第2図のデータ処理装置6〜8に相当し、データ
伝送装置403は第2図のデータ伝送装置3〜5
に相当し、監視装置402は第2図の監視装置2
に相当する。第7図のデータ伝送システムにおけ
る遠隔制御を行なう時の動作については第2図の
データ伝送システムにおける場合の動作と全く同
じである。
発明の効果
本発明には、データ伝送システムにおいて、必
要時のみデータ伝送装置にフアームウエアのロー
ドを行なえば、通常のフレーム転送により、任意
のデータ処理装置から任意のデータ処理装置に対
して遠隔制御を行なうことができ、しかもメモリ
効率も良いという効果がある。
要時のみデータ伝送装置にフアームウエアのロー
ドを行なえば、通常のフレーム転送により、任意
のデータ処理装置から任意のデータ処理装置に対
して遠隔制御を行なうことができ、しかもメモリ
効率も良いという効果がある。
第1図は、従来のデータ伝送システムを示す
図、第2図は、本発明におけるデータ伝送システ
ム(ループ状伝送路の場合)を示す図、第3図
は、データ伝送装置の本発明に係る部分の回路を
示す図、第4図は、監視装置の構成を示す図、第
5図は、データ処理装置の構成を示す図、第6図
は、本発明の一実施例の動作を示すフローチヤー
ト、および第7図は、本発明におけるデータ伝送
システム(バス状伝送路の場合)を示す図であ
る。 第1図から第7図において、A……データ処理
装置、B……制御機構、C……集中監視装置、1
……ループ状伝送回線、2……監視装置、3〜5
……データ伝送装置、6〜8……データ処理装
置、101……受信回路、102……受信制御回
路、103……送信回路、104……送信制御回
路、105……シーケンサ、106……読出専用
制御メモリ(CS/ROM)、107……読み書き
可能制御メモリ(CS/RAM)、108……アド
レス・レジスタ(MAR)、109……マイクロ
命令レジスタ(MIR)、110……マイクロ命令
実行回路、201……受信制御部、202……送
信制御部、203……記憶部、301……受信
部、302……送信部、303……制御部、40
1……バス状伝送回線、402……監視装置
(SVU)、403……データ伝送装置(NS)、4
04……データ処理装置(ES)。
図、第2図は、本発明におけるデータ伝送システ
ム(ループ状伝送路の場合)を示す図、第3図
は、データ伝送装置の本発明に係る部分の回路を
示す図、第4図は、監視装置の構成を示す図、第
5図は、データ処理装置の構成を示す図、第6図
は、本発明の一実施例の動作を示すフローチヤー
ト、および第7図は、本発明におけるデータ伝送
システム(バス状伝送路の場合)を示す図であ
る。 第1図から第7図において、A……データ処理
装置、B……制御機構、C……集中監視装置、1
……ループ状伝送回線、2……監視装置、3〜5
……データ伝送装置、6〜8……データ処理装
置、101……受信回路、102……受信制御回
路、103……送信回路、104……送信制御回
路、105……シーケンサ、106……読出専用
制御メモリ(CS/ROM)、107……読み書き
可能制御メモリ(CS/RAM)、108……アド
レス・レジスタ(MAR)、109……マイクロ
命令レジスタ(MIR)、110……マイクロ命令
実行回路、201……受信制御部、202……送
信制御部、203……記憶部、301……受信
部、302……送信部、303……制御部、40
1……バス状伝送回線、402……監視装置
(SVU)、403……データ伝送装置(NS)、4
04……データ処理装置(ES)。
Claims (1)
- 【特許請求の範囲】 1 複数のデータ処理装置と、これらのデータ処
理装置と接続した複数のデータ伝送装置と、監視
装置と、前記複数のデータ伝送装置および前記監
視装置を接続した共通伝送路とを備えたデータ伝
送システムの遠隔制御方式において、 前記監視装置は、 複数のデータ処理装置制御用マイクロプログラ
ムを格納する制御記憶手段と、 複数のデータ処理装置のいずれか1つからの指
示に応答して前記マイクロプログラム中から他の
1つのデータ処理装置を制御するためのマイクロ
プログラムを選択する選択手段と、 この選択手段で選択されたマイクロプログラム
を前記他の1つのデータ処理装置と接続したデー
タ伝送装置に送信する送信手段と、 前記他の1つのデータ処理装置と接続したデー
タ伝送装置からのマイクロプログラム格納完了を
示すフレームに応答して該データ処理装置を制御
することが可能であることを通知する通知フレー
ムを前記複数のデータ処理装置のいずれか1つに
送信する送信手段と、 前記データ処理装置は、 前記監視装置からの前記通知フレームに応答し
て前記他の1つのデータ処理装置を制御するため
の制御フレームを送出する手段とを備え、 前記データ伝送装置は、 前記監視装置からのマイクロプログラムを格納
する制御記憶手段と、 この制御記憶手段へのマイクロプログラム格納
動作完了に応答して前記完了を示すフレームを前
記監視装置に送信する手段と、 前記複数のデータ処理装置のいずれか1つから
の前記制御フレームの受信に応答して前記制御記
憶手段から読み出された前記マイクロプログラム
を実行し該データ伝送装置に接続されたデータ処
理装置に実行結果信号を送信する手段とを備えた
ことを特徴とする遠隔制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP958083A JPS59135594A (ja) | 1983-01-24 | 1983-01-24 | 遠隔制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP958083A JPS59135594A (ja) | 1983-01-24 | 1983-01-24 | 遠隔制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59135594A JPS59135594A (ja) | 1984-08-03 |
| JPH035635B2 true JPH035635B2 (ja) | 1991-01-28 |
Family
ID=11724242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP958083A Granted JPS59135594A (ja) | 1983-01-24 | 1983-01-24 | 遠隔制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135594A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2504822B2 (ja) * | 1989-02-10 | 1996-06-05 | 日本電気株式会社 | デ―タ伝送方式 |
-
1983
- 1983-01-24 JP JP958083A patent/JPS59135594A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59135594A (ja) | 1984-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131485B2 (ja) | ||
| AU613115B2 (en) | Secure commodity bus | |
| JPH035635B2 (ja) | ||
| JPH067380B2 (ja) | マルチプロセッサシステム | |
| US7315905B2 (en) | Software controlled hard reset of mastering IPS | |
| JPS6116104B2 (ja) | ||
| US12124732B2 (en) | Information processing apparatus, data control method, and recording medium for parallel access of processors to storage areas | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPS5942332B2 (ja) | プログラムロ−ド方式 | |
| JPS60124738A (ja) | 情報処理装置の初期設定および診断制御方式 | |
| JPS6213704B2 (ja) | ||
| JPH0227689B2 (ja) | ||
| JP2746886B2 (ja) | 電子交換機端末のプログラムロード方式 | |
| JPS61107443A (ja) | メモリ・ダンプ方式 | |
| JPH0734187B2 (ja) | アダプタモジュール障害時のリセット方法および該方法を行う計算機システム | |
| JPS5858606A (ja) | シ−ケンスコントロ−ラにおける遠隔出力装置 | |
| JPS6037937B2 (ja) | イニシャル・プログラム・ロ−ディング方式 | |
| JPS5985547A (ja) | マルチタスクプロセツサにおける排他的資源の管理方式 | |
| JPS636637A (ja) | メモリ切替装置 | |
| JPS60230238A (ja) | マイクロプログラム制御装置 | |
| JPS6223894B2 (ja) | ||
| JPS61125643A (ja) | メツセ−ジ表示装置 | |
| JPH0685152B2 (ja) | Cpuシステムにおけるrom未実装試験方法 | |
| KR20010015489A (ko) | 프로세서 이중화 시스템 | |
| JPH01111239A (ja) | エラー表示方式 |