JPS61107443A - メモリ・ダンプ方式 - Google Patents
メモリ・ダンプ方式Info
- Publication number
- JPS61107443A JPS61107443A JP59228233A JP22823384A JPS61107443A JP S61107443 A JPS61107443 A JP S61107443A JP 59228233 A JP59228233 A JP 59228233A JP 22823384 A JP22823384 A JP 22823384A JP S61107443 A JPS61107443 A JP S61107443A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- dump
- memory
- main body
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、本体側の計算機の所定のプログラムに起動が
かけられると、サブシステム側のメモリのデータが本体
側のフロッピィ・ディスクに吐き出されるようにしたメ
モリ・ダンプ方式に関するものである。
かけられると、サブシステム側のメモリのデータが本体
側のフロッピィ・ディスクに吐き出されるようにしたメ
モリ・ダンプ方式に関するものである。
第３図は従来のメモリ・ダンプ方式を説明する図である
。例えば、サブシステム側の計算機に異常が発生した場
合、メモリ・ダンプを行う必要があるが、メモリ・ダン
プを行いたい時、オペレータはキーボード上のテスト・
スイッチとシステム・リセット・スイッチを押下する。
。例えば、サブシステム側の計算機に異常が発生した場
合、メモリ・ダンプを行う必要があるが、メモリ・ダン
プを行いたい時、オペレータはキーボード上のテスト・
スイッチとシステム・リセット・スイッチを押下する。
そうすると、サブシステム側の計算機に割込みがかかり
、制御がＲＯＭ内のプログラムに渡される。ＲＯＭ内の
プログラムはテスト・スイッチが押されているか、否か
を調べ、Ｙｅｓのときにはフロッピィ・ディスク装置に
フロッピィ・ディスクが装着されておれば、メモリ・ダ
ンプを実行し、ダンプ・データをフロッピィ・ディスク
に吐き出す。Ｎｏのときはプログラムのローディングを
行う。
、制御がＲＯＭ内のプログラムに渡される。ＲＯＭ内の
プログラムはテスト・スイッチが押されているか、否か
を調べ、Ｙｅｓのときにはフロッピィ・ディスク装置に
フロッピィ・ディスクが装着されておれば、メモリ・ダ
ンプを実行し、ダンプ・データをフロッピィ・ディスク
に吐き出す。Ｎｏのときはプログラムのローディングを
行う。
この種の従来のメモリ・ダンプ方式では、サブシステム
側にキーボードやフロッピィ・ディスク装置、ディスプ
レイ装置等を設置する必要があり、ハードウェアのコス
トが増加するという欠点かある。また、サブシステム側
の計算機が離れた所に存在する場合にはオペレータがい
ちいちサブシステム側の計算機の所まで出向く必要があ
り、オペレータの負担が増加するという欠点がある。
側にキーボードやフロッピィ・ディスク装置、ディスプ
レイ装置等を設置する必要があり、ハードウェアのコス
トが増加するという欠点かある。また、サブシステム側
の計算機が離れた所に存在する場合にはオペレータがい
ちいちサブシステム側の計算機の所まで出向く必要があ
り、オペレータの負担が増加するという欠点がある。
本発明は、上記の考察に基づくものであって、サブシス
テム側のメモリ・ダンプを本体側の所定のプログラムに
起動をかけることにより実行できるようになったメモリ
・ダンプ方式を提供することを目的としている。
テム側のメモリ・ダンプを本体側の所定のプログラムに
起動をかけることにより実行できるようになったメモリ
・ダンプ方式を提供することを目的としている。
そしてそのため本発明のメモリ・ダンプ方式は、本体側
の計算機と、サブシステム側の計算機と、上記本体側の
計算機とサブシステム側の計算機と □を接続す
るインタフェースと、上記本体側の計算 機に
接続された外部記憶装置とを具備する計算機システムに
おいて、上記本体側の計算機のメモリにはメモリ・ダン
プ・プログラムとファームウェアが格納され、上記サブ
システム側の計算機はＲＯＭに格納されたＲ ＯＭプロ
グラムを有し、本体側のメモリ・ダンプ・プログラムは
、起動されると、システム・リセット・コマンド、ダン
プ・アドレス設定コマンド及びダンプ・データ読取りコ
マンドを発行するように構成され、上記本体側のファー
ムウェアは、上記システム・リセット・コマンドが発行
されると上記サブシステム側の計算機に対してシステム
・リセット指示を送るための制御を行い、上記ダンプ・
アドレス設定コマンドが発行されるとダンプ・アドレス
設定のための制御を行い、上記ダンプ・データ読取りコ
マンドが発行されると上記インタフェースを介してダン
プ要求を上記サブシステム側の計算機に送ると共にサブ
システム側の計算機から送られて来たダンプ・データを
主メモリに転送するための制御を行うように構成され、
上記サブシステム側の計算機は、上記システム・リセッ
ト指示が送られて来るとハードウェア的に上記ＲＯＭプ
ログラムに制御を渡すように構成され、上記ＲＯＭプロ
グラムは、上記ダンプ要求が送られて来ると自己のメモ
リからデータを読出し、読出しデータをダンプ・データ
として上記インタフェースを介して上記本体側の計算機
に送るための制御を行うよう構成されていることを特徴
とするものである。
の計算機と、サブシステム側の計算機と、上記本体側の
計算機とサブシステム側の計算機と □を接続す
るインタフェースと、上記本体側の計算 機に
接続された外部記憶装置とを具備する計算機システムに
おいて、上記本体側の計算機のメモリにはメモリ・ダン
プ・プログラムとファームウェアが格納され、上記サブ
システム側の計算機はＲＯＭに格納されたＲ ＯＭプロ
グラムを有し、本体側のメモリ・ダンプ・プログラムは
、起動されると、システム・リセット・コマンド、ダン
プ・アドレス設定コマンド及びダンプ・データ読取りコ
マンドを発行するように構成され、上記本体側のファー
ムウェアは、上記システム・リセット・コマンドが発行
されると上記サブシステム側の計算機に対してシステム
・リセット指示を送るための制御を行い、上記ダンプ・
アドレス設定コマンドが発行されるとダンプ・アドレス
設定のための制御を行い、上記ダンプ・データ読取りコ
マンドが発行されると上記インタフェースを介してダン
プ要求を上記サブシステム側の計算機に送ると共にサブ
システム側の計算機から送られて来たダンプ・データを
主メモリに転送するための制御を行うように構成され、
上記サブシステム側の計算機は、上記システム・リセッ
ト指示が送られて来るとハードウェア的に上記ＲＯＭプ
ログラムに制御を渡すように構成され、上記ＲＯＭプロ
グラムは、上記ダンプ要求が送られて来ると自己のメモ
リからデータを読出し、読出しデータをダンプ・データ
として上記インタフェースを介して上記本体側の計算機
に送るための制御を行うよう構成されていることを特徴
とするものである。
以下、本発明を図面を参照しつつ説明する。第１図は本
発明のシステム構成の１例を示す図である。第１図にお
いて、１は本体側の計算機、２はサブシステム側の計算
機、３は磁気ディスク装置、４はフロッピィ・ディスク
装置、５はプリンタ装置、６はディスプレイ・キーボー
ド、７は本体側の計算機のメモリ、８はサブシステム側
の計算機のメモリ、９は本体側の計算機の中央処理装置
、ｌＯはサブシステム側の計算機のメモリ、１１は回線
をそれぞれ示している。
発明のシステム構成の１例を示す図である。第１図にお
いて、１は本体側の計算機、２はサブシステム側の計算
機、３は磁気ディスク装置、４はフロッピィ・ディスク
装置、５はプリンタ装置、６はディスプレイ・キーボー
ド、７は本体側の計算機のメモリ、８はサブシステム側
の計算機のメモリ、９は本体側の計算機の中央処理装置
、ｌＯはサブシステム側の計算機のメモリ、１１は回線
をそれぞれ示している。
サブシステム側の計算機２は通信制御処理装置である。
メモリ７は書替可能なメモリ部とＲＯＭから構成され、
書替可能なメモリ部にはソフトウエア及びファームウェ
ア等が格納されており、ＲＯＭにはＲＡＳ関係のプログ
ラムやＩＰＬプログラム、メモリ・ダンプ・プログラム
等が格納されている。同様に、メモリ８も書替可能なメ
モリ部とＲＯＭから構成され、書替可能なメモリ部には
ソフトウェア及びファームウェア等が格納されており、
ＲＯＭにはＲＡＳ関係のプログラムやＩＰＬプログラム
、メモリ・ダンプ関係のプログラム等が格納されている
。本体側の計算機１とサブシステム側の計算機２は所定
のインタフェースで接続されている。本体側計算機１は
、磁気ディスク装置３、フロッピィ・ディスク装置４、
プリンタ装置５及びディスプレイ・キーボード６等を有
している。サブシステム側の計算機２は、本体側の計算
機ｌが有しているような入出力装置を有していない。
書替可能なメモリ部にはソフトウエア及びファームウェ
ア等が格納されており、ＲＯＭにはＲＡＳ関係のプログ
ラムやＩＰＬプログラム、メモリ・ダンプ・プログラム
等が格納されている。同様に、メモリ８も書替可能なメ
モリ部とＲＯＭから構成され、書替可能なメモリ部には
ソフトウェア及びファームウェア等が格納されており、
ＲＯＭにはＲＡＳ関係のプログラムやＩＰＬプログラム
、メモリ・ダンプ関係のプログラム等が格納されている
。本体側の計算機１とサブシステム側の計算機２は所定
のインタフェースで接続されている。本体側計算機１は
、磁気ディスク装置３、フロッピィ・ディスク装置４、
プリンタ装置５及びディスプレイ・キーボード６等を有
している。サブシステム側の計算機２は、本体側の計算
機ｌが有しているような入出力装置を有していない。
第２図はサブシステム側のメモリ・ダンプを行ｔ
うための処理を説明する図である。サブシステム側の
メモリ・ダンプを行いたい場合、本体側の計算機１にメ
モリ・ダンプ・プログラムをローディングしてこれに起
動をかける。メモリ・ダンプ・プログラムは、まずシス
テム・リセット・コマンドを発行する。そうすると、フ
ァームウェアに制御が渡り、ファームウェアはサブシス
テムに対してシステム・リセットを指示すると共にソフ
トウェアに対してコマンドの終結を通知する。このシス
テム・リセット指示を受信すると、デコーダによって何
れの指示であるかが判定され、システム・リセット指示
であることが判ると、所定のフラグがオンされ、このフ
ラグがオンされたことにより、サブシステム側のＲＯＭ
プログラムに制御が移行し、サブシステム側ではＲＯＭ
プログラムが実行され、サブシステム側のＲＯＭプログ
ラムはダンプ要求が送られてくるのを待つ。本体側のソ
フトウェアはシステム・リセット・コマンドの終結が報
告されると、ダンプ・アドレス設定コマンドを発行する
。このダンプ・アドレス設定コマンドを発行されると、
ファームウェアはダンプ・ア ゛・ニドレス
を所定のレジスタ等にセントし、しかる後にコマンド終
結をソフトウェアに報告する。ダンプ・アドレス設定コ
マンドの終結が報告されると、ソフトウェアはダンプ・
データ読取りコマンドを発行する。ダンプ・データ読取
りコマンドが発行されると、ファームウェアはサブシス
テムに対してダンプ要求を送る。ダンプ要求が送られて
来ると、サブシステム側のＲＯＭプログラムは、書替え
可能なメモリ部の全データを読出し、これをダンプ・デ
ータとして本体側に転送する。本体側のファームウェア
は、先に設定されたダンプ・アドレスに従ってダンプ・
データを主メモリに格納し、全ダンプ・データの格納が
終了すると、ソフトウェアに対してコマンド終結を報告
する。メモリ・ダンプ・コマンドの終結が報告されると
、ラフ１−ウェアは、主メモリ上のダンプ・データをフ
ロッピィ・ディスク装置４に装着されているフロッピィ
・ディスクに吐出す処理を行う。
うための処理を説明する図である。サブシステム側の
メモリ・ダンプを行いたい場合、本体側の計算機１にメ
モリ・ダンプ・プログラムをローディングしてこれに起
動をかける。メモリ・ダンプ・プログラムは、まずシス
テム・リセット・コマンドを発行する。そうすると、フ
ァームウェアに制御が渡り、ファームウェアはサブシス
テムに対してシステム・リセットを指示すると共にソフ
トウェアに対してコマンドの終結を通知する。このシス
テム・リセット指示を受信すると、デコーダによって何
れの指示であるかが判定され、システム・リセット指示
であることが判ると、所定のフラグがオンされ、このフ
ラグがオンされたことにより、サブシステム側のＲＯＭ
プログラムに制御が移行し、サブシステム側ではＲＯＭ
プログラムが実行され、サブシステム側のＲＯＭプログ
ラムはダンプ要求が送られてくるのを待つ。本体側のソ
フトウェアはシステム・リセット・コマンドの終結が報
告されると、ダンプ・アドレス設定コマンドを発行する
。このダンプ・アドレス設定コマンドを発行されると、
ファームウェアはダンプ・ア ゛・ニドレス
を所定のレジスタ等にセントし、しかる後にコマンド終
結をソフトウェアに報告する。ダンプ・アドレス設定コ
マンドの終結が報告されると、ソフトウェアはダンプ・
データ読取りコマンドを発行する。ダンプ・データ読取
りコマンドが発行されると、ファームウェアはサブシス
テムに対してダンプ要求を送る。ダンプ要求が送られて
来ると、サブシステム側のＲＯＭプログラムは、書替え
可能なメモリ部の全データを読出し、これをダンプ・デ
ータとして本体側に転送する。本体側のファームウェア
は、先に設定されたダンプ・アドレスに従ってダンプ・
データを主メモリに格納し、全ダンプ・データの格納が
終了すると、ソフトウェアに対してコマンド終結を報告
する。メモリ・ダンプ・コマンドの終結が報告されると
、ラフ１−ウェアは、主メモリ上のダンプ・データをフ
ロッピィ・ディスク装置４に装着されているフロッピィ
・ディスクに吐出す処理を行う。
以上の説明から明らかなように、本発明によれば、サブ
システム側にキーボードやディスプレイ、フロッピィ・
ディスク装置等を設置することな（サブシステム側のメ
モリ・ダンプを行い得ること、及び本体側からザブシス
テム側のメモリ・ダンプを指示できるのでオペレータの
負担が減少すること等の顕著な効果を奏することが出来
る。
システム側にキーボードやディスプレイ、フロッピィ・
ディスク装置等を設置することな（サブシステム側のメ
モリ・ダンプを行い得ること、及び本体側からザブシス
テム側のメモリ・ダンプを指示できるのでオペレータの
負担が減少すること等の顕著な効果を奏することが出来
る。
第１図は本発明のシステム構成の１例を示す図、第２図
はサブシステム側のメモリ・ダンプを行うための処理を
説明する図、第３図は従来のメモリ・ダンプ方式を説明
する図である。 １は本体側の計算機、２はサブシステム側の計算機、３
は磁気ディスク装置、４はフロッピィ・ディスク装置、
５はプリンタ装置、６はディスプレイ・キーボード、７
は本体側の計算機のメモリ、８はサブシステム側の計算
機のメモリ、９は本体側の計算機の中央処理装置、１０
はサブシステム側の計算機のメモリ、１１は回線。
はサブシステム側のメモリ・ダンプを行うための処理を
説明する図、第３図は従来のメモリ・ダンプ方式を説明
する図である。 １は本体側の計算機、２はサブシステム側の計算機、３
は磁気ディスク装置、４はフロッピィ・ディスク装置、
５はプリンタ装置、６はディスプレイ・キーボード、７
は本体側の計算機のメモリ、８はサブシステム側の計算
機のメモリ、９は本体側の計算機の中央処理装置、１０
はサブシステム側の計算機のメモリ、１１は回線。
Claims (1)
- 本体側の計算機と、サブシステム側の計算機と、上記本
体側の計算機とサブシステム側の計算機とを接続するイ
ンタフェースと、上記本体側の計算機に接続された外部
記憶装置とを具備する計算機システムにおいて、上記本
体側の計算機のメモリにはメモリ・ダンプ・プログラム
とファームウェアが格納され、上記サブシステム側の計
算機はＲＯＭに格納されたＲＯＭプログラムを有し、本
体側のメモリ・ダンプ・プログラムは、起動されると、
システム・リセット・コマンド、ダンプ・アドレス設定
コマンド及びダンプ・データ読取りコマンドを発行する
ように構成され、上記本体側のファームウェアは、上記
システム・リセット・コマンドが発行されると上記サブ
システム側の計算機に対してシステム・リセット指示を
送るための制御を行い、上記ダンプ・アドレス設定コマ
ンドが発行されるとダンプ・アドレス設定のための制御
を行い、上記ダンプ・データ読取りコマンドが発行され
ると上記インタフェースを介してダンプ要求を上記サブ
システム側の計算機に送ると共にサブシステム側の計算
機から送られて来たダンプ・データを主メモリに転送す
るための制御を行うように構成され、上記サブシステム
側の計算機は、上記システム・リセット指示が送られて
来るとハードウェア的に上記ＲＯＭプログラムに制御を
渡すように構成され、上記ＲＯＭプログラムは、上記ダ
ンプ要求が送られて来ると自己のメモリからデータを読
出し、読出しデータをダンプ・データとして上記インタ
フェースを介して上記本体側の計算機に送るための制御
を行うよう構成されていることを特徴とするメモリ・ダ
ンプ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228233A JPS61107443A (ja) | 1984-10-30 | 1984-10-30 | メモリ・ダンプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228233A JPS61107443A (ja) | 1984-10-30 | 1984-10-30 | メモリ・ダンプ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107443A true JPS61107443A (ja) | 1986-05-26 |
| JPH0448260B2 JPH0448260B2 (ja) | 1992-08-06 |
Family
ID=16873249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228233A Granted JPS61107443A (ja) | 1984-10-30 | 1984-10-30 | メモリ・ダンプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302845A (ja) * | 1989-05-18 | 1990-12-14 | Pfu Ltd | メモリダンプ機能を持つデータ処理システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6319326B2 (ja) * | 2014-01-28 | 2018-05-09 | 富士通株式会社 | 情報処理装置の診断方法、情報処理装置の診断プログラムおよび情報処理装置 |
-
1984
- 1984-10-30 JP JP59228233A patent/JPS61107443A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302845A (ja) * | 1989-05-18 | 1990-12-14 | Pfu Ltd | メモリダンプ機能を持つデータ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0448260B2 (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61121144A (ja) | データ処理装置 | |
| JPS61107443A (ja) | メモリ・ダンプ方式 | |
| JPS626269B2 (ja) | ||
| JPS5941027A (ja) | 計算機システム | |
| JPS60173631A (ja) | 制御プログラム切換え方式 | |
| JP2595702B2 (ja) | 入出力制御方式 | |
| JP2603856B2 (ja) | インタフェース復旧方式 | |
| JPS6213704B2 (ja) | ||
| JPS6116105B2 (ja) | ||
| JPS6116103B2 (ja) | ||
| JPH0521260B2 (ja) | ||
| JPH01204768A (ja) | プリンタ装置 | |
| JPH02730B2 (ja) | ||
| JPH0816405A (ja) | システム初期化装置 | |
| JPH01271860A (ja) | 通信制御装置の初期プログラムロード制御方式 | |
| JPS6228841A (ja) | 入出力処理装置 | |
| JPS61156451A (ja) | 入出力装置の制御装置 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH04286013A (ja) | コプロセッサの停止処理方式 | |
| JPS61166630A (ja) | マイクロプログラム制御方式 | |
| JPH06214783A (ja) | マイクロプログラムロード方式 | |
| JPH0855020A (ja) | 運用中プログラム入替え方法 | |
| JPH03113503A (ja) | 産業用コンピュータ | |
| JPH035635B2 (ja) |